JP2014127590A - 高周波半導体装置及び高周波半導体装置の製造方法 - Google Patents
高周波半導体装置及び高周波半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014127590A JP2014127590A JP2012283267A JP2012283267A JP2014127590A JP 2014127590 A JP2014127590 A JP 2014127590A JP 2012283267 A JP2012283267 A JP 2012283267A JP 2012283267 A JP2012283267 A JP 2012283267A JP 2014127590 A JP2014127590 A JP 2014127590A
- Authority
- JP
- Japan
- Prior art keywords
- passive element
- layer
- semiconductor device
- element region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体基板1の主面側において受動素子領域9に受動素子が形成された高周波半導体装置100であって、半導体基板1の主面に、第1の絶縁膜61とポリシリコン層7と第2の絶縁膜62とが連続的に積層された3層構造を有するものであることを特徴とする高周波半導体装置。
【選択図】図1
Description
従来例1において、RF基板920は、高抵抗率のポリシリコンハンドルウェハ922と、このポリシリコンハンドルウェハ922上に形成された埋込み酸化膜層924と、この埋込み酸化膜層924上に形成されたシリコン層926とから構成される。RF基板920のこのシリコン層926には、能動素子や受動素子を形成するために、拡散や電極の蒸着などのプロセスを施し、トランジスタ、キャパシタ、ダイオード、バラクタ、インダクターなどの能動素子や各種の受動素子を作り込む。
まず、単結晶シリコン基板からなるボンド基板101を準備し、ボンド基板101の少なくともボンド基板第1主表面J側にシリコン酸化膜からなる表面酸化膜102を形成する。表面酸化膜102の膜厚は、例えば、2nm以上、1μm以下の値とする。次に、ボンド基板101のボンド基板第1主表面J側を、表面酸化膜102の表面をイオン注入面として、例えば水素イオンビームを照射することにより臨界ドーズ量未満の水素イオンを打ち込み、深さ方向のイオン注入プロファイルにおいて予め定められた深さ位置に濃度ピークを有する第1イオン注入層103を形成する。第1イオン注入層103は、図10(a)に示すように、ボンド基板第1主表面Jから一定の深さ位置に形成される。水素イオンのイオン注入のドーズ量は、臨界ドーズ量に比べて適度に低いレベルに留める。
ボンド基板101の表面酸化膜102上に、600℃以上の温度のCVD法で付加機能層104を100〜1000nm程度の膜厚で堆積させる。
付加機能層104の表面から第1のイオン注入工程(a)でイオン注入されたのと同じ深さ位置(すなわち、第1イオン注入層103の形成位置)となるように、また第1のイオン注入工程(図10(a))でイオン注入されたドーズ量と合わせて臨界ドーズ量以上となるドーズ量のイオンを打ち込むことにより、第1イオン注入層103を第2イオン注入層103´に変化させる。第1のイオン注入工程(a)での第1イオン注入層103へのイオン注入のドーズ量と第2のイオン注入工程(c)での第2イオン注入層103´へのイオン注入のドーズ量との和が、臨界ドーズ量を超えると、第1イオン注入層103は、剥離可能な第2イオン注入層103´に変化する。
付加機能層104の表面は面粗さが粗いため、そのままではベース基板105(図10(e)参照)と貼り合わせることが困難であるので、CMP研磨により、付加機能層104の表面の平坦化を行ない、後段の貼り合わせ工程図10(e)において貼り合わせ面となる研磨面を有する付加機能層104´とする。研磨代は、20〜200nm程度である。付加機能層104の平坦化研磨により、研磨面を有する付加機能層104´の研磨面のボンド基板第1主表面Jに対する面傾きが生じ、研磨面を有する付加機能層104´の膜厚不均一が発生することがある。図10(d)は、このような研磨面を有する付加機能層104´の膜厚不均一が発生した状態を例示している。
単結晶シリコン基板からなるベース基板105を準備する。次に、ベース基板105の少なくとも貼り合わせ面(以下、ベース基板第1主表面という)Kにシリコン酸化膜からなる表面酸化膜106を形成する。このようにして準備された表面酸化膜106付きのベース基板105を、ベース基板第1主表面K側で、イオン注入されたボンド基板101上の研磨面を有する付加機能層104´と室温で貼り合わせる。
貼り合わせ工程図10(e)で貼り合わせられた積層体を例えば400〜600℃の低温にて熱処理することにより、ボンド基板101は、第2イオン注入層103´の概ね濃度ピーク位置において剥離し、ベース基板105側に残留した部分がSOI層101´となる。剥離位置は、第1のイオン注入工程(a)で第1イオン注入層103として決定されるので、その後の付加機能層104の堆積や平坦化研磨による膜厚不均一には影響されない。図10(f)では、研磨面を有する付加機能層104´は膜厚不均一であるが、ボンド基板101が第2イオン注入層103´で剥離されたために、SOI層101´は膜厚が均一となっている状態を例示している。
なお、以下の説明において、共通する構成要素については同一の符号を付して示す。
まず、本発明の実施形態1の高周波半導体装置について図1を参照する。
本発明の高周波半導体装置100は、半導体基板(ベース基板)1に受動素子領域9と受動素子領域9とは別の領域にある能動素子領域5を有する。半導体基板1は、10Ω・cm〜100Ω・cm程度の半導体基板を用いることができ、また、シリコン単結晶基板を用いることができる。
第1の絶縁膜61と第2の絶縁膜62の厚さは例えば0.1μm以上であり、CVD法等の方法により堆積又は熱酸化によって形成されたものである。
また、ポリシリコン層7の抵抗率は750Ω・cm以上、望ましくは抵抗率として1kΩ・cm以上あれば、受動素子の浮遊容量成分の低減に大きな効果が出る。ポリシリコン層7の厚さは1μmより厚ければ良く、厚ければ厚いほど同じく受動素子の浮遊容量低減に大きな効果が出て、Q値(Q−factor)が高くなりより高い高周波での受動素子の動作を実現できるものとなる。また、ポリシリコン層7の形成方法については、シリコンプロセスで一般的に使用されているエピタキシャル装置であれば極めて高速に、例えば毎分数μmもの早いスピードで堆積できるが、ポリシリコン専用の堆積装置であっても良い。
尚、トランジスタとしてはMOSトランジスタを例にとり説明をしたが、もちろんバイポーラトランジスタや他の形式の能動素子であっても良く、多数の能動素子が能動素子領域5に形成されていても問題はない。
次に、図2を参照しながら、実施形態2として、本発明の実施形態1の高周波半導体装置を製造する方法について説明する。
まず、工程(2a)において、受動素子領域9と、それとは別の領域にある能動素子領域5とを有する半導体基板1を用意する。この半導体基板1は、例えばシリコン単結晶基板や、10Ω・cm〜100Ω・cm程度の半導体基板を使用できる。
また、形成するポリシリコン層7の厚さは、例えば1μmより厚く、5μmもあれば良好だが、ポリシリコンの堆積スピードが数μm/分という高速であるため、極端には20μm以上の厚さで形成することもできる。
次に、本発明の実施形態3の高周波半導体装置について図3を参照しながら説明する。
本発明の高周波半導体装置300は、半導体基板1に受動素子領域9と受動素子領域9に隣接する能動素子領域5を有する。半導体基板1の主面側の全面には、第1の絶縁膜61とポリシリコン層7と第2の絶縁膜62が積層された3層構造いわゆるサンドイッチ構造がある。半導体基板1、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62は、実施形態1と同様な厚さ及び性質のものである。
以上説明したように、図3に示した本発明の実施形態3によれば、これら受動素子と能動素子の両方の高周波特性が改善され、優れた高周波半導体装置を実現できる。
図4を参照しながら、本発明の実施形態3の高周波半導体装置の製造方法について説明する。
まず工程(4a)において、受動素子領域9と受動素子領域9に隣接する能動素子領域5を有する半導体基板1の全面に、第1の絶縁膜61を形成する。第1の絶縁膜61は、熱酸化により0.1〜1μmの厚さで形成される。
工程(4b)において、第1の絶縁膜61上にポリシリコン層7を形成する。ポリシリコン層7は、ポリシリコンをCVD法により全面に例えば5μm以上の厚さで堆積させ、数μmの厚さを表面研磨して平坦化することで形成される。
工程(4c)において、ポリシリコン層7上に第2の絶縁膜62を形成する。第2の絶縁膜62は、工程(4a)と同様に、熱酸化により0.1〜1μmの厚さで形成される。
これにより、半導体基板の主面の全面に、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62が連続的に積層され、3層構造を形成することができる。
尚、工程(4a)、工程(4c)で形成した絶縁膜(酸化膜)は熱酸化の代わりにCVD法による堆積により形成されてもよい。
工程(4e)において、第2の半導体基板11を水素イオン注入層12で剥離し、この剥離面をタッチポリッシュ等により平坦化することで、シリコン半導体層10を形成する。
図5を参照しながら、本発明の実施形態3に示す高周波半導体装置の実施形態4とは別形態の製造方法について説明する。
工程(5a)〜工程(5c)までは、工程(4a)〜工程(4c)の方法と同様の方法により、半導体基板1の主面の全面に、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62が連続的に積層された3層構造を形成することができる。
工程(5e)において、第2の半導体基板11を水素イオン注入層12で剥離し、この剥離面をタッチポリッシュ等により平坦化することで、シリコン半導体層10を形成する。
本発明の実施形態6の高周波半導体装置について、図6を参照しながら説明する。
本発明の高周波半導体装置600は、半導体基板1に受動素子領域9と受動素子領域9に隣接する能動素子領域5を有する。半導体基板1の主面側の全面には、第1の絶縁膜61とポリシリコン層7と第2の絶縁膜62が積層された3層構造いわゆるサンドイッチ構造がある。半導体基板1、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62は、実施形態1と同様な厚さ及び性質のものである。
図7を参照しながら、本発明の実施形態6の高周波半導体装置を製造する方法について説明する。
工程(7a)〜工程(7e)までは、図5の工程(5a)〜工程(5e)の方法と同様の方法により、半導体基板1の主面の全面に、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62が連続的に積層された3層構造、及び、該3層構造上に第3の絶縁膜63、シリコン半導体層10が積層された構造を形成することができる。
図8を参照しながら、本発明の実施形態6に示す高周波半導体装置の実施形態7とは別形態の製造方法について説明する。
工程(8a)〜工程(8e)までは、工程(4a)〜工程(4e)の方法と同様の方法により、半導体基板1の主面の全面に、第1の絶縁膜61、ポリシリコン層7、第2の絶縁膜62が連続的に積層された3層構造、及び、該3層構造上にシリコン半導体層10を形成することができる。
続いて、工程(8g)においては工程(7g)の方法と同様の方法により、MIMキャパシタと、MOSトランジスタを形成する。これにより、本発明の実施形態6に記載の高周波半導体装置が製造される。
具体的には、受動素子の浮遊容量や抵抗損失分が下がりQ値が高くなり、より高周波での動作と低消費電力化が可能になると共に、受動素子の相互の影響が小さく異なる信号間の相互干渉も低減された設計通りの信頼性の高い高周波半導体装置とその製造方法を実現、提供できる。
また、従来の高周波半導体装置が有する2〜3μm以上の厚い酸化膜に替えて、本発明は3層構造を有する高周波半導体装置であるため、従来の厚い酸化膜上に受動素子が形成されたものと同等に、高周波的なアイソレーション特性を確保できる上に、従来の2〜3μm以上といった厚い酸化膜を形成するよりもプロセス時間を大幅に短縮でき、コストダウンを計ることができる。
本発明のSiO2/poly−Si/SiO2の3層構造が、従来の厚い酸化膜のみの構造と同等の高周波特性を有することを確認するため、市販の高周波回路シミュレータを用いてシミュレーションを行い、アイソレーション特性(高周波の漏れる割合)を計算した。
厚さ650μm、抵抗率1000Ω・cmのシリコン単結晶からなる半導体基板1上に、厚さ0.2μmのSiO2からなる第1の絶縁膜61、厚さ5μmのポリシリコン層7、厚さ0.2μmのSiO2からなる第2の絶縁膜62が積層され、半導体基板1の裏面側には裏面電極13を有する構造で、表面電極は50μm角のAlの第1PAD14と同じく第2PAD15を50μm離して配置されている。
この際、ポリシリコン層7の抵抗率を1000Ω・cm、5000Ω・cm、10000Ω・cmと変化させた条件で計算を行った。シミュレーション周波数は、0.1GHz〜10GHzとした。
これは、SiO2/poly−Si/SiO2の3層構造のポリシリコン層7の膜厚が5μm(SiO2を含む3層積層構造の膜厚は合計で5.4μm)でも、それと同一の膜厚を有する厚い酸化膜と同等レベル以上のアイソレーション特性が得られることがわかった。すなわち、受動部品を形成した場合には高いQ値が得られることを示している。
これは、SiO2/poly−Si/SiO2の3層構造のシールド効果が良く効いており、アイソレーション特性が維持され、基板の抵抗率が見えにくくなることを意味している。つまり、価格の高い高抵抗率基板を使わなくてもそれと同等の効果が得ることができる。
4…電極、 5…能動素子領域、 7…ポリシリコン層、 8…層間絶縁膜、
9…受動素子領域、 10…シリコン半導体層、
11、101…第2の半導体基板(ボンド基板)、 12…水素イオン注入層、
13…裏面電極、 14…第1PAD、 15…第2PAD、
61…第1の絶縁膜、 62…第2の絶縁膜、 63…第3の絶縁膜、
64…受動素子酸化膜(フィールド酸化膜)、
65…受動素子酸化膜(埋め込みフィールド酸化膜)、
100、300、600…高周波半導体装置、
102…表面酸化膜、 103…第1イオン注入層、 103´…第2イオン注入層、
104…付加機能層、 104´…研磨面を有する付加機能層、
920…RF基板、 922…ポリシリコンハンドルウェハ、
924…埋込み酸化膜層、 926…シリコン層、 928…追加層、
T1…第1端子、 T2…第2端子、 S…ソース、 D…ドレイン、 G…ゲート。
Claims (13)
- 半導体基板の主面側において受動素子領域に受動素子が形成された高周波半導体装置であって、
前記半導体基板の主面に、第1の絶縁膜とポリシリコン層と第2の絶縁膜とが連続的に積層された3層構造を有するものであることを特徴とする高周波半導体装置。 - 前記半導体基板の主面において前記受動素子領域とは別の領域である能動素子領域に、トランジスタが形成されたものであることを特徴とする請求項1に記載の高周波半導体装置。
- 前記3層構造は、前記半導体基板の主面の全面に形成されたものであることを特徴とする請求項1に記載の高周波半導体装置。
- 前記受動素子領域に隣接した能動素子領域をさらに有し、
前記3層構造上の前記受動素子領域に受動素子酸化膜を有し、該受動素子酸化膜上に受動素子がが形成されているものであり、
前記3層構造上の前記能動素子領域にシリコン半導体層を有し、該シリコン半導体層にトランジスタが形成されたものであることを特徴とする請求項3に記載の高周波半導体装置。 - 前記ポリシリコン層の厚みは、1μmよりも厚いものであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の高周波半導体装置。
- 半導体基板の主面側において受動素子領域に受動素子を形成する工程を含む高周波半導体装置の製造方法であって、
前記受動素子を形成する工程の前に、前記半導体基板の主面に、第1の絶縁膜と、ポリシリコン層と、第2の絶縁膜とを連続的に積層して3層構造を形成する工程を含むことを特徴とする高周波半導体装置の製造方法。 - 前記3層構造を形成する工程の後に、前記受動素子領域とは別の領域である能動素子領域に、トランジスタを形成する工程をさらに含むことを特徴とする請求項6に記載の高周波半導体装置の製造方法。
- 前記3層構造を形成する工程において、前記3層構造を前記半導体基板の主面の全面に形成し、さらに、
前記3層構造上に第2の半導体基板を貼り合せてシリコン半導体層を形成する工程と、
該シリコン半導体層の能動素子領域にトランジスタを形成する工程と、
前記3層構造上において前記能動素子領域に隣接した前記受動素子領域に受動素子酸化膜を形成する工程とを含み、
前記受動素子を形成する工程において、前記受動素子酸化膜上に受動素子を形成することを特徴とする請求項6に記載の高周波半導体装置の製造方法。 - 前記シリコン半導体層を形成する工程において、前記第2の半導体基板として、該第2の半導体基板の表面に第3の絶縁膜を有するものを使用し、前記3層構造と前記第3の絶縁膜とを貼り合せることでシリコン半導体層を形成することを特徴とする請求項8に記載の高周波半導体装置の製造方法。
- 前記3層構造を形成する工程において、
前記半導体基板の主面の全面に、第1の絶縁膜と、ポリシリコン層とを連続的に積層し、
表面に第2の絶縁膜が形成された第2の半導体基板を用意し、
前記ポリシリコン層と前記第2の絶縁膜とを貼り合せることにより、前記3層構造を形成するとともに、該3層構造上にシリコン半導体層が形成され、さらに、
該シリコン半導体層の能動素子領域にトランジスタを形成する工程と、
前記3層構造上において前記能動素子領域に隣接した前記受動素子領域に受動素子酸化膜を形成する工程とを含み、
前記受動素子を形成する工程において、前記受動素子酸化膜上に受動素子を形成することを特徴とする請求項6に記載の高周波半導体装置の製造方法。 - 前記受動素子領域に受動素子酸化膜を形成する工程において、前記受動素子領域の前記シリコン半導体層を酸化することで、前記受動素子領域に受動素子酸化膜を形成することを特徴とする請求項8乃至請求項10のいずれか1項に記載の高周波半導体装置の製造方法。
- 前記受動素子領域に受動素子酸化膜を形成する工程において、前記受動素子領域の前記シリコン半導体層をエッチングすることで前記受動素子領域の前記シリコン半導体層を除去し、前記受動素子領域に受動素子酸化膜を堆積させることを特徴とする請求項8乃至請求項10のいずれか1項に記載の高周波半導体装置の製造方法。
- 前記ポリシリコン層を、1μmよりも厚い厚さで形成することを特徴とする請求項6乃至請求項12のいずれか1項に記載の高周波半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012283267A JP5978986B2 (ja) | 2012-12-26 | 2012-12-26 | 高周波半導体装置及び高周波半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012283267A JP5978986B2 (ja) | 2012-12-26 | 2012-12-26 | 高周波半導体装置及び高周波半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014127590A true JP2014127590A (ja) | 2014-07-07 |
JP5978986B2 JP5978986B2 (ja) | 2016-08-24 |
Family
ID=51406859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012283267A Active JP5978986B2 (ja) | 2012-12-26 | 2012-12-26 | 高周波半導体装置及び高周波半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5978986B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017220503A (ja) * | 2016-06-06 | 2017-12-14 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
TWI673760B (zh) * | 2015-03-06 | 2019-10-01 | 日商信越半導體股份有限公司 | 貼合式半導體晶圓以及貼合式半導體晶圓的製造方法 |
JP2020505769A (ja) * | 2017-01-26 | 2020-02-20 | ソイテック | 半導体構造用の支持体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996027905A1 (fr) * | 1995-03-06 | 1996-09-12 | Hitachi, Ltd. | Circuit amplificateur haute frequence |
JPH10189404A (ja) * | 1996-12-24 | 1998-07-21 | Lg Semicon Co Ltd | 半導体基板及びその製造方法 |
JP2001168288A (ja) * | 1999-12-13 | 2001-06-22 | Seiko Epson Corp | 半導体装置 |
JP2011524650A (ja) * | 2008-06-30 | 2011-09-01 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 高抵抗率を有する低コストの基板の特性および製造方法 |
-
2012
- 2012-12-26 JP JP2012283267A patent/JP5978986B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996027905A1 (fr) * | 1995-03-06 | 1996-09-12 | Hitachi, Ltd. | Circuit amplificateur haute frequence |
JPH10189404A (ja) * | 1996-12-24 | 1998-07-21 | Lg Semicon Co Ltd | 半導体基板及びその製造方法 |
JP2001168288A (ja) * | 1999-12-13 | 2001-06-22 | Seiko Epson Corp | 半導体装置 |
JP2011524650A (ja) * | 2008-06-30 | 2011-09-01 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 高抵抗率を有する低コストの基板の特性および製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI673760B (zh) * | 2015-03-06 | 2019-10-01 | 日商信越半導體股份有限公司 | 貼合式半導體晶圓以及貼合式半導體晶圓的製造方法 |
JP2017220503A (ja) * | 2016-06-06 | 2017-12-14 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
WO2017212812A1 (ja) * | 2016-06-06 | 2017-12-14 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN109314040A (zh) * | 2016-06-06 | 2019-02-05 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
US10490440B2 (en) | 2016-06-06 | 2019-11-26 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
TWI717504B (zh) * | 2016-06-06 | 2021-02-01 | 日商信越半導體股份有限公司 | 貼合式soi晶圓的製造方法 |
CN109314040B (zh) * | 2016-06-06 | 2022-11-25 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
JP2020505769A (ja) * | 2017-01-26 | 2020-02-20 | ソイテック | 半導体構造用の支持体 |
US11373856B2 (en) | 2017-01-26 | 2022-06-28 | Soitec | Support for a semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
JP5978986B2 (ja) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110875241B (zh) | 用于形成绝缘体上半导体(soi)衬底的方法 | |
KR102109218B1 (ko) | 고주파 반도체 장치 및 그 제조 방법 | |
US7868425B2 (en) | Semiconductor device and manufacturing method of the same | |
CN103348473A (zh) | 用于半导体装置的富陷阱层 | |
US10825612B2 (en) | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof | |
US11296023B2 (en) | Semiconductor device and method of fabricating the same | |
TW201806175A (zh) | 用於射頻應用之結構 | |
JP2007535162A (ja) | 半導体デバイスおよびかかるデバイスを製造する方法 | |
JP2005228779A (ja) | 半導体装置の製造方法 | |
EP4170720A1 (en) | Semiconductor device | |
TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
JP5978986B2 (ja) | 高周波半導体装置及び高周波半導体装置の製造方法 | |
KR20120102541A (ko) | 반도체 장치 및 그 제조 방법 | |
US20080265373A1 (en) | Semiconductor device | |
JP2007536759A (ja) | 電子装置 | |
US11563091B2 (en) | Semiconductor devices with dissimlar materials and methods | |
US11881529B2 (en) | Semiconductor device and method of fabricating the same | |
US20200013880A1 (en) | Integrated circuit device with faraday shield | |
TW201637071A (zh) | 貼合式半導體晶圓及其製造方法 | |
JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
JP2001185687A (ja) | 集積回路装置及びその製造方法 | |
US10679944B2 (en) | Semiconductor structure with high resistivity wafer and fabricating method of bonding the same | |
JP2009130084A (ja) | 半導体装置 | |
KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
CN117038436A (zh) | 半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5978986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |