JP2014029992A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014029992A5 JP2014029992A5 JP2013131582A JP2013131582A JP2014029992A5 JP 2014029992 A5 JP2014029992 A5 JP 2014029992A5 JP 2013131582 A JP2013131582 A JP 2013131582A JP 2013131582 A JP2013131582 A JP 2013131582A JP 2014029992 A5 JP2014029992 A5 JP 2014029992A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- forming
- film
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 54
- 239000004065 semiconductor Substances 0.000 claims 26
- 239000010408 film Substances 0.000 claims 21
- 238000010438 heat treatment Methods 0.000 claims 8
- 239000010409 thin film Substances 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 4
Claims (4)
- 支持基板上に剥離層を形成する工程と、
前記剥離層上に平坦化膜を形成する工程と、
前記剥離層および前記平坦化膜に対して第1の加熱処理を行うことで、前記支持基板上に形成された膜に応力変化を生じさせる工程と、を経て作製した第1の基板と、
半導体基板上に絶縁膜を形成する工程と、
前記半導体基板中に脆化領域を形成する工程と、を経て作製した第2の基板を、前記平坦化膜と前記絶縁膜が対向する状態に貼り合わせ、
前記第1の基板および前記第2の基板に対して第2の加熱処理を行い、
前記第1の基板と前記第2の基板を分離することで、前記脆化領域を界面として前記半導体基板から分離した半導体薄膜を、前記絶縁膜を挟んで前記第1の基板上に形成することを特徴とする、機能性基板の作製方法。 - 前記第1の加熱処理の温度が前記第2の加熱処理の温度以上である、請求項1に記載の機能性基板の作製方法。
- 支持基板上に剥離層を形成する工程と、
前記剥離層上に平坦化膜を形成する工程と、
前記剥離層および前記平坦化膜に対して室温以上かつ前記支持基板の耐熱温度未満で第1の加熱処理を行うことで、前記支持基板上に形成された膜に応力変化を生じさせる工程と、を経て作製した第1の基板と、
半導体基板上に絶縁膜を形成する工程と、
前記半導体基板中に脆化領域を形成する工程と、を経て作製した第2の基板を、前記平坦化膜と前記絶縁膜が対向する状態に貼り合わせ、
前記第1の基板および前記第2の基板に対して第2の加熱処理を行い、
前記第1の基板と前記第2の基板を分離することで、前記脆化領域を界面として前記半導体基板から分離した半導体薄膜を、前記絶縁膜を挟んで前記第1の基板上に形成し、
前記半導体薄膜を半導体層として用いたトランジスタを複数含む半導体回路を形成し、
前記半導体回路上に固定基板を貼り合わせ、
前記固定基板と前記支持基板を分離することで、前記剥離層を界面として前記支持基板から分離した前記半導体回路を前記固定基板上に形成することを特徴とする、半導体装置の作製方法。 - 支持基板上に剥離層を形成する工程と、
前記剥離層上に平坦化膜を形成する工程と、
前記剥離層および前記平坦化膜に対して室温以上かつ前記支持基板の耐熱温度未満で第1の加熱処理を行うことで、前記支持基板上に形成された膜に応力変化を生じさせる工程と、を経て作製した第1の基板と、
半導体基板上に絶縁膜を形成する工程と、
前記半導体基板中に脆化領域を形成する工程と、を経て作製した第2の基板を、前記平坦化膜と前記絶縁膜が対向する状態に貼り合わせ、
前記第1の基板および前記第2の基板に対して第2の加熱処理を行い、
前記第1の基板と前記第2の基板を分離することで、前記脆化領域を界面として前記半導体基板から分離した半導体薄膜を、前記絶縁膜を挟んで前記第1の基板上に形成し、
前記半導体薄膜を半導体層として用いたトランジスタを複数含む半導体回路を形成し、
前記半導体回路上に仮固定基板を貼り合わせ、
前記仮固定基板と前記支持基板を分離することで、前記剥離層を界面として前記支持基板から分離した前記半導体回路を前記仮固定基板上に形成し、
前記半導体回路を挟んで前記仮固定基板と対向する面に固定基板を貼り合わせた後に前記仮固定基板を剥がすことで、前記半導体回路を前記固定基板上に形成することを特徴とする、半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131582A JP6175294B2 (ja) | 2012-06-25 | 2013-06-24 | 機能性基板の作製方法および半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012141666 | 2012-06-25 | ||
JP2012141666 | 2012-06-25 | ||
JP2013131582A JP6175294B2 (ja) | 2012-06-25 | 2013-06-24 | 機能性基板の作製方法および半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014029992A JP2014029992A (ja) | 2014-02-13 |
JP2014029992A5 true JP2014029992A5 (ja) | 2016-08-04 |
JP6175294B2 JP6175294B2 (ja) | 2017-08-02 |
Family
ID=50202357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013131582A Expired - Fee Related JP6175294B2 (ja) | 2012-06-25 | 2013-06-24 | 機能性基板の作製方法および半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6175294B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111681951B (zh) * | 2020-07-31 | 2023-01-24 | 广东省大湾区集成电路与系统应用研究院 | 一种半导体结构及其制造方法 |
CN112687799B (zh) * | 2020-12-19 | 2022-10-11 | 复旦大学 | 一种高结晶度半导体膜转移制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4478268B2 (ja) * | 1999-12-28 | 2010-06-09 | セイコーエプソン株式会社 | 薄膜デバイスの製造方法 |
JP4267394B2 (ja) * | 2002-07-16 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 剥離方法、及び半導体装置の作製方法 |
WO2008132895A1 (en) * | 2007-04-20 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and semiconductor device |
US7781306B2 (en) * | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
JP2009135453A (ja) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
JP5643488B2 (ja) * | 2009-04-28 | 2014-12-17 | 信越化学工業株式会社 | 低応力膜を備えたsoiウェーハの製造方法 |
-
2013
- 2013-06-24 JP JP2013131582A patent/JP6175294B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015173249A5 (ja) | 剥離方法 | |
JP2014237545A5 (ja) | ||
JP2009111375A5 (ja) | ||
JP2011009723A5 (ja) | ||
JP2014032960A5 (ja) | 表示装置の作製方法 | |
JP2010245412A5 (ja) | ||
JP2016033967A5 (ja) | ||
JP2015195106A5 (ja) | 表示装置の製造方法、及び表示装置用マザー基板 | |
JP2013042180A5 (ja) | ||
JP2008270771A5 (ja) | ||
JP2015518270A5 (ja) | ||
JP2011029609A5 (ja) | 半導体装置の作製方法 | |
JP2010251632A5 (ja) | ||
JP2016046530A5 (ja) | 半導体装置の作製方法 | |
JP2011192973A5 (ja) | トランジスタの作製方法 | |
JP2014192386A5 (ja) | ||
GB2541146A (en) | Method of manufacturing a germanium-on-insulator substrate | |
JP2013188968A5 (ja) | ||
JP2016066597A5 (ja) | 表示装置の作製方法 | |
JP2010251724A5 (ja) | ||
JP2011228680A5 (ja) | Soi基板の作製方法、および半導体基板の作製方法 | |
JP2009044136A5 (ja) | ||
JP2011060901A5 (ja) | ||
JP2013070112A5 (ja) | ||
JP2015097258A5 (ja) |