JP2011029609A5 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2011029609A5 JP2011029609A5 JP2010134964A JP2010134964A JP2011029609A5 JP 2011029609 A5 JP2011029609 A5 JP 2011029609A5 JP 2010134964 A JP2010134964 A JP 2010134964A JP 2010134964 A JP2010134964 A JP 2010134964A JP 2011029609 A5 JP2011029609 A5 JP 2011029609A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- manufacturing semiconductor
- manufacturing
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims 8
Claims (2)
- 第１の基板に脆化領域を形成する第１の工程と、
絶縁層を介して前記第１の基板と前記第２の基板を貼り合わせる第２の工程と、
熱を加え、前記脆化領域において前記第１の基板を分離して、前記第２の基板上方に半導体層を形成する第３の工程と、
を有する半導体装置の作製方法であって、
前記第２の工程の後、且つ前記第３の工程の前において、前記第１の基板と前記第２の基板の間には空間があり、
前記空間は、前記絶縁層によって囲まれていることを特徴とする半導体装置の作製方法。 - 請求項１において、
前記空間が前記第１の基板上において占める面積は、１．０ｍｍ ２ 以上であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010134964A JP2011029609A (ja) | 2009-06-26 | 2010-06-14 | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009152598 | 2009-06-26 | ||
| JP2010134964A JP2011029609A (ja) | 2009-06-26 | 2010-06-14 | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011029609A JP2011029609A (ja) | 2011-02-10 |
| JP2011029609A5 true JP2011029609A5 (ja) | 2013-06-06 |
Family
ID=43381208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010134964A Withdrawn JP2011029609A (ja) | 2009-06-26 | 2010-06-14 | Ｓｏｉ基板の作製方法およびｓｏｉ基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8349704B2 (ja) |
| JP (1) | JP2011029609A (ja) |
| KR (1) | KR20110000519A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5866088B2 (ja) * | 2009-11-24 | 2016-02-17 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5531642B2 (ja) * | 2010-01-22 | 2014-06-25 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5926887B2 (ja) * | 2010-02-03 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5912368B2 (ja) * | 2011-03-22 | 2016-04-27 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法及びシリコンウェーハ |
| US9496255B2 (en) * | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
| FR3055063B1 (fr) | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
| FR3094563A1 (fr) * | 2019-03-29 | 2020-10-02 | Soitec | Procede de fabrication d’un substrat de type semi-conducteur sur isolant |
| FR3132788B1 (fr) | 2022-02-14 | 2024-01-05 | Soitec Silicon On Insulator | Procede de transfert d’une couche mince sur un substrat support |
| CN114497197B (zh) * | 2022-04-15 | 2022-08-09 | 济南晶正电子科技有限公司 | 一种具有捕获结构的复合衬底及其制备方法及电子元器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6380019B1 (en) * | 1998-11-06 | 2002-04-30 | Advanced Micro Devices, Inc. | Method of manufacturing a transistor with local insulator structure |
| JP5110772B2 (ja) | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
| US7288458B2 (en) * | 2005-12-14 | 2007-10-30 | Freescale Semiconductor, Inc. | SOI active layer with different surface orientation |
| JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| EP1975998A3 (en) * | 2007-03-26 | 2013-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a plurality of island-shaped SOI structures |
| JP5201967B2 (ja) * | 2007-12-10 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法および半導体装置の作製方法 |
| SG160295A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US8043938B2 (en) * | 2009-05-14 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and SOI substrate |
| JP5866088B2 (ja) * | 2009-11-24 | 2016-02-17 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
-
2010
- 2010-06-14 JP JP2010134964A patent/JP2011029609A/ja not_active Withdrawn
- 2010-06-23 US US12/821,545 patent/US8349704B2/en not_active Expired - Fee Related
- 2010-06-24 KR KR1020100060192A patent/KR20110000519A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011029609A5 (ja) | 半導体装置の作製方法 | |
| JP2011009723A5 (ja) | ||
| JP2013070070A5 (ja) | 半導体装置及びその作製方法 | |
| JP2013153160A5 (ja) | 半導体装置の作製方法 | |
| JP2012083733A5 (ja) | 発光表示装置の作製方法 | |
| JP2013042180A5 (ja) | ||
| JP2010267899A5 (ja) | ||
| JP2014082389A5 (ja) | 半導体装置の作製方法 | |
| JP2011035387A5 (ja) | 半導体装置の作製方法 | |
| JP2012256838A5 (ja) | ||
| JP2010287883A5 (ja) | 基板及び基板の作製方法 | |
| JP2010245412A5 (ja) | ||
| JP2011100984A5 (ja) | ||
| JP2011009724A5 (ja) | 半導体装置の作製方法 | |
| JP2009049393A5 (ja) | ||
| JP2009111375A5 (ja) | ||
| JP2010245334A5 (ja) | ||
| JP2012015496A5 (ja) | ||
| TW201612980A (en) | Manufacturing method for semiconductor device | |
| JP2011100877A5 (ja) | ||
| JP2013038404A5 (ja) | ||
| JP2014011456A5 (ja) | ||
| JP2010219515A5 (ja) | ||
| JP2013069807A5 (ja) | ||
| JP2010251724A5 (ja) |