JP2014011456A5 - - Google Patents

Download PDF

Info

Publication number
JP2014011456A5
JP2014011456A5 JP2013128001A JP2013128001A JP2014011456A5 JP 2014011456 A5 JP2014011456 A5 JP 2014011456A5 JP 2013128001 A JP2013128001 A JP 2013128001A JP 2013128001 A JP2013128001 A JP 2013128001A JP 2014011456 A5 JP2014011456 A5 JP 2014011456A5
Authority
JP
Japan
Prior art keywords
package substrate
semiconductor die
top surface
package
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013128001A
Other languages
English (en)
Other versions
JP6214080B2 (ja
JP2014011456A (ja
Filing date
Publication date
Priority claimed from US13/537,388 external-priority patent/US8704370B2/en
Application filed filed Critical
Publication of JP2014011456A publication Critical patent/JP2014011456A/ja
Publication of JP2014011456A5 publication Critical patent/JP2014011456A5/ja
Application granted granted Critical
Publication of JP6214080B2 publication Critical patent/JP6214080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. パッケージ構造体であって、
    上面および底面を有するパッケージ基板と、
    上面および底面を有する半導体ダイとを備え、
    前記半導体ダイは前記パッケージ基板に据え付けられ、
    前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接し、
    前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙が存在し、
    前記パッケージ構造体は、前記半導体ダイの前記上面と、前記パッケージ基板の前記上面の一部とに直接接触するとともに、前記半導体ダイの周縁面に直接接触する封止材料をさらに備える、パッケージ構造体。
  2. 前記空隙は前記パッケージ基板の前記上面と前記半導体ダイの前記底面との間に存在し、前記空隙は、前記封止材料の外部への開口部を提供するために、前記パッケージ基板の前記上面と前記封止材料との間を前記パッケージ基板の前記上面に沿って延びているベントを有する、請求項1に記載のパッケージ構造体。
  3. パッケージ構造体であって、
    上面および底面を有するパッケージ基板と、
    上面および底面を有する半導体ダイとを備え、
    前記半導体ダイは前記パッケージ基板に据え付けられ、
    前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接し、
    前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙が存在し、
    前記パッケージ基板は複数の層を含み、前記空隙は前記パッケージ基板において前記複数の層のうちの2つの層の間に存在する、パッケージ構造体。
  4. パッケージ構造体を形成する方法であって、
    上面および底面を有する半導体ダイを、上面および底面を有するパッケージ基板に付着させる工程であって、前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接する、前記付着させる工程と、
    前記半導体ダイの前記上面の上および前記パッケージ基板の上面の一部の上に封止材料を被着させる工程であって、前記封止材料は、前記半導体ダイの前記上面と周縁面とに直接接触し、前記付着させる工程は、前記被着させる工程の前に前記半導体ダイを前記パッケージ基板に付着させるために、前記半導体ダイの前記底面と前記パッケージ基板の前記上面との間に分解性材料を使用する工程を含む、前記被着させる工程と、
    分解性材料によって、前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙用領域を作成する工程と、
    前記空隙用領域内に空隙が残るように、前記分解性材料を除去する工程とを含む、方法。
  5. パッケージ構造体を形成する方法であって、
    上面および底面を有する半導体ダイを、上面および底面を有するパッケージ基板に付着させる工程であって、前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接する、前記付着させる工程と、
    分解性材料によって、前記パッケージ基板に空隙用領域を作成する工程と、
    前記空隙用領域から前記パッケージ基板の外までベントを形成する工程と、
    前記空隙用領域内に空隙が残るように、前記ベントを通じて前記分解性材料を除去する工程を含み、
    前記付着させる工程は、前記分解性材料を除去する工程の後に実行されることをさらに特徴とする、方法。
JP2013128001A 2012-06-29 2013-06-18 空隙を有する半導体パッケージ構造体および形成方法 Active JP6214080B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/537,388 US8704370B2 (en) 2012-06-29 2012-06-29 Semiconductor package structure having an air gap and method for forming
US13/537,388 2012-06-29

Publications (3)

Publication Number Publication Date
JP2014011456A JP2014011456A (ja) 2014-01-20
JP2014011456A5 true JP2014011456A5 (ja) 2016-08-04
JP6214080B2 JP6214080B2 (ja) 2017-10-18

Family

ID=49777257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128001A Active JP6214080B2 (ja) 2012-06-29 2013-06-18 空隙を有する半導体パッケージ構造体および形成方法

Country Status (3)

Country Link
US (1) US8704370B2 (ja)
JP (1) JP6214080B2 (ja)
CN (1) CN103531548B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068817B2 (en) * 2016-03-18 2018-09-04 Macom Technology Solutions Holdings, Inc. Semiconductor package
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10179730B2 (en) 2016-12-08 2019-01-15 Texas Instruments Incorporated Electronic sensors with sensor die in package structure cavity
US9761543B1 (en) 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US9865537B1 (en) 2016-12-30 2018-01-09 Texas Instruments Incorporated Methods and apparatus for integrated circuit failsafe fuse package with arc arrest
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US9929110B1 (en) 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
JP3918303B2 (ja) * 1998-05-29 2007-05-23 ソニー株式会社 半導体パッケージ
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP4667076B2 (ja) * 2005-03-04 2011-04-06 ソニーケミカル&インフォメーションデバイス株式会社 機能素子実装モジュールの実装方法
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US7651891B1 (en) 2007-08-09 2010-01-26 National Semiconductor Corporation Integrated circuit package with stress reduction
JP5067107B2 (ja) * 2007-10-12 2012-11-07 富士通株式会社 回路基板および半導体装置
JP2010040890A (ja) * 2008-08-07 2010-02-18 Yokogawa Electric Corp フリップチップbga基板
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2011014615A (ja) * 2009-06-30 2011-01-20 Denso Corp センサ装置およびその製造方法
DE102010001711A1 (de) * 2010-02-09 2011-08-11 Robert Bosch GmbH, 70469 Halbleiter-Bauelement und entsprechendes Herstellungsverfahren

Similar Documents

Publication Publication Date Title
JP2014011456A5 (ja)
JP2012248829A5 (ja) 半導体装置の作製方法
JP2015064534A5 (ja) 表示素子およびその製造方法
JP2014071410A5 (ja)
JP2013251255A5 (ja)
JP2014212305A5 (ja) 半導体装置の作製方法
JP2014220542A5 (ja)
JP2013038399A5 (ja) 半導体装置
JP2013175748A5 (ja)
JP2013042154A5 (ja)
WO2014168665A3 (en) Methods for making a superconducting device with at least one enclosure
JP2013122580A5 (ja) 表示装置の作製方法
JP2013539910A5 (ja)
JP2013211537A5 (ja)
WO2014163728A3 (en) Superconducting device with at least one enclosure
JP2009164481A5 (ja)
JP2011100877A5 (ja)
JP2014195041A5 (ja)
JP2015195288A5 (ja)
JP2014150253A5 (ja)
TW200943473A (en) Method for fabricating pitch-doubling pillar structures
JP2011029609A5 (ja) 半導体装置の作製方法
GB2526464A (en) Methods of forming buried microelectricomechanical structures coupled with device substrates and structures formed thereby
MY165666A (en) Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
JP2013232484A5 (ja)