JP2013539910A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013539910A5 JP2013539910A5 JP2013528347A JP2013528347A JP2013539910A5 JP 2013539910 A5 JP2013539910 A5 JP 2013539910A5 JP 2013528347 A JP2013528347 A JP 2013528347A JP 2013528347 A JP2013528347 A JP 2013528347A JP 2013539910 A5 JP2013539910 A5 JP 2013539910A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sidewall
- underfill
- removable cover
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (21)
- 基板の表面上に取外し可能なカバーを設置するステップであって、前記基板は前記表面上に位置決めされる第1の半導体チップを含み、前記第1の半導体チップは第1の側壁を含み、前記取外し可能なカバーは、少なくとも前記表面まで延在し、且つ、前記第1の側壁に対向して位置決めされる第2の側壁を含むステップと、
前記第1の半導体チップと前記表面との間に第1のアンダーフィルを設置するステップであって、前記第2の側壁は、前記第1のアンダーフィルの流れに対する障壁を提供するステップと、
前記取外し可能なカバーを取り外し、前記第1の半導体チップに隣接する前記表面上に第2の半導体チップを実装するステップと、
を含む製造方法。 - 前記取外し可能なカバーは、前記第1のアンダーフィルが設置された後に前記表面から取り外される、請求項1の方法。
- 前記取り外しは、前記取外し可能なカバーを持ち上げる、または分解するステップを含む、請求項2の方法。
- 前記第1の半導体チップに対して電気試験を実行するステップを含む、請求項2の方法。
- 前記取外し可能なカバーを取り外すステップと、前記第1の半導体チップに隣接する前記表面上に第2の半導体チップを取り付けるステップとを含む、請求項1の方法。
- 前記第2の半導体チップは、前記第1のアンダーフィルに当接する第3の側壁を含む、請求項1の方法。
- 前記第2の半導体チップと前記表面との間に第2のアンダーフィルを設置するステップを含む、請求項6の方法。
- 前記基板は、半導体チップを含む、請求項1の方法。
- 前記基板は、キャリア基板およびインターポーザのうち1つを備える、請求項1の方法。
- 基板の表面上に取外し可能なカバーを設置するステップであって、前記基板は、前記表面上に位置決めされる第1の半導体チップを含み、前記第1の半導体チップは、第1の側壁と、前記第1の側壁に隣接する第2の側壁とを含み、前記カバーは、前記第1の側壁に対向して位置決めされる第3の側壁と、前記第2の側壁に対向して位置決めされる第4の側壁とを含み、前記第1の半導体チップを部分的に囲むステップと、
前記第1の半導体チップと前記表面との間に第1のアンダーフィルを設置するステップであって、前記第3の側壁および前記第4の側壁は前記第1のアンダーフィルの流れに対する障壁を提供するステップと、
を含む製造方法。 - 前記取外し可能なカバーは、前記第1のアンダーフィルが設置された後に前記表面から取り外される、請求項10の方法。
- 前記取り外しは、前記取外し可能なカバーを持ち上げる、または分解するステップを含む、請求項11の方法。
- 前記第1の半導体チップに対して電気試験を実行するステップを含む、請求項11の方法。
- 前記取外し可能なカバーを取り外すステップと、前記第1の半導体チップに隣接する前記表面に第2の半導体チップを取り付けるステップとを含む、請求項10の方法。
- 前記基板は、キャリア基板およびインターポーザのうち1つを備える、請求項10の方法。
- 表面を含む基板と、
前記表面上に位置決めされ、第1の側壁を含む第1の半導体チップと、
前記第1の半導体チップの側方であって前記表面上に位置決めされる取外し可能なカバーであって、少なくとも前記表面まで延在し、且つ、前記第1の側壁に対向して位置決めされる第1の外側壁を含む取外し可能なカバーと、
前記第1の半導体チップと前記表面との間の第1のアンダーフィルと、
を備え、
前記第1の外側壁は、前記第1のアンダーフィルの流れに対する障壁となる、
装置。 - 前記第1の半導体チップと前記表面との間に第1のアンダーフィルを備え、前記第1の外側壁は、前記第1のアンダーフィルの流れに対する障壁となる、請求項16の装置。
- 前記第1の半導体チップは第3の側壁を備え、前記取外し可能なカバーは、前記第3の側壁に対向して位置決めされる第2の外側壁を備える、請求項16の装置。
- 表面を含む基板と、
前記表面上に位置決めされ、第1の側壁を含む第1の半導体チップと、
前記第1の半導体チップと前記表面との間に位置決めされているアンダーフィルであって、前記第1の側壁から離れる方向に向く第2の側壁を有する隅肉を含むアンダーフィルと、
前記表面上に位置決めされ、前記第2の側壁に当接する第3の側壁を含む、第2の半導体チップと、
を備える装置。 - 表面を含む基板と、
前記表面上に位置決めされ、第1の側壁を含む第1の半導体チップと、
前記第1の半導体チップと前記表面との間に位置決めされているアンダーフィルであって、前記第1の側壁から離れる方向に向き、且つ、前記第1の側壁と実質的に平行な第2の側壁を有する隅肉を含むアンダーフィルと、
前記表面上に位置決めされ、前記第2の側壁に面する第3の側壁を含む第2の半導体チップと、
を備える装置。 - 表面を含む基板と、
前記表面上に位置決めされ、第1の側壁を含む第1の半導体チップと、
前記第1の側壁から離れる方向に向き、且つ、前記第1の側壁に実質的に平行な第2の側壁を有する隅肉を含み、前記第1の半導体チップと前記表面との間に位置決めされているアンダーフィルであって、前記第1の側壁に対向して位置決めされる第2の側壁を含む取外し可能なカバーを前記基板の前記表面上に設置し、前記第1の半導体チップと、前記第2の側壁が前記第1のアンダーフィルの流れに対する障壁を提供する前記表面との間に設置されることによって位置決めされるアンダーフィルと、
前記表面上に位置決めされ、前記隅肉の前記第2の側壁に面する第3の側壁を含む第2の半導体チップと、
を備える装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/878,812 | 2010-09-09 | ||
US12/878,812 US8691626B2 (en) | 2010-09-09 | 2010-09-09 | Semiconductor chip device with underfill |
PCT/US2011/051075 WO2012034064A1 (en) | 2010-09-09 | 2011-09-09 | Semiconductor chip device with underfill |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013539910A JP2013539910A (ja) | 2013-10-28 |
JP2013539910A5 true JP2013539910A5 (ja) | 2014-10-30 |
Family
ID=44652038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013528347A Pending JP2013539910A (ja) | 2010-09-09 | 2011-09-09 | アンダーフィル付き半導体チップデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US8691626B2 (ja) |
EP (1) | EP2614521B1 (ja) |
JP (1) | JP2013539910A (ja) |
KR (1) | KR101571837B1 (ja) |
CN (1) | CN103098190A (ja) |
WO (1) | WO2012034064A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110099556A (ko) * | 2010-03-02 | 2011-09-08 | 삼성전자주식회사 | 반도체 패키지 테스트장치 |
TWI496254B (zh) * | 2010-11-01 | 2015-08-11 | Unimicron Technology Corp | 嵌埋半導體元件之封裝結構及其製法 |
US8363418B2 (en) | 2011-04-18 | 2013-01-29 | Morgan/Weiss Technologies Inc. | Above motherboard interposer with peripheral circuits |
US8952540B2 (en) * | 2011-06-30 | 2015-02-10 | Intel Corporation | In situ-built pin-grid arrays for coreless substrates, and methods of making same |
US9006004B2 (en) * | 2012-03-23 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probing chips during package formation |
TWI508249B (zh) * | 2012-04-02 | 2015-11-11 | 矽品精密工業股份有限公司 | 封裝件、半導體封裝結構及其製法 |
US10192810B2 (en) | 2013-06-28 | 2019-01-29 | Intel Corporation | Underfill material flow control for reduced die-to-die spacing in semiconductor packages |
US9412674B1 (en) * | 2013-10-24 | 2016-08-09 | Xilinx, Inc. | Shielded wire arrangement for die testing |
US9721852B2 (en) | 2014-01-21 | 2017-08-01 | International Business Machines Corporation | Semiconductor TSV device package to which other semiconductor device package can be later attached |
KR101622453B1 (ko) * | 2014-01-22 | 2016-05-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
US9373559B2 (en) * | 2014-03-05 | 2016-06-21 | International Business Machines Corporation | Low-stress dual underfill packaging |
JP2016115840A (ja) * | 2014-12-16 | 2016-06-23 | ソニー株式会社 | 半導体装置、固体撮像素子、撮像装置、および電子機器 |
US9437576B1 (en) * | 2015-03-23 | 2016-09-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US9798088B2 (en) * | 2015-11-05 | 2017-10-24 | Globalfoundries Inc. | Barrier structures for underfill blockout regions |
US9627784B1 (en) | 2015-12-01 | 2017-04-18 | International Business Machines Corporation | Method and apparatus for strain relieving surface mount attached connectors |
WO2017131694A1 (en) * | 2016-01-28 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Printed circuit boards |
US10249515B2 (en) * | 2016-04-01 | 2019-04-02 | Intel Corporation | Electronic device package |
WO2017199278A1 (ja) * | 2016-05-16 | 2017-11-23 | 株式会社日立製作所 | 半導体装置 |
US10475766B2 (en) * | 2017-03-29 | 2019-11-12 | Intel Corporation | Microelectronics package providing increased memory component density |
US10304800B2 (en) * | 2017-06-23 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Packaging with substrates connected by conductive bumps |
US10529693B2 (en) | 2017-11-29 | 2020-01-07 | Advanced Micro Devices, Inc. | 3D stacked dies with disparate interconnect footprints |
US10727204B2 (en) | 2018-05-29 | 2020-07-28 | Advances Micro Devices, Inc. | Die stacking for multi-tier 3D integration |
US10937755B2 (en) | 2018-06-29 | 2021-03-02 | Advanced Micro Devices, Inc. | Bond pads for low temperature hybrid bonding |
JP2020150145A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | 半導体装置 |
KR20210098659A (ko) | 2020-02-03 | 2021-08-11 | 삼성전자주식회사 | 댐 구조물을 갖는 반도체 패키지 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3065753B2 (ja) | 1991-12-04 | 2000-07-17 | イビデン株式会社 | 半導体集積回路ベアチップの樹脂封止方法、半導体装置 |
JPH1074868A (ja) * | 1996-08-30 | 1998-03-17 | Oki Electric Ind Co Ltd | 半導体実装装置及び半導体装置の封止方法 |
US5901041A (en) * | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
JP2000311905A (ja) | 1999-04-28 | 2000-11-07 | Nippon Inter Electronics Corp | 複合半導体装置の製造方法 |
JP2000357768A (ja) | 1999-06-17 | 2000-12-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6589802B1 (en) * | 1999-12-24 | 2003-07-08 | Hitachi, Ltd. | Packaging structure and method of packaging electronic parts |
US6949822B2 (en) * | 2000-03-17 | 2005-09-27 | International Rectifier Corporation | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
US6537482B1 (en) | 2000-08-08 | 2003-03-25 | Micron Technology, Inc. | Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography |
JP2002124654A (ja) * | 2000-10-13 | 2002-04-26 | Mitsubishi Electric Corp | 固体撮像装置 |
US6906415B2 (en) | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
TW569416B (en) | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
US7122906B2 (en) | 2004-01-29 | 2006-10-17 | Micron Technology, Inc. | Die-wafer package and method of fabricating same |
US7208342B2 (en) * | 2004-05-27 | 2007-04-24 | Intel Corporation | Package warpage control |
JP2006261566A (ja) * | 2005-03-18 | 2006-09-28 | Alps Electric Co Ltd | 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法 |
CN1949487A (zh) * | 2005-10-10 | 2007-04-18 | 南茂科技股份有限公司 | 可防止密封材料溢流的膜上倒装片封装结构 |
JP2007183164A (ja) * | 2006-01-06 | 2007-07-19 | Fujitsu Ltd | 半導体集積回路装置及びその試験方法 |
JP4391508B2 (ja) * | 2006-09-29 | 2009-12-24 | Okiセミコンダクタ株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP2008283004A (ja) * | 2007-05-11 | 2008-11-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP5098498B2 (ja) * | 2007-08-06 | 2012-12-12 | 株式会社デンソー | 電子装置 |
JP2009158623A (ja) | 2007-12-26 | 2009-07-16 | Panasonic Corp | 半導体装置の製造方法 |
CN101777502B (zh) * | 2009-01-13 | 2011-12-07 | 日月光半导体制造股份有限公司 | 倒装芯片封装方法 |
-
2010
- 2010-09-09 US US12/878,812 patent/US8691626B2/en active Active
-
2011
- 2011-09-09 KR KR1020137007013A patent/KR101571837B1/ko active IP Right Grant
- 2011-09-09 EP EP11757730.4A patent/EP2614521B1/en active Active
- 2011-09-09 WO PCT/US2011/051075 patent/WO2012034064A1/en active Application Filing
- 2011-09-09 CN CN2011800433411A patent/CN103098190A/zh active Pending
- 2011-09-09 JP JP2013528347A patent/JP2013539910A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013539910A5 (ja) | ||
WO2012057512A3 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
FR2957716B1 (fr) | Procede de finition d'un substrat de type semi-conducteur sur isolant | |
EP2645415A3 (en) | Lead frame, semiconductor device, and method for manufacturing lead frame | |
JP2012054578A5 (ja) | ||
SG2013088984A (en) | Thermocompression bonding method and apparatus for the mounting of semiconductor chips on a substrate | |
WO2013003784A3 (en) | Process for a sealed mems device with a portion exposed to the environment | |
IL207044A0 (en) | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate | |
WO2011116106A3 (en) | System-in-package using embedded-die coreless substrates, and processes of forming same | |
WO2012087474A3 (en) | A multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same | |
JP2009164481A5 (ja) | ||
GB201004116D0 (en) | Apparatus and method for monitoring a thickness of a silicon wafer with a highly doped layer at least at a backside of the silicon wafer | |
JP2014011456A5 (ja) | ||
SG2014010557A (en) | Semiconductor device and method of bonding different sizesemiconductor die at the wafer level | |
WO2012087613A3 (en) | Fabrication of through-silicon vias on silicon wafers | |
WO2011130288A3 (en) | Method and apparatus for providing enhanced interference management at restricted access points | |
EP2744310A4 (en) | WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE | |
EP2590233A3 (en) | Photovoltaic device and method of manufacturing the same | |
EP2575179A3 (en) | Compound semiconductor device and manufacturing method therefor | |
WO2011100647A3 (en) | Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing | |
EP2472604A4 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING A LIGHT-EMITTING DEVICE | |
WO2009057927A3 (en) | Package for semiconductor device and packaging method thereof | |
EP2346068A4 (en) | NITRIDE III SEMICONDUCTOR ELECTRONIC DEVICE, METHOD FOR MANUFACTURING III NITRIDE SEMICONDUCTOR ELECTRONIC DEVICE, AND III NITRIDE SEMICONDUCTOR EPITAXY PLATE | |
WO2010124059A3 (en) | Crystalline thin-film photovoltaic structures and methods for forming the same | |
EP2626905A3 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |