JP2011009724A5 - 半導体装置の作製方法 - Google Patents

Claims (1)

1. ゲート電極層を形成し、
   前記ゲート電極層の上に、ゲート絶縁層を形成し、
   前記ゲート絶縁層の上に、スパッタ法によって第１の酸化物半導体膜を形成し、
   前記第１の酸化物半導体膜の上に、スパッタ法によって第２の酸化物半導体膜を形成し、
   前記第２の酸化物半導体膜に、逆スパッタ処理を施し、
   窒素を含む雰囲気において、前記第２の酸化物半導体膜に熱を加え、
   前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜をエッチングして、酸化物半導体層及び第１のバッファ層を形成し、
   前記酸化物半導体層及び前記第１のバッファ層の上に、導電膜を形成し、
   前記導電膜及び前記第１のバッファ層をエッチングして、ソース電極層、ドレイン電極層、第２のバッファ層、及び第３のバッファ層を形成し、
   前記第２のバッファ層及び前記第３のバッファ層の導電率は、前記酸化物半導体層の導電率よりも高いことを特徴とする半導体装置の作製方法。