CN101901838B - 半导体装置及该半导体装置的制造方法 - Google Patents

半导体装置及该半导体装置的制造方法 Download PDF

Info

Publication number
CN101901838B
CN101901838B CN201010197655.4A CN201010197655A CN101901838B CN 101901838 B CN101901838 B CN 101901838B CN 201010197655 A CN201010197655 A CN 201010197655A CN 101901838 B CN101901838 B CN 101901838B
Authority
CN
China
Prior art keywords
oxide semiconductor
resilient coating
film
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010197655.4A
Other languages
English (en)
Other versions
CN101901838A (zh
Inventor
浅野裕治
肥塚纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101901838A publication Critical patent/CN101901838A/zh
Application granted granted Critical
Publication of CN101901838B publication Critical patent/CN101901838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Abstract

本发明涉及半导体装置及该半导体装置的制造方法。本发明的目的在于提供一种使用氧化物半导体层的薄膜晶体管，其中，降低氧化物半导体层与源电极层或漏电极层之间的接触电阻，以使其电特性稳定。还提供该薄膜晶体管的制造方法。在使用氧化物半导体层的薄膜晶体管中，在氧化物半导体层上形成其导电率高于该氧化物半导体层的缓冲层，在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层或漏电极层隔着缓冲层电连接。此外，缓冲层受到反溅射处理及氮气氛中的热处理，形成其导电率高于氧化物半导体层的缓冲层。

Description

半导体装置及该半导体装置的制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置、使用该半导体装置的显示装置及它们的制造方法。
背景技术
多样地存在的金属氧化物被使用于各种各样的用途。氧化铟是公知材料，它用作在液晶显示器等中所需要的具有透光性的电极材料。
有的金属氧化物呈现半导体特性。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等。已知将这种呈现半导体特性的金属氧化物用于沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)。
另外，作为金属氧化物，不仅已知一元氧化物，而且还已知多元氧化物。例如，具有同系物(homologouscompound)的InGaO3(ZnO)m(m为自然数)是作为包含In、Ga及Zn的多元氧化物半导体而已知的(非专利文献2至4)。
并且，已确认了可以将如上所述的由In-Ga-Zn类氧化物构成的氧化物半导体应用于晶体管的沟道层(专利文献5、非专利文献5及6)。
现有的设置在有源矩阵型液晶显示器的各像素中的薄膜晶体管(TFT)使用非晶硅或多晶硅，但是使用如上所述的金属氧化物半导体而代替这些硅材料来制造薄膜晶体管的技术引人注目。例如，在专利文献6及专利文献7中公开作为金属氧化物半导体膜而使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用作图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[专利文献6]日本专利申请公开2007-123861号公报
[专利文献7]日本专利申请公开2007-96055号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，andR.M.Wolf，“Aferroelectrictransparentthin-filmtransistor”(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June1996，Vol.68p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，andT.Mohri，“ThePhaseRelationsintheIn2O3-Ga2ZnO4-ZnOSystemat1350℃”(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.SolidStateChem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，andM.Nakamura，“SynthesesandSingle-CrystalDataofHomologousCompounds，In2O3(ZnO)m(m＝3，4，and5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and16)intheIn2O3-ZnGa2O4-ZnOSystem”(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and16))，J.SolidStateChem.，1995，Vol.116，p.170-178
[非专利文献4]中村真佐樹、君塚异、毛利尚彦、磁部光正，“ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成ぉょび結晶構造”(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及晶体结构)，固体物理(SOLIDSTATEPHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，andH.Hosono，“Thin-filmtransistorfabricatedinsingle-crystallinetransparentoxidesemiconductor”(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，andH.Hosono，“Room-temperaturefabricationoftransparentflexiblethin-filmtransistorsusingamorphousoxidesemiconductors”(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432p.488-492
发明内容
本发明的一种方式的课题在于提供一种使用氧化物半导体层的薄膜晶体管，其中，降低氧化物半导体层与源电极层或漏电极层之间的接触电阻，以使其电特性稳定。此外，本发明的一种方式的课题在于提供一种该薄膜晶体管的制造方法。此外，本发明的一种方式的课题在于提供一种具有该薄膜晶体管的显示装置。
为了解决上述课题，本发明的一种方式提供一种使用氧化物半导体层的薄膜晶体管，其中在氧化物半导体层上形成其导电率高于氧化物半导体层的导电率的缓冲层，在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层和源电极层或漏电极层隔着缓冲层电连接。此外，本发明的另一种方式为了解决上述问题，而通过对氧化物半导体层上的缓冲层进行反溅射处理及氮气氛中的热处理，来使缓冲层的导电率高于氧化物半导体层的导电率。
本发明的一种方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的氧化物半导体层；氧化物半导体层上的第一缓冲层及第二缓冲层；以及第一缓冲层及第二缓冲层上的源电极层及漏电极层，其中，第一缓冲层及第二缓冲层的导电率高于氧化物半导体层的导电率且第一缓冲层及第二缓冲层受到反溅射处理及氮气氛中的热处理，并且，氧化物半导体层和源电极层及漏电极层隔着第一缓冲层及第二缓冲层电连接。
本发明的另一种方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的高导电氧化物半导体层；高导电氧化物半导体层上的氧化物半导体层；氧化物半导体层上的第一缓冲层及第二缓冲层；以及第一缓冲层及第二缓冲层上的源电极层及漏电极层，其中，第一缓冲层及第二缓冲层的导电率高于氧化物半导体层的导电率且第一缓冲层及第二缓冲层受到反溅射处理及氮气氛中的热处理，并且，高导电氧化物半导体层的导电率高于氧化物半导体层的导电率且通过进行反溅射处理及氮气氛中的热处理来形成，并且，氧化物半导体层和源电极层及漏电极层隔着第一缓冲层及第二缓冲层电连接。
注意，作为第一缓冲层及第二缓冲层，优选使用由氧化物半导体构成的非单晶膜。此外，作为第一缓冲层及第二缓冲层，优选使用由包含氮的氧化物半导体构成的非单晶膜。此外，作为高导电氧化物半导体层，优选使用由氧化物半导体构成的非单晶膜。此外，作为高导电氧化物半导体层，优选使用由包含氮的氧化物半导体构成的非单晶膜。
氧化物半导体层也可以通过在氮气氛中进行热处理来形成。此外，氧化物半导体层也可以通过在大气气氛中进行热处理来形成。此外，氧化物半导体层也可以在第一缓冲层和第二缓冲层之间具有其厚度薄于与第一缓冲层及第二缓冲层重叠的区域的区域。此外，栅电极层的沟道方向宽度也可以小于氧化物半导体层的沟道方向的宽度。
本发明的另一种方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上通过溅射法形成第一氧化物半导体膜；对第一氧化物半导体膜进行热处理；在第一氧化物半导体膜上通过溅射法形成第二氧化物半导体膜；对第二氧化物半导体膜进行反溅射处理；对第二氧化物半导体膜在氮气氛中进行热处理；对第一氧化物半导体膜及第二氧化物半导体膜进行蚀刻来形成氧化物半导体层及第一缓冲层；在氧化物半导体层及第一缓冲层上形成导电膜；对导电膜及第一缓冲层进行蚀刻来形成源电极层、漏电极层、第二缓冲层及第三缓冲层；对氧化物半导体层进行热处理，其中第二缓冲层及第三缓冲层的导电率高于氧化物半导体层的导电率。
本发明的另一种方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上通过溅射法形成第一氧化物半导体膜；对第一氧化物半导体膜进行热处理；在第一氧化物半导体膜上通过溅射法形成第二氧化物半导体膜；对第二氧化物半导体膜在氮气氛中进行热处理；对第二氧化物半导体膜进行反溅射处理；对第一氧化物半导体膜及第二氧化物半导体膜进行蚀刻来形成氧化物半导体层及第一缓冲层；在氧化物半导体层及第一缓冲层上形成导电膜；对导电膜及第一缓冲层进行蚀刻来形成源电极层、漏电极层、第二缓冲层及第三缓冲层；对氧化物半导体层进行热处理，其中第二缓冲层及第三缓冲层的导电率高于氧化物半导体层的导电率。
此外，也可以对第一氧化物半导体膜在氮气氛中进行热处理。此外，也可以对第一氧化物半导体膜在大气气氛中进行热处理。也可以对氧化物半导体层在氮气气氛中进行热处理。也可以对氧化物半导体层在大气气氛中进行热处理。此外，优选在250℃以上且500℃以下进行第一氧化物半导体膜的热处理。优选在250℃以上且500℃以下进行第二氧化物半导体膜的氮气氛中的热处理。优选在250℃以上且500℃以下进行氧化物半导体层的热处理。此外，优选在稀有气体和氮气体的气氛中形成第二氧化物半导体膜。
注意，为了方便起见而附加第一、第二等序数词，它们并不表示工序顺序或叠层顺序。另外，它们在本说明书中不表示用来特定发明的事项的固有名词。
注意，在本说明书中，半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光学装置、半导体电路及电子设备都是半导体装置。
根据本发明的一种方式，在使用氧化物半导体层的薄膜晶体管中，通过在氧化物半导体层上形成其导电率高于该氧化物半导体层的导电率的缓冲层，并且在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层及漏电极层隔着缓冲层电连接，可以降低氧化物半导体层与源电极层及漏电极层之间的接触电阻，并且使电特性稳定。此外，通过对缓冲层进行反溅射处理及氮气氛中的热处理，可以得到其导电率高于氧化物半导体层的缓冲层。
通过将该薄膜晶体管使用于显示装置的像素部及驱动电路部中，可以提供电特性稳定且可靠性高的显示装置。
附图说明
图1A和1B是说明根据本发明的一种方式的半导体装置的图；
图2A至2C是说明根据本发明的一种方式的半导体装置的制造方法的图；
图3A至3C是说明根据本发明的一种方式的半导体装置的制造方法的图；
图4A和4B是说明根据本发明的一种方式的半导体装置的制造方法的图；
图5A和5B是说明根据本发明的一种方式的半导体装置的制造方法的图；
图6A至6C是说明根据本发明的一种方式的半导体装置的制造方法的图；
图7是说明根据本发明的一种方式的半导体装置的制造方法的图；
图8是说明根据本发明的一种方式的半导体装置的制造方法的图；
图9是说明根据本发明的一种方式的半导体装置的制造方法的图；
图10是说明根据本发明的一种方式的半导体装置的制造方法的图；
图11是说明根据本发明的一种方式的半导体装置的制造方法的图；
图12A1至12B2是说明根据本发明的一种方式的半导体装置的图；
图13A和13B是说明根据本发明的一种方式的半导体装置的图；
图14A至14C是说明根据本发明的一种方式的半导体装置的图；
图15A和15B是说明半导体装置的框图的图；
图16是说明信号线驱动电路的结构的图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明信号线驱动电路的工作的时序图；
图19是说明移位寄存器的结构的图；
图20是说明图19所示的触发器的连接结构的图；
图21A1至21B是说明根据本发明的一种方式的半导体装置的图；
图22是说明根据本发明的一种方式的半导体装置的图；
图23是说明根据本发明的一种方式的半导体装置的图；
图24是说明根据本发明的一种方式的半导体装置的像素等效电路的图；
图25A至25C是说明根据本发明的一种方式的半导体装置的图；
图26A和26B是说明根据本发明的一种方式的半导体装置的图；
图27A和27B是说明电子纸的使用方式的例子的图；
图28是示出电子书阅读器的一例的外观图；
图29A和29B是示出电视装置及数码相框的例子的外观图；
图30A和30B是示出游戏机的例子的外观图；
图31A和31B是示出移动电话机的一例的外观图；
图32A和32B是说明根据本发明的一种方式的半导体装置的图。
具体实施方式
参照附图对实施方式进行详细说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实就是，本发明不局限于以下的说明，而其方式及详细内容在不脱离本发明的宗旨及其范围内的情况下可以被变化为各种各样的形式。因此，本发明不应当被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同附图中使用相同的附图标记来表示相同部分或具有相同功能的部分，并且省略重复说明。
实施方式1
在本实施方式中，参照图1A和1B而说明薄膜晶体管的结构。
图1A和1B示出本实施方式的底栅结构的薄膜晶体管。图1A是截面图，图1B是平面图。图1A是沿着图1B中的线A1-A2的截面图。
在图1A和1B所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有氧化物半导体层103，在氧化物半导体层103上设置有缓冲层106a、106b，在缓冲层106a、106b上设置有源电极层或漏电极层105a、105b。就是说，氧化物半导体层103与源电极层或漏电极层105a、105b隔着缓冲层106a、106b电连接。在此，缓冲层106a、106b的导电率高于氧化物半导体层103的导电率。另外，以氧化物半导体层103在缓冲层106a和106b之间具有其厚度薄于与缓冲层106a、106b重叠的区域的区域。
栅电极层101通过使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物以单层或叠层来形成。栅电极层101优选由铝、铜等低电阻导电材料形成，然而，该低电阻导电材料有耐热性较低或容易腐蚀等问题，所以优选将低电阻导电材料与耐热导电材料组合来使用。作为耐热导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的叠层结构，优选采用：在铝层上层叠有钼层的两层结构；在铜层上层叠有钼层的两层结构；在铜层上层叠有氮化钛层或氮化钽层的两层结构；层叠有氮化钛层和钼层的两层结构。作为三层的叠层结构，优选采用：层叠有钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。
作为氧化物半导体层103，优选采用由In-Ga-Zn-O类、In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类、Ga-Zn-O类、In-O类、Sn-O类、或者Zn-O类氧化物半导体构成的非单晶膜。
在本说明书中，In-Ga-Zn-O类氧化物半导体是指至少包含In、Ga及Zn的氧化物半导体。另外，In-Sn-Zn-O类氧化物半导体是指至少包含In、Sn及Zn的氧化物半导体。另外，Ga-Sn-Zn-O类氧化物半导体是指至少包含Ga、Sn及Zn的氧化物半导体。另外，In-Zn-O类氧化物半导体是指至少包含In及Zn的氧化物半导体。另外，Sn-Zn-O类氧化物半导体是指至少包含Sn及Zn的氧化物半导体。另外，In-Sn-O类氧化物半导体是指至少包含In及Sn的氧化物半导体。另外，Ga-Zn-O类氧化物半导体是指至少包含Ga及Zn的氧化物半导体。另外，In-O类氧化物半导体是指至少包含In的氧化物半导体。另外，Sn-O类氧化物半导体是指至少包含Sn的氧化物半导体。另外，Zn-O类氧化物半导体是指至少包含Zn的氧化物半导体。另外，在上述氧化物半导体中，也可以包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
作为氧化物半导体层103，优选使用在氩等稀有气体和氧气体的气氛中通过溅射法来形成的氧化物半导体膜。通过使用该氧化物半导体膜作为氧化物半导体层103，可以降低氧化物半导体层103的导电率，并且可以降低截止电流。再者，优选对用作氧化物半导体层103的氧化物半导体膜预先进行热处理。通过该热处理对氧化物半导体膜进行原子级的重新排列，而释放阻碍载流子迁移的晶体结构的应变。从而可以提高氧化物半导体层103的迁移率。再者，通过该热处理可以从氧化物半导体层103中减少形成过剩的载流子的氢。此时，通过在氮气氛中进行热处理，可以提高氧化物半导体层103的导电率。通过将这种氧化物半导体层103用作薄膜晶体管的激活层，可以获得导通电流大的薄膜晶体管。在此，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。此外，通过进行大气气氛中的热处理，可以降低氧化物半导体层103的导电率。通过将这种氧化物半导体层103用作薄膜晶体管的激活层，可以获得截止电流小的薄膜晶体管。此时，优选使大气气氛包含15vol％至25vol％的氧气体、75vol％至85vol％的氮气体。因此，根据氧化物半导体层的用途适当地改变热处理时的气氛即可。
另外，氧化物半导体层103至少包括非晶成分，并且有时在非晶结构中包括晶粒(纳米晶体)。晶粒(纳米晶体)的直径为1nm至10nm，典型为2nm至4nm左右。注意，通过X射线衍射(XRD)的分析对晶体状态进行评价。
氧化物半导体层103的厚度设定为10nm至300nm，优选设定为20nm至100nm。
此外，也可以使氧化物半导体层103包含绝缘氧化物。在此，作为绝缘氧化物，优选使用氧化硅。此外，也可以对绝缘氧化物添加氮。此时，优选的是，氧化物半导体层103通过溅射法来形成，并且作为靶材而使用包含0.1wt％以上且30wt％以下、优选包含1wt％以上且15wt％以下的SiO2的靶材。
通过使氧化物半导体层103包含像氧化硅那样的绝缘氧化物，可以抑制该氧化物半导体层103的晶化，而氧化物半导体层103得到非晶结构。通过抑制氧化物半导体层103的晶化而得到非晶结构，可以减少薄膜晶体管的特性的不均匀并且实现稳定化。另外，通过使氧化物半导体层103包含像氧化硅那样的绝缘氧化物，即使进行300℃至600℃的热处理，也可以防止氧化物半导体层103中的晶化或微晶粒的生成。
缓冲层106a、106b用作薄膜晶体管的源区或漏区。作为缓冲层106a、106b，与氧化物半导体层103同样，可以使用由In-Ga-Zn-O类、In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类、Ga-Zn-O类、In-O类、Sn-O类或Zn-O类的氧化物半导体构成的非单晶膜。再者，作为缓冲层106a、106b，优选使用包含氮的In-Ga-Zn-O-N类、Ga-Zn-O-N类、Zn-O-N类或Sn-Zn-O-N类的氧化物半导体构成的非单晶膜。此外，也可以使上述非单晶膜包含像氧化硅那样的绝缘氧化物。
在本说明书中，In-Ga-Zn-O-N类氧化物半导体是指至少包含In、Ga、Zn及N的氧化物半导体。另外，Ga-Zn-O-N类氧化物半导体是指至少包含Ga、Zn及N的氧化物半导体。另外，Zn-O-N类氧化物半导体是指至少包含Zn及N的氧化物半导体。另外，Sn-Zn-O-N类氧化物半导体是指至少包含Sn、Zn及N的氧化物半导体。
注意，优选通过在氩等稀有气体和氮气体的气氛中利用溅射法形成缓冲层106a、106b。通过这样形成，可以提高缓冲层106a、106b的导电率。再者，通过对所形成的氧化物半导体膜进行反溅射处理及氮气氛中的加热处理，可以进一步提高缓冲层106a、106b的导电率。在此，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。
此外，缓冲层106a、106b也可以采用其导电率从缓冲层106a、106b的表面一侧到衬底一侧阶段性或连续性地变化的结构。另外，也可以在缓冲层106a、106b的端部形成有高电阻区。
另外，缓冲层106a、106b至少包括非晶成分，并且有时在非晶结构中包括晶粒(纳米晶体)。晶粒(纳米晶体)的直径为1nm至10nm，典型为2nm至4nm左右。注意，通过X射线衍射(XRD)的分析对晶体状态进行评价。
将使用于缓冲层106a、106b的氧化物半导体膜的膜厚度设定为5nm至20nm。当然，在膜包括晶粒的情况下，所包括的晶粒的尺寸不超过膜厚度。
通过在氧化物半导体层103上形成其导电率高于氧化物半导体层103的缓冲层106a、106b，氧化物半导体层103可以与源电极层或漏电极层105a、105b隔着缓冲层106a、106b电连接。由此，可以在氧化物半导体层103与源电极层或漏电极层105a、105b之间形成欧姆接触来降低接触电阻，来使薄膜晶体管的电特性稳定。
源电极层及漏电极层105a、105b可以使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料或以这些金属材料为成分的氮化物。源电极层及漏电极层105a、105b优选由铝、铜等低电阻导电材料形成，然而，该低电阻导电材料有耐热性较低或容易腐蚀等问题，所以优选将低电阻导电材料与耐热导电材料组合来使用。作为耐热导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为源电极层及漏电极层105a、105b，优选采用如下三层结构：作为第一及第三导电层而使用耐热导电材料的钛，并且作为第二导电层而使用低电阻的包含钕的铝合金。通过使源电极层及漏电极层105a、105b具有这种结构，可以在有效地利用铝的低电阻性的同时，减少小丘的发生。注意，不局限于此，而源电极层及漏电极层105a、105b可以具有单层结构、两层结构、四层以上的结构。
此外，虽然在图1A及1B所示的反交错结构的薄膜晶体管中，栅电极层101的沟道方向上的宽度小于氧化物半导体层103的沟道方向上的宽度，但是本实施方式所示的薄膜晶体管不局限于此。如图13A及13B所示，也可以使用其沟道方向上的宽度大于氧化物半导体层103的沟道方向上的宽度的栅电极层201。注意，图13A是沿着图13B中的线A1-A2的截面图。通过采用这种结构，可以利用栅电极层201来遮光氧化物半导体层103。因此，可以谋求实现薄膜晶体管的可靠性的提高。注意，图13A及13B所示的薄膜晶体管，除了栅电极层201以外，使用与图1A及1B所示的薄膜晶体管相同的附图标记来表示与图1A及1B所示的薄膜晶体管对应的部分。
通过采用上述结构，在使用氧化物半导体层的薄膜晶体管中，在氧化物半导体层上形成其导电率高于该氧化物半导体层的导电率的缓冲层，并且在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层或漏电极层隔着缓冲层电连接，从而可以降低氧化物半导体层与源电极层或漏电极层之间的接触电阻，并且使薄膜晶体管的电特性稳定。此外，通过对缓冲层进行反溅射处理及氮气氛中的热处理，可以得到其导电率高于氧化物半导体层的导电率的缓冲层。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，参照图2A至图11而说明包括实施方式1所示的薄膜晶体管的显示装置的制造工序。图2A至图6C是截面图，图7至图11是平面图。图2A至图6C中的线A1-A2、B1-B2相当于沿着图7至图11中的线A1-A2、B1-B2的截面图。
首先，准备衬底100。衬底100除了可以使用通过熔融法或浮法制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、以及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。作为基底膜，通过CVD法或溅射法等来形成氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层，即可。在作为衬底100而使用如玻璃衬底等的含有可动离子的衬底的情况下，通过使用氮化硅膜、氮氧化硅膜等的含有氮的膜作为基底膜，可以防止可动离子进入到氧化物半导体层中。
接着，通过溅射法或真空蒸镀法在衬底100的整个面上形成用来形成包括栅电极层101的栅极布线、电容布线108以及第一端子121的导电膜。接着，进行光刻工序，形成抗蚀剂掩模，利用蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。此时，为了防止台阶状的发生，而优选以至少将栅电极层101的端部形成为锥形形状的方式进行蚀刻。图2A示出这阶段的截面图。注意，这阶段的平面图相当于图7。
包括栅电极层101的栅极布线、电容布线108、端子部的第一端子121可以使用实施方式1所示的导电材料的单层或叠层来形成。
在此，也可以形成栅电极层101以使其沟道方向上的宽度大于在后面的工序中制造的氧化物半导体层103的沟道方向上的宽度。通过如此形成栅电极层101，可以形成图13A及13B所示的薄膜晶体管。在图13A及13B所示的薄膜晶体管中，可以利用栅电极层201对氧化物半导体层103进行遮光。
接着，在栅电极层101、电容布线108及第一端子121的整个面上形成栅极绝缘层102。通过CVD法或溅射法等，以50nm至250nm的膜厚度形成栅极绝缘层102。
例如，通过CVD法或溅射法并使用氧化硅膜来形成100nm厚的栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等其他绝缘膜来形成由这些材料构成的单层或叠层结构。
此外，作为栅极绝缘层102，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式SiH(N(CH3)2)3)等。
此外，作为栅极绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含上述物质中的至少两种以上的化合物。
注意，在本说明书中，氧氮化物是指作为其组成氧原子的数量多于氮原子的数量的物质，且氮氧化物是指作为其组成氮原子的数量多于氧原子的数量的物质。例如，氧氮化硅膜是指如下膜：作为其组成，氧原子的数量比氮原子的数量多，并且当使用卢瑟福背散射光谱学法(RBS：RutherfordBackscatteringSpectrometry)以及氢前方散射法(HFS：HydrogenForwardScattering)测量时，作为浓度范围，包含50at％至70at％的氧、0.5at％至15at％的氮、25at％至35at％的硅、0.1at％至10at％的氢。此外，氮氧化硅膜是指如下膜：作为其组成，氮原子的数量比氧原子的数量多，并且当使用RBS及HFS测量时，作为浓度范围，包含5at％至30at％的氧、20at％至55at％的氮、25at％至35at％的硅、10at％至30at％的氢。但是，当将构成氧氮化硅或氮氧化硅的原子总量设定为100at％时，氮、氧、硅及氢的含有比率在上述范围内。
注意，优选在形成用来形成氧化物半导体层103的氧化物半导体膜之前，进行将氩气体引入到设置有衬底100的处理室而生成等离子体的反溅射，以去除附着到栅极绝缘层的表面的在成膜时发生的粉状物质(也称为微粒、尘埃)。通过进行反溅射处理，可以提高栅极绝缘层102表面的平坦性。反溅射是指一种方法，其中使用RF电源在氩气氛中对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性。注意，也可以使用氮、氦等而代替氩气氛。此外，也可以采用对氩气氛添加氧、N2O等的气氛。此外，也可以采用对氩气氛添加Cl2、CF4等的气氛。在进行反溅射处理之后，通过不暴露于大气地形成第一氧化物半导体膜111，可以防止在栅极绝缘层102和氧化物半导体层103的界面上附着尘埃或水分。
接着，在氩等稀有气体和氧气体的气氛中通过溅射法在栅极绝缘层102上形成用来形成氧化物半导体层103的第一氧化物半导体膜111。或者，也可以不使用氧气体而只在氩等稀有气体的气氛中进行成膜。作为第一氧化物半导体膜111，可以使用实施方式1所示的用来形成氧化物半导体层103的氧化物半导体。例如，作为具体条件例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，将衬底和靶材之间的距离设定为60mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，将成膜气体的流量设定为Ar∶O2＝30∶15(sccm)，将成膜温度设定为室温，进行溅射成膜。另外，可以在包括In2O3的直径为8英寸的圆盘上布置颗粒状的Ga2O3和颗粒状的ZnO作为靶材。注意，当使用脉冲直流(DC)电源时，可以减少在成膜时发生的粉状物质(也称为微粒、尘埃)，并且膜厚度分布也变得均匀，所以是优选的。此外，将第一氧化物半导体膜111的膜厚度设定为10nm至300nm，优选为20nm至100nm。
此时，也可以使靶材包含绝缘氧化物，以使第一氧化物半导体膜111包含绝缘氧化物。在此，作为绝缘氧化物，优选采用氧化硅。此外，也可以对绝缘氧化物添加氮。当形成第一氧化物半导体膜111时，优选使用包含0.1wt％以上且30wt％以下，优选包含1wt％以上且15wt％以下的SiO2的氧化物半导体靶材。
通过使第一氧化物半导体膜111包含像氧化硅那样的绝缘氧化物，容易使所成膜的氧化物半导体非晶化。再者，通过包含像氧化硅那样的绝缘氧化物，可以抑制在后面的工序中对氧化物半导体进行热处理时氧化物半导体层103晶化。
第一氧化物半导体膜111的成膜既可以使用与前面进行反溅射处理的处理室同一个处理室，又可以使用与前面进行反溅射处理的处理室不同的处理室。
注意，作为溅射法包括其中将高频功率源用作溅射功率源的RF溅射法、直流溅射法以及以脉冲方式施加偏压的脉冲直流溅射法。RF溅射法主要用于绝缘膜的形成，且DC溅射法主要用于金属膜的形成。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
此外，作为利用溅射法的成膜方法，有在成膜时使靶材物质和溅射气体成分起化学反应来形成它们的化合物薄膜的反应溅射法、在成膜时也对衬底施加电压的偏压溅射法。
接着，对第一氧化物半导体膜111进行热处理。热处理以200℃以上且600℃以下，优选以250℃以上且500℃以下进行。将衬底100放置在炉中，例如，在氮气氛中，以350℃进行1小时左右的热处理。通过该热处理对第一氧化物半导体膜111进行原子级的重新排列，而释放阻碍载流子迁移的晶体结构的应变。从而可以提高氧化物半导体层103的迁移率。再者，通过该热处理可以从第一氧化物半导体膜111中减少形成过剩的载流子的氢。此时，通过在氮气氛中进行加热处理，可以提高第一氧化物半导体膜111的导电率。因此，通过将氧化物半导体层103用作薄膜晶体管的激活层，可以获得导通电流大的薄膜晶体管。在此，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。此外，通过进行大气气氛中的热处理，可以降低第一氧化物半导体膜111的导电率。因此，通过将氧化物半导体层103用作薄膜晶体管的激活层，可以获得截止电流小的晶体管。此时，大气气氛优选包含15vol％至25vol％的氧气体、75vol％至85vol％的氮气体。因此，可以根据氧化物半导体层的用途适当地改变热处理时的气氛。注意，图2B示出这阶段的截面图。
接着，在氩等稀有气体的气氛中通过溅射法在第一氧化物半导体膜111上形成用来形成缓冲层106a、106b的第二氧化物半导体膜113。再者，优选在氩等稀有气体和氮气体的气氛中进行溅射形成第二氧化物半导体膜113。由此，可以提高缓冲层106a、106b的导电率。此外，也可以在氩等稀有气体的流量比率高于氧气体的流量比率的氩等稀有气体和氧气体的气氛中进行成膜。作为第二氧化物半导体膜113，可以使用实施方式1所示的用来形成缓冲层106a、106b的氧化物半导体。例如，作为具体条件例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，将衬底和靶材之间的距离设定为60mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，将成膜气体的流量设定为Ar∶N2＝35∶5(sccm)，将成膜温度设定为室温，进行溅射成膜。另外，也可以在包括In2O3的直径为8英寸的圆盘上布置颗粒状的Ga2O3和颗粒状的ZnO作为靶材。注意，当使用脉冲直流(DC)电源时，可以减少在成膜时发生的粉状物质(也称为微粒、尘埃)，并且膜厚度分布也变得均匀，所以是优选的。此外，将第二氧化物半导体膜113的膜厚度设定为5nm至20nm。
此外，也可以与第一氧化物半导体膜111同样，使靶材包含绝缘氧化物来使第二氧化物半导体膜113包含绝缘氧化物。在此，作为绝缘氧化物，优选使用氧化硅。此外，也可以对绝缘氧化物添加氮。
第二氧化物半导体摸113的成膜既可以使用与前面进行第一氧化物半导体膜111的成膜的处理室同一个处理室，又可以使用与前面进行第一氧化物半导体膜111的成膜的处理室不同的处理室。第二氧化物半导体摸113的成膜可以使用与第一氧化物半导体膜111的成膜同样的溅射装置。
接着，对第二氧化物半导体膜113进行反溅射处理。在此，反溅射处理是指使用RF电源在氩气氛中对衬底一侧施加电压来在衬底的附近成等离子体以进行表面改性的方法。注意，也可以使用氮、氦等而代替氩气氛。此外，也可以采用对氩气氛添加氧、N2O等的气氛。此外，也可以采用对氩气氛添加Cl2、CF4等的气氛。此外，优选预先将处理室内的气压设定为10-5Pa以下，且去除处理室内的杂质。通过对第二氧化物半导体膜113进行反溅射处理，可以提高第二氧化物半导体膜113(缓冲层106a、106b)的导电率。例如，对设置有衬底100的处理室内以0.6Pa的压力引入气体流量为50sccm左右的氩气体，以进行反溅射处理三分钟左右。在此，因为反溅射处理强烈地作用到第二氧化物半导体膜113的表面，所以有时第二氧化物半导体膜113成为其导电率从其表面一侧到衬底一侧阶段性或连续性地变化的结构。
此外，通过进行反溅射处理，可以去除附着到第二氧化物半导体膜113的表面的尘埃。此外，通过进行反溅射处理，也可以提高第二氧化物半导体膜113的表面的平坦性。
优选将衬底100不暴露于大气地进行从第二氧化物半导体膜113的成膜直到反溅射处理。注意，反溅射处理既可以使用与前面进行第二氧化物半导体膜113的成膜的处理室同一个处理室，又可以使用与前面进行第二氧化物半导体膜113的成膜的处理室不同的处理室。此外，反溅射处理也可以在下面进行的氮气氛中的热处理后进行。图2C示出这阶段的截面图。比第二氧化物半导体膜113中的虚线更上面的部分表示反溅射处理的痕迹。
接着，在氮气氛中对第二氧化物半导体膜113进行热处理。热处理以200℃以上且600℃以下，优选以250℃以上且500℃以下进行。将衬底100放置在炉中，例如，在氮气氛中，以350℃进行1小时左右的热处理。通过在氮气氛中对氧化物半导体进行热处理，可以提高氧化物半导体的导电率。由此可以提高第二氧化物半导体膜113的导电率，从而可以提高缓冲层106a、106b的导电率。此时，通过如上所述在氮气氛中对第二氧化物半导体膜113进行热处理，可以提高导电率。此时，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。注意，图3A示出这阶段的截面图。此外，因为在氮气氛中的热处理从第二氧化物半导体膜113的表面一侧向衬底一侧进行，所以有时第二氧化物半导体膜113(缓冲层106a、106b)成为其导电率从其表面一侧到衬底一侧阶段性或连续性地变化的结构。尤其是，在氮气氛中的热处理的时间不足够的情况下，有时第二氧化物半导体膜113的导电率提高得不足够。
接着，进行光刻工序，在第二氧化物半导体膜113上形成抗蚀剂掩模，蚀刻第一氧化物半导体膜111及第二氧化物半导体膜113。在蚀刻中，作为蚀刻剂，可以使用酸类蚀刻液。在此，通过使用磷酸、醋酸、硝酸及纯水的混合液(称为混酸铝)的湿蚀刻，去除不需要的部分来将第一氧化物半导体膜111及第二氧化物半导体膜113加工为岛状，以形成氧化物半导体层103及缓冲层106。通过将氧化物半导体层103及缓冲层106的端部蚀刻为锥形形状，可以防止由于台阶形状产生的布线断开。图3B示出这阶段的截面图。注意，图8相当于这阶段的平面图。
此外，此时的蚀刻不局限于湿蚀刻，而也可以利用干蚀刻。作为用于干蚀刻的蚀刻装置，可以使用：利用反应离子蚀刻法(ReactiveIonEtching；RIE法)的蚀刻装置；利用ECR(ElectronCyclotronResonance；电子回旋共振)或ICP(InductivelyCoupledPlasma；感应耦合等离子体)等的高密度等离子体源的干蚀刻装置。另外，作为与ICP蚀刻装置相比容易得到在较大面积上的均匀放电的干蚀刻装置，有ECCP(EnhancedCapacitivelyCoupledPlasma：增大电容耦合等离子体)模式的蚀刻装置，在该ECCP模式的蚀刻装置中，使上部电极接地，使13.56MHz的高频电源连接到下部电极，并且使3.2MHz的低频电源连接到下部电极。该ECCP模式的蚀刻装置例如在作为衬底而使用第十代的一边超过3m的尺寸的衬底的情况下可以对该衬底进行处理。
在此，通过在第二氧化物半导体膜113上形成抗蚀剂掩模，可以防止抗蚀剂掩模和第一氧化物半导体膜111直接接触，而可以防止杂质从抗蚀剂掩模进入到第一氧化物半导体膜111(氧化物半导体层103)中。此外，当使用O2灰化处理或抗蚀剂剥离液去除抗蚀剂时，通过在第一氧化物半导体膜111上形成第二氧化物半导体膜113，可以防止第一氧化物半导体膜111(氧化物半导体层103)被污染。
接着，进行光刻工序，形成抗蚀剂掩模，通过蚀刻去除栅极绝缘层102的不需要的部分，以形成到达由与栅电极层101相同材料形成的布线或电极层的接触孔。为实现与后面形成的导电膜之间的直接连接，而设置该接触孔。例如，在如下情况下形成接触孔：在驱动电路部中形成其栅电极层直接接触于源电极层或漏电极层的薄膜晶体管；形成与端子部中的栅极布线电连接的端子。
接着，通过溅射法或真空蒸镀法在氧化物半导体层103、缓冲层106及栅极绝缘层102上形成由金属材料构成的导电膜112。图3C示出这阶段的截面图。
作为导电膜112的材料，可以使用由实施方式1所示的导电材料构成的单层或叠层。例如，作为导电膜112，也可以采用如下结构：第一导电层及第三导电层由作为耐热导电材料的钛构成，并且第二导电层由包含钕的铝合金构成。通过使导电膜112具有这种结构，可以有效地利用铝的低电阻性并减少小丘的发生。
接着，进行光刻工序，在导电膜112上形成抗蚀剂掩模131，通过蚀刻去除不需要的部分，以形成缓冲层106a、106b、源电极层或漏电极层105a、105b以及连接电极120。作为此时的蚀刻方法，使用湿蚀刻或干蚀刻。例如，在作为导电膜112而使用如下导电膜的情况下，可以将过氧化氢溶液、加热盐酸或包含氟化铵的硝酸水溶液用作蚀刻剂来进行湿蚀刻：作为第一导电层及第三导电层而使用钛，并且作为第二导电层使用包含钕的铝合金。例如，可以通过使用KSMF-240(日本关东化学公司制造)，以一次对由第一导电层至第三导电层构成的导电膜112进行蚀刻。图4A示出这阶段的截面图。注意，在图4A中，利用湿蚀刻，所以各向同性地进行蚀刻，结果源电极层或漏电极层105a、105b的端部比抗蚀剂掩模131缩退。
在该蚀刻工序中，氧化物半导体层103的露出部分的一部分也受到蚀刻，而成为氧化物半导体层103，该氧化物半导体层103在缓冲层106a和106b之间具有其厚度薄于与缓冲层106a、106b重叠的区域的区域。
另外，在该光刻工序中，在端子部中残留与源电极层或漏电极层105a、105b相同材料的第二端子122。注意，第二端子122电连接到源极布线(包括源电极层或漏电极层105a、105b的源极布线)。
另外，在端子部中，连接电极120通过形成在栅极绝缘膜中的接触孔直接连接到端子部的第一端子121。注意，虽然在此未图示，但是经过与上述工序相同的工序，驱动电路中的薄膜晶体管的源极布线或漏极布线与栅电极直接连接。
在上述光刻工序中，将氧化物半导体层103及缓冲层106蚀刻为岛状的工序中和形成缓冲层106a、106b、源电极层及漏电极层105a、105b的工序中需要使用两个掩模。但是，在使用由多灰度(高灰度)掩模形成的具有多种(代表为两种)厚度的区域的抗蚀剂掩模的情况下，可以缩减抗蚀剂掩模数量，所以可以实现工序简化和低成本化。参照图6A至6C说明使用多灰度掩模的光刻工序。
首先，从图3A的状态在第二氧化物半导体膜113上形成导电膜112。接着，通过使用透过的光具有多个强度的多灰度(高灰度)掩模的曝光，如图6A所示在导电膜112上形成具有多种不同厚度的区域的抗蚀剂掩模132。抗蚀剂掩模132在与栅电极层101的一部分重叠的区域中具有厚度薄的区域。接着，使用抗蚀剂掩模132将第一氧化物半导体膜111、第二氧化物半导体膜113及导电膜112蚀刻为岛状，来形成氧化物半导体层103、缓冲层106、导电层115及第二端子124。图6A相当于这阶段的截面图。
接着，对抗蚀剂掩模132进行灰化以形成抗蚀剂掩模131。如图6B所示，通过灰化抗蚀剂掩模131的面积缩小且厚度减薄，并且被去除厚度薄的区域的抗蚀剂。
最后，使用抗蚀剂掩模131对缓冲层106、导电层115及第二端子124进行蚀刻，形成缓冲层106a、106b、源电极层或漏电极层105a、105b及第二端子122。因为抗蚀剂掩模131缩小，氧化物半导体层103、缓冲层106a、106b、源电极层或漏电极层105a、105b及第二端子122的端部也受到蚀刻。因此，当使用多灰度掩模时，氧化物半导体层103及缓冲层106a、106b的沟道方向的宽度扩张为与源电极层及漏电极层105a、105b的沟道方向大致相等的宽度。此外，在第二端子122的下部形成有由第一氧化物半导体膜及第二氧化物半导体膜构成的层。图6C相当于这阶段的截面图。注意，在后面工序中形成保护绝缘层107之后，对栅极绝缘层102及保护绝缘层107进行蚀刻形成接触孔，并且形成透明导电膜以使第一端子121与FPC连接。
接着，去除抗蚀剂掩模131并进行热处理。热处理以200℃以上且600℃以下，优选以250℃以上且500℃以下进行。将衬底100放置在炉中，例如，在氮气氛中，以350℃进行1小时左右的热处理。通过该热处理对在缓冲层106a、106b之间露出的氧化物半导体层103进行原子级的重新排列，而释放阻碍载流子迁移的晶体结构的应变。从而可以提高氧化物半导体层103的迁移率。再者，通过该热处理可以从氧化物半导体层103中减少形成过剩的载流子的氢。此时，通过在氮气氛中进行热处理，可以提高氧化物半导体层103的导电率。通过将这种氧化物半导体层103用作薄膜晶体管的激活层，可以获得导通电流大的薄膜晶体管。在此，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。此外，通过进行大气气氛中的热处理，可以降低氧化物半导体层103的导电率。通过将这种氧化物半导体层103用作薄膜晶体管的激活层，可以截止电流小的薄膜晶体管。此时，优选使大气气氛包含15vol％至25vol％的氧气体、75vol％至85vol％的氮气体。因此，根据氧化物半导体层的用途适当地改变热处理时的气氛即可。图4B示出这阶段的截面图。注意，图9相当于这阶段的平面图。
此外，此时通过氧气氛中进行热处理，在缓冲层106a、106b露出的部分形成高电阻区域。
如此，通过在氧化物半导体层103上形成其导电率高于氧化物半导体层103的缓冲层106a、106b，并且在缓冲层106a、106b上形成源电极层或漏电极层105a、105b，氧化物半导体层103可以与源电极层或漏电极层105a、105b隔着缓冲层106a、106b电连接。由此，可以在氧化物半导体层103与源电极层或漏电极层105a、105b之间形成欧姆接触以降低接触电阻，来使薄膜晶体管的电特性稳定。此外，通过对缓冲层106a、106b进行反溅射处理及氮气氛中的热处理，可以形成其导电率高于氧化物半导体层103的缓冲层106a、106b。
此外，对第一氧化物半导体膜111进行热处理，并且在形成缓冲层106a、106b、源电极层或漏电极层105a、105b之后对氧化物半导体103进行热处理，以对氧化物半导体层103进行原子级的重新排列，而可以提高氧化物半导体层103用作激活层的薄膜晶体管的电特性。
通过上述工序可以制造薄膜晶体管170，其中将氧化物半导体层103用作沟道形成区且在氧化物半导体层103上形成有其导电率高于氧化物半导体层103的缓冲层106a、106b。
接着，形成覆盖薄膜晶体管170的保护绝缘层107及树脂层133。首先，形成保护绝缘层107。作为保护绝缘层107可以使用通过PCVD法或溅射法等可以获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜或氧化钽膜等。特别优选使用高密度等离子体装置来形成氮化硅膜。与使用PCVD法时相比，通过使用高密度等离子体装置，可以形成更致密的保护绝缘层107。通过形成这种保护绝缘层107，可以防止水分、氢离子、OH-等进入到氧化物半导体层103及缓冲层106a、106b。
接着，进行光刻工序，形成抗蚀剂掩模，对保护绝缘层107进行蚀刻，以形成到达源电极层或漏电极层105a、105b的接触孔125。此外，通过在此的蚀刻，也形成到达第二端子122的接触孔127、到达连接电极120的接触孔126。
接着，在显示装置的像素部中，在保护绝缘层107上形成树脂层133。树脂层133使用作为感光性或非感光性的有机材料的聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯或这些的叠层等，以0.5μm至3μm左右的厚度形成。当通过涂敷法形成感光性的聚酰亚胺，可以缩减工序数，这是优选的。进行曝光、显影、焙烧来在显示装置的像素部中形成树脂层133，但是此时在接触孔125及电容布线108重叠的部分不形成树脂层133。通过形成树脂层133，可以防止水分或氢等进入到氧化物半导体层103及缓冲层106a、106b。另外，通过形成树脂层133，可以平坦地形成设置在树脂层133上的像素电极。
接着，形成透明导电膜。作为透明导电膜的材料，通过溅射法或真空蒸镀法等来形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)等。使用盐酸类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，以形成像素电极层110。
此外，在该光刻工序中，以电容部中的栅极绝缘层102及保护绝缘层107为电介质并使用电容布线108和像素电极层110形成存储电容器。
此外，在该光刻工序中，使用抗蚀剂掩模覆盖第一端子121及第二端子122，以残留形成在端子部的透明导电膜128、129。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128成为用作栅极布线的输入端子的连接用端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的连接用端子电极。
接着，去除抗蚀剂掩模。图5A示出这阶段的截面图。另外，这阶段的平面图相当于图10。
此外，在本实施方式中，形成保护绝缘层107且在其上形成树脂层133，但是本实施方式不局限于此。如图5B所示，也可以在覆盖薄膜晶体管170地形成树脂层133之后，在树脂层133上形成保护绝缘层107。当按该顺序形成保护绝缘层107及树脂层133时，可以由树脂层133防止氧化物半导体层103及缓冲层106a、106b受到形成保护绝缘层107时的等离子体损伤。
此外，图12A1和12A2分别示出这阶段的栅极布线端子部的平面图及截面图。图12A1相当于沿着图12A2中的线C1-C2的截面图。在图12A1中，形成在保护绝缘层154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图12A1中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅极绝缘层152互相重叠，并且互相直接接触以实现导通。另外，连接电极153与透明导电膜155通过设置在保护绝缘层154中的接触孔直接接触以实现导通。
另外，图12B1及12B2分别示出源极布线端子部的平面图及截面图。此外，图12B1相当于沿着图12B2中的线D1-D2的截面图。在图12B1中，形成在保护绝缘层154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图12B1中，在端子部中，使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层152重叠于与源极布线电连接的第二端子150的下方。电极156不与第二端子150电连接，并且当将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等时，可以形成用于对杂波的措施的电容器或用于对静电的措施的电容器。此外，第二端子150隔着保护绝缘层154与透明导电膜155电连接。
根据像素密度而设置多个栅极布线、源极布线及电容布线。此外，在端子部中，排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，而实施者适当地决定各端子的数量，即可。
像这样，可以完成包括底栅型的n沟道型薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部、存储电容器。而且，通过对应于每一个像素而将薄膜晶体管和存储电容器配置为矩阵状来构成像素部，可以形成用来制造有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见而将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、0V等的端子。
此外，本实施方式不局限于图10的像素结构。图11示出与图10不同的平面图的例子。图11示出一例，其中，不设置电容布线，并且将像素电极层隔着保护绝缘层及栅极绝缘层重叠于相邻的像素的栅极布线来形成存储电容器。在此情况下，可以省略电容布线及与电容布线连接的第三端子。注意，在图11中，使用相同的附图标记来说明与图10相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过对被选择了的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，并且该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像模糊的问题。有一种称为所谓黑插入的驱动技术，在该驱动技术中，为了改善液晶显示装置的动态图像特性，而在每隔一帧进行整个画面的黑显示。
此外，还有称为所谓倍速驱动的驱动技术，在该驱动技术中，通过将垂直同步频率设定为通常的1.5倍以上，优选设定为通常的2倍以上来改善动态图像的特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像的特性，而作为背光灯使用多个LED(发光二极管)光源或多个EL光源等来构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序而使LED的发光时序同步。因为在该驱动技术中可以部分地关断LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以谋求得到耗电量的降低效果。
通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
由于根据本实施方式而得到的n沟道型晶体管将氧化物半导体层用于沟道形成区并具有良好的动态特性，因此可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
如上所述，在使用氧化物半导体层的薄膜晶体管中，在氧化物半导体层上形成其导电率高于该氧化物半导体层的导电率的缓冲层，并且在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层或漏电极层隔着缓冲层电连接，从而可以降低氧化物半导体层与源电极层或漏电极层之间的接触电阻，并且使薄膜晶体管的电特性稳定。此外，通过对缓冲层进行反溅射处理及氮气氛中的热处理，可以得到其导电率高于氧化物半导体层的缓冲层。
通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性稳定且可靠性高的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照图14A至14C而说明使用两个实施方式1所示的底栅型薄膜晶体管的倒相电路。
使用倒相电路、电容器、电阻器等来构成用来驱动像素部的驱动电路。在组合两个n沟道型TFT来形成倒相电路的情况下，有组合增强型晶体管和耗尽型晶体管来形成倒相电路的情况(以下称为EDMOS电路)以及使用两个增强型TFT来形成倒相电路的情况(以下称为EEMOS电路)。注意，在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，并且在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的增强型晶体管切换对像素电极的电压施加的导通截止。在该配置于像素部中的增强型晶体管中，使用氧化物半导体。
图14A示出驱动电路的倒相电路(EDMOS电路)的截面结构。注意，在图14A中，作为第一薄膜晶体管430a及第二薄膜晶体管430b，使用图1A和1B所示的结构的反交错型薄膜晶体管。但是，本实施方式所示的可以用于倒相电路的薄膜晶体管不局限于该结构。
在图14A所示的第一薄膜晶体管430a中，在衬底400上设置有第一栅电极层401a，在第一栅电极层401a上设置有栅极绝缘层402，在栅极绝缘层402上设置有第一氧化物半导体层403a，在第一氧化物半导体层403a上设置有第一缓冲层404a、404b，在第一缓冲层404a、404b上设置有第一布线405a及第二布线405b。第一氧化物半导体层403a与第一布线405a及第二布线405b隔着第一缓冲层404a、404b电连接。与此同样，在第二薄膜晶体管430b中，在衬底400上设置有第二栅电极层401b，在第二栅电极层401b上设置有栅极绝缘层402，在栅极绝缘层402上设置有第二氧化物半导体层403b，在第二氧化物半导体层403b上设置有第二缓冲层406a、406b，在第二缓冲层406a、406b上设置有第二布布线405b及第三布线405c。第二氧化物半导体层403b与第二布线405b及第三布线405c隔着第二缓冲层406a、406b电连接。在此，第二布线405b通过形成在栅极绝缘层402中的接触孔414直接连接到第二栅电极层401b。注意，关于各部分的结构、材料，参照实施方式1所示的薄膜晶体管。
第一布线405a是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。第三布线405c是被施加正电压VDD的电源线(正电源线)。
如图14A所示，电连接到第一缓冲层404b和第二缓冲层406a的双方的第二布线405b通过形成在栅极绝缘层402中的接触孔414与第二薄膜晶体管430b的第二栅电极层401b直接连接。通过直接连接，可以得到良好的接触并降低接触电阻。可以在与第二布线405b的形成同时使第二布线405b和第二栅电极层401b直接连接，而可以不受到第二布线405b形成后的热处理的影响并得到良好的接触。此外，与隔着其他导电膜如透明导电膜连接第二栅电极层401b和第二布线405b的情况相比，可以谋求实现接触孔数的减少及由接触孔的减少的驱动电路的占有面积的缩小。
此外，图14C示出驱动电路的倒相电路(EDMOS电路)的平面图。在图14C中，沿着虚线Z1-Z2而切断的截面相当于图14A。
另外，图14B示出EDMOS电路的等效电路。图14A及图14C所示的电路连接相当于图14B，并且示出第一薄膜晶体管430a是增强型n沟道型晶体管，且第二薄膜晶体管430b是耗尽型n沟道型晶体管的例子。
作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法，例如使用不同的材料、不同的成膜条件而制造第一缓冲层404a、404b和第一氧化物半导体层403a、第二缓冲层406a、406b和第二氧化物半导体层403b。此外，也可以在氧化物半导体层的上下设置栅电极控制阈值，以使一个TFT成为常开启状态并使另一个TFT成为常关闭状态的方式对栅电极施加电压，以构成EDMOS电路。
另外，不局限于EDMOS电路，而通过作为第一薄膜晶体管430a及第二薄膜晶体管430b而采用增强型n沟道型晶体管，可以制造EEMOS电路。在此情况下，使第三布线405c和第二栅电极层401b连接，而代替使第二布线405b和第二栅电极层401b连接。
在本实施方式所使用的薄膜晶体管中，通过在氧化物半导体层上形成其导电率高于该氧化物半导体层的导电率的缓冲层，并且在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层或漏电极层隔着缓冲层电连接，以降低氧化物半导体层与源电极层或漏电极层之间的接触电阻，可以使电特性稳定。因此，可以提高本实施方式所示的倒相电路的电路特性。
通过将本实施方式所示的倒相电路用于驱动电路部，可以提供电特性稳定且可靠性高的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，使用图32A和32B说明与实施方式1所示的薄膜晶体管不同的结构的薄膜晶体管。
图32A和32B示出本实施方式的底栅结构的薄膜晶体管。图32A是截面图，图32B是平面图。图32A是沿着图32B中的线A1-A2的截面图。
在图32A和32B所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有高导电氧化物半导体层300，在该高导电氧化物半导体层300上设置有氧化物半导体层103，在氧化物半导体层103上设置有缓冲层106a、106b，在缓冲层106a、106b上设置有源电极层或漏电极层105a、105b。就是说，氧化物半导体层103与源电极层或漏电极层105a、105b隔着缓冲层106a、106b电连接。在此，缓冲层106a、106b的导电率高于氧化物半导体层103的导电率。此外，高导电氧化物半导体层300的导电率高于氧化物半导体层103的导电率。另外，以氧化物半导体层103在缓冲层106a、106b之间具有其厚度薄于与缓冲层106a、106b重叠的区域的区域。就是说，图32A和32B所示的薄膜晶体管是在实施方式1中的图1A和1B所示的薄膜晶体管的氧化物半导体层103的下面设置有高导电氧化物半导体层300的结构的薄膜晶体管。
作为高导电氧化物半导体层300使用与缓冲层106a、106b同样的材料。因此，作为高导电氧化物半导体层300，与氧化物半导体层103同样，可以使用由In-Ga-Zn-O类、In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类、Ga-Zn-O类、In-O类、Sn-O类或Zn-O类的氧化物半导体构成的非单晶膜。再者，优选使用包含氮的In-Ga-Zn-O-N类、Ga-Zn-O-N类、Zn-O-N类或Sn-Zn-O-N类的氧化物半导体构成的非单晶膜。此外，也可以使上述非单晶膜包含像氧化硅那样的绝缘氧化物。
注意，与缓冲层106a、106b同样，优选通过在氩等稀有气体和氮气体的气氛中利用溅射法形成高导电氧化物半导体层300。通过这样形成，可以提高高导电氧化物半导体层300的导电率。再者，通过对所形成的氧化物半导体膜进行反溅射处理及氮气氛中的加热处理，可以进一步提高高导电氧化物半导体层300的导电率。在此，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩等稀有气体。
此外，也可以采用其导电率从高导电氧化物半导体层300的表面一侧到衬底一侧阶段性或连续性地变化的结构。
另外，高导电氧化物半导体层300至少包括非晶成分，并且有时在非晶结构中包括晶粒(纳米晶体)。晶粒(纳米晶体)的直径为1nm至10nm，典型为2nm至4nm左右。注意，通过X射线衍射(XRD)的分析对晶体状态进行评价。
将用于高导电氧化物半导体层300的氧化物半导体膜的膜厚度优选设定为5nm至20nm。当然，在膜包括晶粒的情况下，所包括的晶粒的尺寸不超过膜厚度。
通过作为薄膜晶体管的激活层采用高导电氧化物半导体层300和氧化物半导体层103的叠层结构，当薄膜晶体管处于导通状态时可以将主要漏电流流到导电率高的高导电氧化物半导体层300，而可以提高场效迁移率。此外，当薄膜晶体管处于截止状态时可以将氧化物半导体层103的缓冲层106a、106b之间的厚度薄的区域用作漏电流流过的区域，可以防止流到导电率高的高导电氧化物半导体层300的截止电流，而可以抑制截止电流的增加。
注意，至于本实施方式所示的薄膜晶体管的高导电氧化物半导体层300之外的结构和材料参照实施方式1。
本实施方式所示的薄膜晶体管的制造工序与实施方式2所示的薄膜晶体管的制造工序大致相同。首先，通过实施方式2所示的方法进行直到形成栅极绝缘层102的工序。
接着，在栅极绝缘层102上形成用来形成高导电氧化物半导体层300的高导电氧化物半导体膜。高导电氧化物半导体膜的形成通过与形成缓冲层106a、106b的第二氧化物半导体膜113的形成同样的方法进行，在氩等稀有气体的气氛中利用溅射法进行成膜。再者，优选在氩等稀有气体和氮气体的气氛中，溅射形成高导电氧化物半导体膜。由此，可以提高高导电氧化物半导体层300的导电率。另外，也可以通过使氩等稀有气体的流量比大于氧气体的流量比并在氩等稀有气体和氧气体的气氛中可以进行成膜。作为高导电氧化物半导体膜，可以使用构成上述高导电氧化物半导体层300的氧化物半导体。此外，也可以使靶材包含绝缘氧化物而使高导电氧化物半导体膜包含绝缘氧化物。在此，作为绝缘氧化物，优选使用氧化硅。此外，也可以对绝缘氧化物添加氮。作为具体例子参照实施方式2所示的第二氧化物半导体膜113的形成方法。
接着，对高导电氧化物半导体膜进行反溅射处理。在此，反溅射是指使用RF电源在氩气氛中对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。注意，也可以使用氮、氦等而代替氩气氛。此外，也可以采用对氩气氛添加氧、N2O等的气氛。此外，也可以采用对氩气氛添加Cl2、CF4等的气氛。此外，优选预先将处理室内的气压设定为10-5Pa以下，且去除处理室内的杂质。例如，对设置有衬底100的处理室内以0.6Pa的压力引入气体流量为50sccm左右的氩气体，以进行反溅射处理3分钟左右。
接着，在氮气氛中，对高导电氧化物半导体膜进行热处理。热处理以200℃以上且600℃以下，优选以250℃以上且500℃以下进行。将衬底100放置在炉中，例如，在氮气氛中，以350℃进行1小时左右的热处理。此时，氮气氛优选包含80vol％至100vol％的氮气体、0vol％至20vol％的氩气体等稀有气体。此外，因为在氮气氛中的热处理从高导电氧化物半导体膜的表面向内部进行，所以有时高导电氧化物半导体膜(高导电氧化物半导体层300)成为其导电率从其表面一侧到衬底一侧阶段性或连续性地变化的结构。尤其是，氮气氛中的热处理的时间不足够时，有时高导电氧化物半导体膜的导电率提高得不足够。
接着，在高导电氧化物半导体膜上形成第一氧化物半导体膜111。后面根据实施方式2所示的薄膜晶体管的制造工序制造薄膜晶体管。此外通过在蚀刻第一氧化物半导体膜111及第二氧化物半导体膜113的同时，对高导电氧化物半导体膜进行蚀刻而形成高导电氧化物半导体层300。
如上所述，在使用氧化物半导体层的薄膜晶体管中，在氧化物半导体层上形成其导电率高于该氧化物半导体层的导电率的缓冲层，并且在该缓冲层上形成源电极层及漏电极层，以使氧化物半导体层与源电极层及漏电极层隔着缓冲层电连接，从而可以降低氧化物半导体层与源电极层及漏电极层之间的接触电阻，并且使电特性稳定。此外，通过对缓冲层进行反溅射处理及氮气氛中的热处理，可以得到其导电率高于氧化物半导体层的缓冲层。此外，通过作为薄膜晶体管的激活层采用在高导电氧化物半导体层300上形成氧化物半导体层103的叠层结构，可以当薄膜晶体管处于导通状态时提高导电率，并且当薄膜晶体管处于截止状态时抑制截止电流的增大。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，以下说明一例，其中，在半导体装置的一例的显示装置中，在同一衬底上至少制造驱动电路的一部分和配置于像素部中的薄膜晶体管。
根据实施方式2而形成配置于像素部中的薄膜晶体管。此外，因为实施方式1至实施方式4所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部中的薄膜晶体管同一衬底上。
图15A示出半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图15A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，且像素部5301具有对应于信号线S1-Sm以及扫描线G1-Gn而配置为矩阵状的多个像素(未图示)。并且，各像素与信号线Sj(信号线S1-Sm中的任一个)、扫描线Gi(扫描线G1-Gn中的任一个)连接。
此外，实施方式1至实施方式4所示的薄膜晶体管是n沟道型TFT，并且参照图16而说明由n沟道型TFT构成的信号线驱动电路。
图16所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的任一个)通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意，驱动器IC5601优选使用单晶半导体形成。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等而连接驱动器IC5601和开关群5602_1至5602_M。或者，也可以在与像素部同一衬底上通过贴合等而设置单晶半导体层，来形成驱动器IC5601。
接着，参照图17的时序图而说明图16所示的信号线驱动电路的工作。注意，图17的时序图示出在选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图16的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图17相同的工作。
注意，图17的时序图示出第J列的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
注意，图17的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj-1，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-1、Data_j。
如图17所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，图16的信号线驱动电路通过将一个栅极选择期间分割为三个，可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。从而，图16的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图16的信号线驱动电路的可靠性、成品率等。
注意，只要可以如图17所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线向多个信号线的每一个分别输入视频信号，就对薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每一个中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。从而，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图18的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图18的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图18所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，因为应用了图18的时序图的图16的信号线驱动电路通过在子选择期间之前提供预充电选择期间可以对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图18中，使用相同的附图标记来表示与图17相同的部分，而省略对于相同部分或具有相同功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并被供给到对应的扫描线。扫描线连接有一行的像素的晶体管的栅电极。而且，由于需要使一行的像素的晶体管同时导通，因此使用能够在各像素的晶体管中产生大电流的缓冲器。
参照图19和图20而说明用于扫描线驱动电路的一部分的移位寄存器的一种方式。
图19示出移位寄存器的电路结构。图19所示的移位寄存器由多个触发器5701_1至5701_n构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图19的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。
与此同样，第i级触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712及第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i及第七布线5717_i+1。在此，在i为奇数的情况下，第i级触发器5701_i连接到第二布线5712，并且在i为偶数的情况下，第i级触发器5701_i连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图20而说明图19所示的触发器的详细结构。图20所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极·源极间电压(Vgs)超过阈值电压(Vth)时成为导通状态。
另外，图20所示的触发器包括第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
虽然在此示出所有薄膜晶体管是增强型n沟道型晶体管的例子，但是本发明的一个实施方式没有特别的限制，而例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图20所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。
第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接部为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级触发器5701_i中，图20中的第一布线5501和图19中的第七布线5717_i-1连接。另外，图20中的第二布线5502和图19中的第七布线5717_i+1连接。另外，图20中的第三布线5503和第七布线5717_i连接。而且，图20中的第六布线5506和第五布线5715连接。
在i为奇数的情况下，图20中的第四布线5504连接到图19中的第二布线5712，并且在i为偶数的情况下，图20中的第四布线5504连接到图19中的第三布线5713。另外，图20中的第五布线5505和图19中的第四布线5714连接。
但是，在第一级触发器5701_1中，图20中的第一布线5501连接到图19中的第一布线5711。另外，在第n级触发器5701_n中，图20中的第二布线5502连接到图19中的第六布线5716。
此外，也可以仅使用实施方式1至实施方式4所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式4所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，实施方式1至实施方式4所示的n沟道型TFT通过利用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层，减少寄生电容，因此频率特性(称为f特性)高。例如，因为可以使用实施方式1至实施方式4所例示的n沟道型TFT的扫描线驱动电路进行高速工作，所以可以实现帧频率的提高、黑画面插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，当使用多个扫描线驱动电路对同一个扫描线输出信号时，有利于显示装置的大型化。
此外，在制造半导体装置的一例的有源矩阵型发光显示装置的情况下，由于至少在一个像素中配置多个薄膜晶体管，所以优选配置多个扫描线驱动电路。图15B示出有源矩阵型发光显示装置的框图的一例。
图15B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；分别选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择了的像素的视频信号的输入的信号线驱动电路5403。
在输入到图15B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素成为发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合于时间灰度法。具体而言，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件成为发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并显示灰度。
注意，图15B所示的发光显示装置示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关TFT的栅极布线的第一扫描线的信号，并且使用第二扫描线驱动电路5404生成输入到另一方的开关TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，而可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
此外，在发光显示装置中，也可以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式4所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
通过上述工序，可以制造作为半导体装置的电特性稳定且可靠性高的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
制造实施方式1至实施方式4所示的薄膜晶体管，并且将该薄膜晶体管用于像素部及驱动电路，从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将使用实施方式1至实施方式4所示的薄膜晶体管的驱动电路的一部分或全部一体形成在与像素部同一衬底上，可以形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(ElectroLuminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和该面板安装有包括控制器的IC等的模块。再者，显示装置涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一种方式，并且它在多个像素中分别具备用来将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用任何形式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(FlexiblePrintedCircuit；柔性印刷电路)、TAB(TapeAutomatedBonding；载带自动键合)胶带或TCP(TapeCarrierPackage；载带封装)的模块；将印刷线路板设置于TAB胶带或TCP的端部的模块；通过COG(ChipOnGlass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件的模块。
在本实施方式中，参照图21A1至21B而说明相当于半导体装置的一种方式的液晶显示面板的外观及截面。图21A1和21A2是一种面板的平面图，其中，利用密封材料4005将形成在第一衬底4001上的实施方式1至实施方式4所示的使用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层的电特性稳定且可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图21B相当于沿着图21A1和21A2中的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图21A1是通过COG方法安装信号线驱动电路4003的例子，并且图21A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图21B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
作为薄膜晶体管4010、4011，可以应用实施方式1至实施方式4所示的使用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层的电特性稳定且可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜之间或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔物。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电粒子而电连接对置电极层4031和共同电位线。此外，将导电粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围，而将混合有5wt％以上的手性试剂的液晶组成物用于液晶层4008。包括显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于该液晶组成物具有光学各向同性而不需要取向处理，并且视角依赖性小。
注意，虽然本实施方式示出透过型液晶显示装置的例子，但是本发明的一个实施方式也可以应用于反射型液晶显示装置及半透过型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，而根据偏振片及着色层的材料、制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖在实施方式1至实施方式4中得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。注意，因为保护膜是用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入的，所以优选采用致密的膜。利用溅射法并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于本发明的一个实施方式，而使用各种方法形成保护膜即可。
作为保护膜，形成具有叠层结构的绝缘层4020。在此，作为绝缘层4020的第一层，利用溅射法形成氧化硅膜。当作为保护膜而使用氧化硅膜时，有防止用作源电极层及漏电极层的铝膜的小丘的效果。
再者，作为保护层4020的第二层，形成绝缘层。在此作为绝缘层4020的第二层，利用溅射法形成氮化硅膜。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧树脂(epoxy)等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
注意，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包括Si-O-Si键的树脂。硅氧烷类树脂可以使用有机基团(例如烷基或芳基)或氟基团作为取代基。另外，有机基也可以具有氟基团。
对绝缘层4021的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀法、辊涂法、幕涂法、刮刀涂布法等。在使用材料液形成绝缘层4021的情况下，也可以在进行烘烤的工序中同时进行对氧化物半导体层的退火(300℃至400℃)。通过同时进行绝缘层4021的焙烧工序和对氧化物半导体层的退火，可以有效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004及像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图21A1至21B中示出另行形成信号线驱动电路4003并将它安装到第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图22示出使用应用实施方式1至实施方式4所示的TFT而制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图22是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605，以形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素而设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，且电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且组装有控制电路、电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
液晶显示模块可以采用TN(扭曲向列；TwistedNematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；FringeFieldSwitching)模式、MVA(多畴垂直取向；Multi-domainVerticalAlignment)模式、PVA(垂直取向构型；PatternedVerticalAlignment)模式、ASM(轴对称排列微胞；AxiallySymmetricalignedMicro-cell)模式、OCB(光学补偿双折射；OpticallyCompensatedBirefringence)模式、FLC(铁电性液晶；FerroelectricLiquidCrystal)模式、AFLC(反铁电性液晶；AntiFerroelectricLiquidCrystal)模式等。
通过上述工序，可以制造作为半导体装置的电特性稳定且可靠性高的液晶显示面板。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
在本实施方式中，作为应用了实施方式1至实施方式4所示的薄膜晶体管的半导体装置而示出电子纸的例子。
在图23中，作为半导体装置的例子而示出有源矩阵型电子纸。作为用于半导体装置的薄膜晶体管581，可以应用实施方式1至实施方式4所示的薄膜晶体管。
图23的电子纸是采用旋转球显示方式的显示装置的例子。旋转球显示方式是指一种方法，其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并使第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
密封在衬底580和衬底596之间的薄膜晶体管581是底栅结构的薄膜晶体管，并且与第一电极层587利用源电极层或漏电极层在形成于绝缘层583、584、585中的开口中接触并电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且该黑色区590a、白色区590b的周围包括充满了液体的空洞594，并且球形粒子589的周围填充有树脂等的填料595(参照图23)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。可以使用实施方式2所示的共同连接部并通过配置在一对衬底之间的导电粒子来电连接第二电极层588和共同电位线。
此外，还可以使用电泳元件而代替旋转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。作为设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，电泳显示元件的耗电量低，并且在昏暗的地方也能够辨别显示部。另外，电泳显示元件即使不对显示部供应电源，也能够保持显示过一次的图像。从而，电泳显示元件即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发信源，也能够储存显示过的图像。
如此，电泳显示元件是利用所谓的介电泳效应(dielectrophoreticeffect)的显示元件，在该介电泳效应中，介电常数高的物质移动到高电场区。使用电泳显示元件的电泳显示装置不需要液晶显示装置所需的偏振片。
将在溶剂中分散有上述微囊称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间，就完成有源矩阵型显示装置，并且，当对微囊施加电场时可以进行显示。例如，可以使用利用实施方式1至实施方式4的薄膜晶体管来得到的有源矩阵衬底。
此外，作为微囊中的微粒，使用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的复合材料即可。
通过上述工序，可以制造作为半导体装置的电特性稳定且可靠性高的电子纸。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用实施方式1至实施方式4所示的薄膜晶体管的半导体装置，示出发光显示装置的例子。在此，通过使用利用电致发光的发光元件，来示出显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物来区分利用电致发光的发光元件，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以使电流流过。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机制，而该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层并利用电极夹住由电介质层夹住的发光层的结构，并且其发光机制是利用金属离子的内壳层电子跃迁的局部发光。注意，在此使用有机EL元件作为发光元件而进行说明。
图24是作为应用本发明的一种方式的半导体装置的例子而示出能够应用数字时间灰度驱动的像素结构的一例的图。
对能够应用数字时间灰度驱动的像素的结构及像素的工作进行说明。在此，示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管将实施方式1至实施方式4所示的以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层用作沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极连接到扫描线6406，第一电极(源电极及漏电极中的一方)连接到信号线6405，第二电极(源电极及漏电极中的另一方)连接到驱动晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接到电源线6407，第一电极连接到电源线6407，第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接，并且将该连接部分设定为共同连接部，即可。
此外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。注意，低电源电位是指以设定于电源线6407的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位而例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404，使电流流过发光元件6404以使发光元件6404发光，所以以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设定各电位。
注意，还可以使用驱动晶体管6402的栅极电容器而代替电容元件6403以省略电容元件6403。也可以在沟道区与栅电极之间形成驱动晶体管6402的栅极电容器。
这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入使驱动晶体管6402充分成为导通或截止的两种状态的视频信号。就是说，驱动晶体管6402在线性区工作。由于驱动晶体管6402在线性区工作，因此将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。注意，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
此外，当进行模拟灰度驱动而代替数字时间灰度驱动时，通过使信号的输入不同，可以使用与图24相同的像素结构。
当进行模拟灰度驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指在得到所希望的亮度时的电压，至少包括正向阈值电压。注意，通过输入使驱动晶体管6402工作在饱和区中的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402工作在饱和区域中，而使电源线6407的电位高于驱动晶体管6402的栅极电位。当视频信号为模拟时，可以使对应于视频信号的电流流过发光元件6404，以进行模拟灰度驱动。
此外，图24所示的像素结构不局限于本发明的一个实施方式。例如，也可以对图24的像素还追加开关、电阻元件、电容元件、晶体管、逻辑电路等。
接着，参照图25A至25C而说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。图25A、25B和25C的用于半导体装置的驱动TFT7001、7011、7021可以与实施方式1至实施方式4所示的薄膜晶体管同样地制造，它们是使用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层的电特性稳定且可靠性高的薄膜晶体管。
发光元件的阳极及阴极中之至少一方是透明以取出发光，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射、以及从衬底一侧及与衬底相反的面取出发光的双面发射。本发明的像素结构可以应用于任何发射结构的发光元件。
参照图25A而说明顶部发射结构的发光元件。
图25A示出当驱动TFT7001是n型并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图25A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数低并且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置所有的这些层。使用具有透过光的透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，称为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹着发光层7004的区域相当于发光元件7002。在图25A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图25B而说明底部发射结构的发光元件。图25B示出当驱动TFT7011是n型并且从发光元件7012发射的光发射到阴极7013一侧时的像素的截面图。在图25B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，并且在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮蔽光的屏蔽膜7016。与图25A的情况同样，阴极7013只要是功函数低的导电材料，就可以使用各种材料。但是，将其膜厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜膜厚度为20nm的铝膜用作阴极7013。而且，与图25A同样，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图25A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是屏蔽膜7016不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹着发光层7014的区域相当于发光元件7012。在图25B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图25C而说明双面发射结构的发光元件。在图25C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，并且在阴极7023上按顺序层叠有发光层7024、阳极7025。与图25A的情况同样，作为阴极7023，只要是功函数低的导电材料，就可以使用各种材料。但是，将其膜厚度设定为透过光的程度。例如，可以将膜膜厚度为20nm的Al用作阴极7023。而且，与图25A同样，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图25A同样地使用具有透过光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图25C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图25A至25C所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图26A和26B而说明相当于应用实施方式1至实施方式4所示的薄膜晶体管的半导体装置的一种方式的发光显示面板(也称为发光面板)的外观及截面。图26A是一种面板的平面图，其中利用密封材料将形成在第一衬底上的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间。图26B相当于沿着图26A的线H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，优选不暴露于外气地使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)、覆盖材料来进行封装(封入)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图26B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509、4510，可以应用实施方式1至实施方式4所示的使用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层的电特性稳定且可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，并且发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511取出发光的方向等而适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将该开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于取出来自发光元件4511的光的方向上的第二衬底4506需要具有透光性。在此情况下，第二衬底4506使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮、氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507而使用氮。
另外，若有需要，则也可以在发光元件的发射面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、滤色片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光，从而可以降低眩光的处理。
以在另行准备的衬底上使用单晶半导体膜或多晶半导体膜形成的驱动电路安装有信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图26A和26B的结构。
通过上述工序，可以制造作为半导体装置的电特性稳定且可靠性高的发光显示装置(显示面板)。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式9
应用实施方式1至实施方式4所示的薄膜晶体管的半导体装置可以用作电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图27A和27B以及图28示出电子设备的一例。
图27A示出使用电子纸而制造的招贴2631。在广告媒体是纸印刷物的情况下用人手进行广告的交换，但是如果使用电子纸，则可以在短时间内可以改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。
此外，图27B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用人手进行广告的交换，但是如果使用电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图28示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705，且框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连续画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图28中的显示部2705)上显示文章，并且在左边的显示部(图28中的显示部2707)上显示图像。
此外，在图28中示出框体2701具备操作部等的例子。例如，框体2701具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以具有作为电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式10
使用实施方式1至实施方式4所示的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图29A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道、音量的操作，并且可以对显示于显示部9603上的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机、调制解调器等的结构。通过利用接收机，可以接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图29B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这些构件也可以组装到与显示部同一个面，但是通过将它们设置到侧面或背面来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图30A示出便携式游戏机，它由框体9881和框体9891的两个框体构成，并且通过连接部9893连接为能够开闭。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图30A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的单元：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，而只要是至少具备根据本发明的一种方式的半导体装置的结构就可以，并且可以采用适当地设置有其它附属设备的结构。图30A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并将它显示在显示部上；通过与其他便携式游戏机进行无线通信而共享信息。注意，图30A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图30B示出大型游戏机的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，而只要是至少具备根据本发明的一种方式的半导体装置的结构就可以，并且可以采用适当地设置有其它附属设备的结构。
图31A示出移动电话机1000的一例。移动电话机1000除了安装在框体1001中的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图31A所示的移动电话机1000可以用人手指等触摸显示部1002来输入信息。此外，可以用人手指等触摸显示部1002来进行打电话或制作电子邮件等的操作。
显示部1002的画面主要有三种模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两种模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行显示于画面上的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪、加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
此外，通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。此外，还可以根据显示于显示部1002上的图像种类而切换画面模式。例如，当显示于显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，并且当显示于显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用人手掌或手指触摸显示部1002，拍摄掌纹、指纹等，从而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图31B也示出移动电话机的一例。图31B的移动电话机包括显示装置9410和通信装置9400。显示装置9410具有包括显示部9412和操作按钮9413的框体9411。通信装置9400具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405、和在接电话时发光的发光部分9406的框体9401。具有显示功能的显示装置9410可以在箭头所示的两个方向上与具有电话功能的通信装置9400之间进行分离、连接。因此，既可以将显示装置9410和通信装置9400的短轴安装在一起，又可以将显示装置9410和通信装置9400的长轴安装在一起。此外，当只需要显示功能时，从通信装置9400分离显示装置9410，从而可以单独使用显示装置9410。通信装置9400和显示装置9410可以通过无线通信或有线通信交接图像或输入信息，并且它们分别具有可充电的电池。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施例1
在本实施例中，示出对在上述实施方式中用作氧化物半导体层及缓冲层的氧化物半导体的导电率进行评价的结果。
在本实施例中，在玻璃衬底上分别形成In-Ga-Zn-O类非单晶膜(以下称为IGZO膜)和In-Ga-Zn-O-N类非单晶膜(以下称为IGZON膜)。该In-Ga-Zn-O类非单晶膜通过在氩气体和氧气体的气氛中利用溅射法来形成，且In-Ga-Zn-O-N类非单晶膜通过在氩气体和氮气体的气氛中利用溅射法来形成。对所形成的IGZO膜和IGZON膜进行反溅射处理、大气气氛中的热处理和氮气氛中的热处理，并且在每个处理后测量薄层电阻，以算出导电率。下面说明在本实施例中的各工序的详细情况。
首先，利用纯水洗涤玻璃衬底。注意，作为玻璃衬底，使用Eagle2000(商品名)(康宁公司(CotningInc.)制造的无碱玻璃)。接着，在玻璃衬底上分别形成IGZO膜和IGZON膜。使用包含以In2O3∶Ga2O3∶ZnO＝1∶1∶1的比例包含它们的氧化物半导体作为靶材，将衬底和靶材之间的距离设定为60mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，将膜膜厚度设定为50nm，将成膜气体的流量设定为Ar∶O2＝30∶15(sccm)，将成膜温度设定为室温，以形成IGZO膜。此外，将成膜气体设定为Ar∶N2＝35∶5(sccm)，并且关于其他条件与IGZO膜的形成同样地进行IGZON膜的形成。注意，将IGZO膜和IGZON膜形成为其膜膜厚度成为大约50nm，并且关于它们的实际上的膜膜厚度，在进行成膜后通过椭偏仪(ellipsometer)来测量。接着，利用薄层电阻测量器，以测量IGZO膜和IGZON膜的薄层电阻值。注意，导电率可以根据薄层电阻值和膜膜厚度而得到。
接着，对IGZO膜和IGZON膜进行反溅射处理，该反溅射处理的条件为如下：Ar气体流量为50sccm，压力为0.6Pa，直流(DC)电源为0.2kW，且处理时间为3分钟。在反溅射处理后，测量IGZO膜和IGZON膜的薄层电阻值，以得到导电率。
接着，对IGZO膜和IGZON膜反复进行处理温度为350℃且处理时间为1小时的大气气氛中的热处理(以下称为大气烘烤)及处理温度和处理时间与大气气氛中的热处理的处理温度和处理时间相同的氮气氛中的热处理(以下称为氮气烘烤)。热处理以工序A及工序B的两种方法进行。在工序A中，在反溅射处理后，按大气烘烤、氮气烘烤、第二大气烘烤、第二氮气烘烤的顺序进行热处理，并且，在工序B中，在反溅射处理后，按氮气烘烤、大气烘烤、第二氮气烘烤的顺序进行热处理。就是说，工序B是省略工序A中的最初大气烘烤的工序。
表1
工序A IGZO膜的导电率(S/cm) IGZON膜的导电率(S/cm)
刚成膜后 ＜＜0.01 ＜＜0.01
反溅射后 1.72 3.49
大气烘烤后 ＜＜0.01 ＜＜0.01
氮气烘烤后 ＜＜0.01 1.82
大气烘烤后 ＜＜0.01 ＜＜0.01
氮气烘烤后 ＜＜0.01 1.65
表2
表1示出工序A中的IGZO膜和IGZON膜的导电率，并且表2示出工序B中的IGZO膜和IGZON膜的导电率。在表1和表2中，导电率的单位都是S/cm。此外，关于其薄层电阻值高为不能由薄层电阻测量器测量程度的薄膜，将其导电率设定为＜＜0.01S/cm。
根据表1、表2，在比较受到同一工序的IGZO膜和IGZON膜时，IGZON膜的导电率更高。此外，在进行反溅射处理时，IGZO膜和IGZON膜的导电率提高。此外，在进行大气烘烤时，IGZO膜和IGZON膜的导电率降低，而在进行氮气烘烤时，IGZO膜和IGZON膜的导电率提高。特别与其他处理后的导电率相比，表2所示的工序B的受到第一次氮气烘烤后的IGZO膜及IGZON膜的导电率格外高。
此外，在比较表1所示的工序A的第一次氮气烘烤后的IGZO膜和IGZON膜的导电率和表2所示的工序B的第二次氮气烘烤后的IGZO膜和IGZON膜的导电率时，不论由于大气烘烤工序A和工序B的导电率都成为0.01S/cm以下，后者的IGZO膜和IGZON膜的导电率都更高。据此，可以知道如下事实：关于IGZO膜和IGZON膜的导电率，如果成膜后的最初热处理的气氛为大气气氛则低，而如果为氮气氛则高。再者，可以推测如下：即使在成膜后在不同的气氛中进行多次的热处理，也根据在成膜后最初进行热处理时的气氛，而降低后面进行的在不同的气氛中的热处理的效果。
根据上述，在上述实施方式中，作为缓冲层，优选使用在氩气体和氮气体的气氛中形成的In-Ga-Zn-O-N类非单晶膜。再者，优选使用对In-Ga-Zn-O-N类非单晶膜进行反溅射处理且在氮气氛中进行热处理的膜。由此，可以提高缓冲层的导电率，在氧化物半导体层和源电极层或漏电极层之间形成欧姆接触，使薄膜晶体管的电特性稳定。在大气气氛中对氧化物半导体层进行热处理的情况下，优选预先进行氮气氛中的热处理。此外，作为氧化物半导体层，优选使用在大气气氛中对在氩气体和氧气体的气氛中形成的In-Ga-Zn-O类非单晶膜进行热处理的膜。由此，可以降低氧化物半导体层的导电率，并且可以降低截止电流。此外，作为氧化物半导体层使用对氩气体和氧气体的气氛中形成的In-Ga-Zn-O类非单晶膜进行氮气氛中的热处理的膜，由此可以提高氧化物半导体层的导电率且增高导通电流。因此，根据目的适当地改变氧化物半导体层的热处理气氛。
本申请基于2009年5月29日在日本专利局提交的日本专利申请序列号2009-131161，在此引用其全部内容作为参考。

Claims (32)

1.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层；
所述氧化物半导体层上的第一缓冲层及第二缓冲层；以及
所述第一缓冲层及所述第二缓冲层上的源电极层及漏电极层，
其中，所述氧化物半导体层是In-Ga-Zn-O类氧化物半导体层，
其中，所述第一缓冲层和所述第二缓冲层中的每一个是In-Ga-Zn-O-N类氧化物半导体层，
其中，所述第一缓冲层和所述第二缓冲层中的每一个包括纳米晶体，
其中，所述第一缓冲层及所述第二缓冲层的导电率高于所述氧化物半导体层的导电率且所述第一缓冲层及所述第二缓冲层受到反溅射处理及氮气氛中的热处理，
并且，所述氧化物半导体层和所述源电极层及所述漏电极层隔着所述第一缓冲层及所述第二缓冲层电连接。
2.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的高导电氧化物半导体层；
所述高导电氧化物半导体层上的氧化物半导体层；
所述氧化物半导体层上的第一缓冲层及第二缓冲层；以及
所述第一缓冲层及所述第二缓冲层上的源电极层及漏电极层，
其中，所述氧化物半导体层是In-Ga-Zn-O类氧化物半导体层，
其中，所述第一缓冲层和所述第二缓冲层中的每一个是In-Ga-Zn-O-N类氧化物半导体层，
其中，所述第一缓冲层和所述第二缓冲层中的每一个包括纳米晶体，
其中，所述第一缓冲层及所述第二缓冲层的导电率高于所述氧化物半导体层的导电率且所述第一缓冲层及所述第二缓冲层受到反溅射处理及氮气氛中的热处理，
所述高导电氧化物半导体层的导电率高于所述氧化物半导体层的导电率且所述高导电氧化物半导体层受到反溅射处理及氮气氛中的热处理，
并且，所述氧化物半导体层和所述源电极层及所述漏电极层隔着所述第一缓冲层及所述第二缓冲层电连接。
3.根据权利要求2所述的半导体装置，其中所述高导电氧化物半导体层使用由氧化物半导体而成的非单晶膜形成。
4.根据权利要求2所述的半导体装置，其中所述高导电氧化物半导体层使用由包含氮的氧化物半导体而成的非单晶膜形成。
5.根据权利要求1所述半导体装置，其中所述第一缓冲层及所述第二缓冲层使用由氧化物半导体而成的非单晶膜形成。
6.根据权利要求2所述半导体装置，其中所述第一缓冲层及所述第二缓冲层使用由氧化物半导体而成的非单晶膜形成。
7.根据权利要求1所述的半导体装置，其中所述第一缓冲层及所述第二缓冲层使用由包含氮的氧化物半导体而成的非单晶膜形成。
8.根据权利要求2所述的半导体装置，其中所述第一缓冲层及所述第二缓冲层使用由包含氮的氧化物半导体而成的非单晶膜形成。
9.根据权利要求1所述的半导体装置，其中所述氧化物半导体层通过进行在氮气氛中的热处理形成。
10.根据权利要求2所述的半导体装置，其中所述氧化物半导体层通过进行氮气氛中的热处理形成。
11.根据权利要求1所述的半导体装置，其中所述氧化物半导体层通过进行大气气氛中的热处理来形成。
12.根据权利要求2所述的半导体装置，其中所述氧化物半导体层通过进行大气气氛中的热处理来形成。
13.根据权利要求1所述的半导体装置，其中所述氧化物半导体层包括位于所述第一缓冲层及所述第二缓冲层之间的区域，且其厚度薄于与所述第一缓冲层及所述第二缓冲层重叠的区域的厚度。
14.根据权利要求2所述的半导体装置，其中所述氧化物半导体层包括位于所述第一缓冲层及所述第二缓冲层之间的区域，且其厚度薄于与所述第一缓冲层及所述第二缓冲层重叠的区域的厚度。
15.根据权利要求1所述的半导体装置，其中所述栅电极层的沟道方向上的宽度小于所述氧化物半导体层的沟道方向上的宽度。
16.根据权利要求2所述的半导体装置，其中所述栅电极层的沟道方向上的宽度小于所述氧化物半导体层的沟道方向上的宽度。
17.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
通过溅射法在所述栅极绝缘层上形成第一氧化物半导体膜；
对所述第一氧化物半导体膜进行热处理；
在稀有气体和氮气体的气氛中通过溅射法在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
对所述第二氧化物半导体膜进行反溅射处理；
在氮气氛中对所述第二氧化物半导体膜进行热处理；
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行蚀刻来形成氧化物半导体层及第一缓冲层；
在所述氧化物半导体层及所述第一缓冲层上形成导电膜；
对所述导电膜及所述第一缓冲层进行蚀刻来形成源电极层、漏电极层、第二缓冲层及第三缓冲层；以及
对所述氧化物半导体层进行热处理，
其中，所述氧化物半导体层是In-Ga-Zn-O类氧化物半导体层，
其中，所述第二缓冲层和所述第三缓冲层中的每一个是In-Ga-Zn-O-N类氧化物半导体层，并且
其中，所述第二缓冲层及所述第三缓冲层的导电率高于所述氧化物半导体层的导电率。
18.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
通过溅射法在所述栅极绝缘层上形成第一氧化物半导体膜；
对所述第一氧化物半导体膜进行热处理；
在稀有气体和氮气体的气氛中通过溅射法在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
在氮气氛中对所述第二氧化物半导体膜进行热处理；
对所述第二氧化物半导体膜进行反溅射处理；
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行蚀刻来形成氧化物半导体层及第一缓冲层；
在所述氧化物半导体层及所述第一缓冲层上形成导电膜；
对所述导电膜及所述第一缓冲层进行蚀刻来形成源电极层、漏电极层、第二缓冲层及第三缓冲层；以及
对所述氧化物半导体层进行热处理，
其中，所述氧化物半导体层是In-Ga-Zn-O类氧化物半导体层，
其中，所述第二缓冲层和所述第三缓冲层中的每一个是In-Ga-Zn-O-N类氧化物半导体层，并且
其中，所述第二缓冲层及所述第三缓冲层的导电率高于所述氧化物半导体层的导电率。
19.根据权利要求17所述的半导体装置的制造方法，其中对所述第一氧化物半导体膜进行氮气氛中的热处理。
20.根据权利要求18所述的半导体装置的制造方法，其中对所述第一氧化物半导体膜进行氮气氛中的热处理。
21.根据权利要求17所述的半导体装置的制造方法，其中对所述第一氧化物半导体膜进行大气气氛中的热处理。
22.根据权利要求18所述的半导体装置的制造方法，其中对所述第一氧化物半导体膜进行大气气氛中的热处理。
23.根据权利要求17所述的半导体装置的制造方法，其中对所述氧化物半导体层进行氮气氛中的热处理。
24.根据权利要求18所述的半导体装置的制造方法，其中对所述氧化物半导体层进行氮气氛中的热处理。
25.根据权利要求17所述的半导体装置的制造方法，其中对所述氧化物半导体层进行大气气氛中的热处理。
26.根据权利要求18所述的半导体装置的制造方法，其中对所述氧化物半导体层进行大气气氛中的热处理。
27.根据权利要求17所述的半导体装置的制造方法，其中所述第一氧化物半导体膜的热处理在250℃以上且500℃以下进行。
28.根据权利要求18所述的半导体装置的制造方法，其中所述第一氧化物半导体膜的热处理在250℃以上且500℃以下进行。
29.根据权利要求17所述的半导体装置的制造方法，其中所述第二氧化物半导体膜的氮气氛中的热处理在250℃以上且500℃以下进行。
30.根据权利要求18所述的半导体装置的制造方法，其中所述第二氧化物半导体膜的氮气氛中的热处理在250℃以上且500℃以下进行。
31.根据权利要求17所述的半导体装置的制造方法，其中所述氧化物半导体层的热处理在250℃以上且500℃以下进行。
32.根据权利要求18所述的半导体装置的制造方法，其中所述氧化物半导体层的热处理在250℃以上且500℃以下进行。
CN201010197655.4A 2009-05-29 2010-05-28 半导体装置及该半导体装置的制造方法 Active CN101901838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009131161 2009-05-29
JP2009-131161 2009-05-29

Publications (2)

Publication Number Publication Date
CN101901838A CN101901838A (zh) 2010-12-01
CN101901838B true CN101901838B (zh) 2016-01-06

Family

ID=43219212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010197655.4A Active CN101901838B (zh) 2009-05-29 2010-05-28 半导体装置及该半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20100301329A1 (zh)
JP (3) JP5564331B2 (zh)
KR (1) KR20100129185A (zh)
CN (1) CN101901838B (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102037048B1 (ko) 2009-11-13 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2507822B1 (en) 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011151955A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 半導体素子、薄膜トランジスタ基板及び表示装置
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130140824A (ko) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103597916A (zh) * 2012-03-27 2014-02-19 松下电器产业株式会社 增层基板及其制造方法、以及半导体集成电路封装件
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102072099B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
TW201442249A (zh) * 2013-02-13 2014-11-01 Idemitsu Kosan Co 薄膜電晶體
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6023657B2 (ja) * 2013-05-21 2016-11-09 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
CN103346089B (zh) * 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN105070722A (zh) * 2015-07-14 2015-11-18 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
CN108646489A (zh) * 2018-06-06 2018-10-12 深圳市华星光电半导体显示技术有限公司 液晶显示器及移动终端
US11271094B2 (en) 2018-11-29 2022-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
JP7464400B2 (ja) 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
JP7387475B2 (ja) * 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
CN111430386B (zh) * 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3036513B2 (ja) * 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6654073B1 (en) * 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308007A (ja) * 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US20090119410A1 (en) * 2004-04-16 2009-05-07 Utstarcom, Inc. Middleware architecture for iptv multimedia streaming
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) * 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP2011009724A (ja) 2011-01-13
US20100301329A1 (en) 2010-12-02
KR20100129185A (ko) 2010-12-08
US20160035866A1 (en) 2016-02-04
US9419113B2 (en) 2016-08-16
CN101901838A (zh) 2010-12-01
JP5801929B2 (ja) 2015-10-28
JP6053216B2 (ja) 2016-12-27
JP5564331B2 (ja) 2014-07-30
JP2016015505A (ja) 2016-01-28
JP2014225674A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
CN101901838B (zh) 半导体装置及该半导体装置的制造方法
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN101847661B (zh) 半导体装置及其制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101740634B (zh) 半导体装置及其制造方法
KR101629638B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant