JP2016015505A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2016015505A JP2016015505A JP2015167376A JP2015167376A JP2016015505A JP 2016015505 A JP2016015505 A JP 2016015505A JP 2015167376 A JP2015167376 A JP 2015167376A JP 2015167376 A JP2015167376 A JP 2015167376A JP 2016015505 A JP2016015505 A JP 2016015505A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- layer
- thin film
- film transistor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 459
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 90
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 67
- 239000012298 atmosphere Substances 0.000 claims description 56
- 239000007789 gas Substances 0.000 claims description 40
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 19
- 239000011701 zinc Substances 0.000 claims description 18
- 229910052725 zinc Inorganic materials 0.000 claims description 15
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 14
- 229910001882 dioxygen Inorganic materials 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 2
- 239000010409 thin film Substances 0.000 abstract description 267
- 238000004544 sputter deposition Methods 0.000 abstract description 81
- 238000010438 heat treatment Methods 0.000 abstract description 77
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 47
- 230000002441 reversible effect Effects 0.000 abstract description 41
- 239000010410 layer Substances 0.000 description 734
- 239000010408 film Substances 0.000 description 341
- 239000000758 substrate Substances 0.000 description 129
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 58
- 239000013078 crystal Substances 0.000 description 47
- 239000004973 liquid crystal related substance Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 38
- 229910007541 Zn O Inorganic materials 0.000 description 37
- 230000001681 protective effect Effects 0.000 description 33
- 229910052786 argon Inorganic materials 0.000 description 29
- 229910052757 nitrogen Inorganic materials 0.000 description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 27
- 238000005530 etching Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 239000011347 resin Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000011159 matrix material Substances 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 239000004020 conductor Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 239000000123 paper Substances 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 239000011787 zinc oxide Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 239000012300 argon atmosphere Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 239000002356 single layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052779 Neodymium Inorganic materials 0.000 description 7
- 229910020923 Sn-O Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003094 microcapsule Substances 0.000 description 6
- 239000002159 nanocrystal Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000012798 spherical particle Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910001930 tungsten oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001678 elastic recoil detection analysis Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100268330 Solanum lycopersicum TFT7 gene Proteins 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
- H01L21/47635—After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Abstract
極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜ト
ランジスタを提供する。また、該薄膜トランジスタの作製方法を提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に
、酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ層の上にソース電極
層及びドレイン電極層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とが
バッファ層を介して電気的に接続されるように薄膜トランジスタを形成する。また、バッ
ファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物半導体層
より導電率の高いバッファ層を形成する。
【選択図】図3
Description
らの作製方法に関する。
れた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用
いられている。
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている(特許文献1乃至4、非特許文献1)。
ホモロガス相を有するInGaO3(ZnO)m(m:自然数)は、In、Ga及びZn
を有する多元系酸化物半導体として知られている(非特許文献2乃至4)。
スタのチャネル層として適用可能であることが確認されている(特許文献5、非特許文献
5及び6)。
(TFT)には、アモルファスシリコンや多結晶シリコンが用いられてきたが、これらシ
リコン材料に代わって、上記のような金属酸化物半導体を用いて薄膜トランジスタを作製
する技術が注目されている。例えば、金属酸化物半導体膜として酸化亜鉛、In−Ga−
Zn−O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチン
グ素子などに用いる技術が特許文献6及び特許文献7で開示されている。
とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定さ
せた薄膜トランジスタを提供することを課題とする。また、本発明の一態様は、該薄膜ト
ランジスタの作製方法を提供することを課題とする。また、本発明の一態様は、該薄膜ト
ランジスタを有する表示装置を提供することを課題とする。
おいて、酸化物半導体層の上に酸化物半導体層より導電率の高いバッファ層を形成し、該
バッファ層の上にソース電極層及びドレイン電極層を形成し、酸化物半導体層とソース電
極層又はドレイン電極層とがバッファ層を介して電気的に接続されるように薄膜トランジ
スタを形成する。また、本発明の他の一態様は上記課題を解決するため、酸化物半導体層
上のバッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物
半導体層より導電率の高いバッファ層を形成する。
に酸化物半導体層と、酸化物半導体層上に第1のバッファ層及び第2のバッファ層と、第
1のバッファ層及び第2のバッファ層の上にソース電極層及びドレイン電極層とを有し、
第1のバッファ層及び第2のバッファ層は、酸化物半導体層より導電率が高く、逆スパッ
タ処理及び窒素雰囲気下での熱処理を行うことによって形成され、酸化物半導体層とソー
ス電極層及びドレイン電極層とは第1のバッファ層及び第2のバッファ層を介して電気的
に接続することを特徴とする半導体装置である。
層上に高導電性酸化物半導体層と、高導電性酸化物半導体層の上に酸化物半導体層と、酸
化物半導体層上に第1のバッファ層及び第2のバッファ層と、第1のバッファ層及び第2
のバッファ層の上にソース電極層及びドレイン電極層とを有し、第1のバッファ層及び第
2のバッファ層は、酸化物半導体層より導電率が高く、逆スパッタ処理及び窒素雰囲気下
での熱処理を行うことによって形成され、高導電性酸化物半導体層は、酸化物半導体層よ
り導電率が高く、逆スパッタ処理及び窒素雰囲気下での熱処理を行うことによって形成さ
れ、酸化物半導体層とソース電極層及びドレイン電極層とは第1のバッファ層及び第2の
バッファ層を介して電気的に接続することを特徴とする半導体装置である。
いることが好ましい。また、第1のバッファ層及び第2のバッファ層は、窒素を含む酸化
物半導体からなる非単結晶膜を用いることが好ましい。また、高導電性酸化物半導体層は
、酸化物半導体からなる非単結晶膜を用いることが好ましい。また、高導電性酸化物半導
体層は、窒素を含む酸化物半導体からなる非単結晶膜を用いることが好ましい。
酸化物半導体層は、大気雰囲気下で熱処理を行って形成されていてもよい。また、酸化物
半導体層は、第1のバッファ層及び第2のバッファ層の間に、第1のバッファ層及び第2
のバッファ層と重なる領域よりも膜厚の薄い領域を有していてもよい。また、ゲート電極
層のチャネル方向の幅が酸化物半導体層のチャネル方向の幅より狭くてもよい。
を形成し、ゲート絶縁層上に、第1の酸化物半導体膜をスパッタ法によって成膜し、第1
の酸化物半導体膜に熱処理を行い、第1の酸化物半導体膜上に、スパッタ法によって第2
の酸化物半導体膜を成膜し、第2の酸化物半導体膜に逆スパッタ処理を施し、第2の酸化
物半導体膜に窒素雰囲気下での熱処理を行い、第1の酸化物半導体膜及び第2の酸化物半
導体膜をエッチングして酸化物半導体層及び第1のバッファ層を形成し、酸化物半導体層
及び第1のバッファ層の上に導電膜を成膜し、導電膜及び第1のバッファ層をエッチング
してソース電極層及びドレイン電極層、第2のバッファ層及び第3のバッファ層を形成し
、酸化物半導体層に熱処理を行い、第2のバッファ層及び第3のバッファ層の導電率は、
酸化物半導体層の導電率より高くなることを特徴とする半導体装置の作製方法である。
を形成し、ゲート絶縁層上に、第1の酸化物半導体膜をスパッタ法によって成膜し、第1
の酸化物半導体膜に熱処理を行い、第1の酸化物半導体膜上に、スパッタ法によって第2
の酸化物半導体膜を成膜し、第2の酸化物半導体膜に窒素雰囲気下での熱処理を行い、第
2の酸化物半導体膜に逆スパッタ処理を施し、第1の酸化物半導体膜及び第2の酸化物半
導体膜をエッチングして酸化物半導体層及び第1のバッファ層を形成し、酸化物半導体層
及び第1のバッファ層の上に導電膜を成膜し、導電膜及び第1のバッファ層をエッチング
してソース電極層及びドレイン電極層、第2のバッファ層及び第3のバッファ層を形成し
、酸化物半導体層に熱処理を行い、第2のバッファ層及び第3のバッファ層の導電率は、
酸化物半導体層の導電率より高くなることを特徴とする半導体装置の作製方法である。
化物半導体膜に大気雰囲気下での熱処理を行ってもよい。また、酸化物半導体層に窒素雰
囲気下での熱処理を行ってもよい。また、酸化物半導体層に大気雰囲気下での熱処理を行
ってもよい。また、第1の酸化物半導体膜の熱処理は、250℃以上500℃以下で行う
ことが好ましい。また、第2の酸化物半導体膜の窒素雰囲気下での熱処理は、250℃以
上500℃以下で行うことが好ましい。また、酸化物半導体層の熱処理は、250℃以上
500℃以下で行うことが好ましい。また、第2の酸化物半導体膜を希ガスと窒素ガスの
雰囲気下で成膜することが好ましい。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
導体層の上に該酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ層の上
にソース電極層及びドレイン電極層を形成することで、酸化物半導体層とソース電極層又
はドレイン電極層とがバッファ層を介して電気的に接続され、酸化物半導体層とソース電
極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させることが
できる。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことによ
り、酸化物半導体層より導電率の高いバッファ層を形成することができる。
が安定した信頼性の高い表示装置を提供することができる。
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
本実施の形態では、薄膜トランジスタの構造について、図1を用いて説明する。
であり、図1(B)は平面図である。図1(A)は、図1(B)における線A1−A2の
断面図となっている。
ト電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に酸化物半導
体層103が設けられ、酸化物半導体層103上にバッファ層106a、106bが設け
られ、バッファ層106a、106b上にソース電極層又はドレイン電極層105a、1
05bが設けられている。つまり、酸化物半導体層103とソース電極層又はドレイン電
極層105a、105bとは、バッファ層106a、106bを介して電気的に接続され
ている。ここで、バッファ層106a、106bは、酸化物半導体層103より導電率が
高い。また、酸化物半導体層103は、バッファ層106a、106bの間に、バッファ
層106a、106bと重なる領域よりも膜厚の薄い領域を有する。
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で
形成する。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性
が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用
いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル
、タングステン、ネオジム、スカンジウム等を用いる。
層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層
上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデ
ン層とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステ
ン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウム
とチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好まし
い。
a−Sn−Zn−O系、In−Zn−O系、Sn−Zn−O系、In−Sn−O系、Ga
−Zn−O系、In−O系、Sn−O系またはZn−O系の酸化物半導体からなる非単結
晶膜が好ましい。
Znを含む酸化物半導体のことである。また、In−Sn−Zn−O系の酸化物半導体と
は、少なくともIn、Sn及びZnを含む酸化物半導体のことである。また、Ga−Sn
−Zn−O系の酸化物半導体とは、少なくともGa、Sn及びZnを含む酸化物半導体の
ことである。また、In−Zn−O系の酸化物半導体とは、少なくともIn及びZnを含
む酸化物半導体のことである。また、Sn−Zn−O系の酸化物半導体とは、少なくとも
Sn及びZnを含む酸化物半導体のことである。また、In−Sn−O系の酸化物半導体
とは、少なくともIn及びSnを含む酸化物半導体のことである。また、Ga−Zn−O
系の酸化物半導体とは、少なくともGa及びZnを含む酸化物半導体のことである。また
、In−O系の酸化物半導体とは、少なくともInを含む酸化物半導体のことである。ま
た、Sn−O系の酸化物半導体とは、少なくともSnを含む酸化物半導体のことである。
また、Zn−O系の酸化物半導体とは、少なくともZnを含む酸化物半導体のことである
。また、上記酸化物半導体中には、Fe、Ni、Mn又はCoから選ばれた一又は複数の
金属元素が含まれていてもよい。
下で成膜した酸化物半導体膜を用いるのが好ましい。該酸化物半導体膜を用いることで、
酸化物半導体層103の導電率を低減し、オフ電流を低減することができる。さらに酸化
物半導体層103に用いる酸化物半導体膜は熱処理を行っておくことが好ましい。この熱
処理により、酸化物半導体膜は原子レベルで再配列が行われ、キャリアの移動を阻害する
結晶構造の歪が解放される。よって、酸化物半導体層103の移動度を向上させることが
できる。また、この熱処理によって余剰なキャリアを形成する水素を酸化物半導体層10
3から低減することができる。このとき、窒素雰囲気下での加熱処理を行うことで、酸化
物半導体層103の導電率を高くすることができる。このような酸化物半導体層103を
薄膜トランジスタの活性層に用いることでオン電流の大きな薄膜トランジスタが得られる
。ここで、窒素雰囲気としては、窒素ガスが80体積%乃至100体積%、アルゴン等の
希ガスが0体積%乃至20体積%の範囲で含まれる雰囲気とするのが好ましい。また、大
気雰囲気下で熱処理を行うことで、酸化物半導体層103の導電率を低減することができ
る。このような酸化物半導体層103を薄膜トランジスタの活性層に用いることでオフ電
流の小さな薄膜トランジスタが得られる。このとき大気雰囲気としては、酸素ガスが15
体積%乃至25体積%、窒素ガスが75体積%乃至85体積%の範囲で含まれる雰囲気と
するのが好ましい。よって、熱処理時の雰囲気は、酸化物半導体層の用途に合わせて適宜
変更すればよい。
のとし、非晶質構造の中に結晶粒(ナノクリスタル)を含む場合もある。結晶粒(ナノク
リスタル)は直径1nm〜10nm、代表的には2nm〜4nm程度である。なお、結晶
状態は、X線回折(XRD:X−ray diffraction)の分析により評価す
るものとする。
100nmとする。
物としては、酸化シリコンが好ましい。また、絶縁性酸化物には窒素を加えてもよい。こ
のとき、酸化物半導体層103はスパッタ法で形成し、ターゲットとして、SiO2を0
.1重量パーセント以上30重量パーセント以下、好ましくは1重量パーセント以上15
重量パーセント以下含ませたものを用いるのが好ましい。
化物半導体層103の結晶化を抑制し、非晶質構造とすることができる。酸化物半導体層
103の結晶化を抑制し、非晶質構造とすることにより、薄膜トランジスタの特性のばら
つきを低減し、安定化することが可能となる。さらに、酸化シリコンのような絶縁性酸化
物を含ませることにより、300℃乃至600℃の熱処理を行っても、酸化物半導体層1
03の結晶化又は微結晶粒の生成を防ぐことができる。
て機能する。バッファ層106a、106bは、酸化物半導体層103と同様に、In−
Ga−Zn−O系、In−Sn−Zn−O系、Ga−Sn−Zn−O系、In−Zn−O
系、Sn−Zn−O系、In−Sn−O系、Ga−Zn−O系、In−O系、Sn−O系
またはZn−O系の酸化物半導体からなる非単結晶膜を用いて形成することができる。さ
らに、バッファ層106a、106bとしては、窒素を含ませた、In−Ga−Zn−O
−N系、Ga−Zn−O−N系、Zn−O−N系またはSn−Zn−O−N系の酸化物半
導体からなる非単結晶膜を用いて形成するのが好ましい。また、上記非単結晶膜に酸化シ
リコンのような絶縁性酸化物を含ませてもよい。
、Zn及びNを含む酸化物半導体のことである。また、Ga−Zn−O−N系の酸化物半
導体とは、少なくともGa、Zn及びNを含む酸化物半導体のことである。また、Zn−
O−N系の酸化物半導体とは、少なくともZn及びNを含む酸化物半導体のことである。
また、Sn−Zn−O−N系の酸化物半導体とは、少なくともSn、Zn及びNを含む酸
化物半導体のことである。
素ガスの雰囲気下で成膜することが好ましい。このように成膜することによって、バッフ
ァ層106a、106bの導電率を高くすることができる。さらに、成膜した酸化物半導
体膜に逆スパッタ処理及び窒素雰囲気下での加熱処理を行うことで、よりバッファ層10
6a、106bの導電率を高くすることができる。ここで、窒素雰囲気としては、窒素ガ
スが80体積%乃至100体積%、アルゴン等の希ガスが0体積%乃至20体積%の範囲
で含まれる雰囲気とするのが好ましい。
は連続的に変化するような構造をとってもよい。また、バッファ層106a、106bの
端部に高抵抗領域が形成されていてもよい。
でいるものとし、非晶質構造の中に結晶粒(ナノクリスタル)を含む場合もある。結晶粒
(ナノクリスタル)は直径1nm〜10nm、代表的には2nm〜4nm程度である。な
お、結晶状態は、X線回折(XRD:X−ray diffraction)の分析によ
り評価するものとする。
する。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大き
さとはならない。
103の上に形成することによって、酸化物半導体層103とソース電極層又はドレイン
電極層105a、105bとがバッファ層106a、106bを介して電気的に接続され
るようにすることができる。これによって、酸化物半導体層103とソース電極層又はド
レイン電極層105a、105bとの間で、オーミック接合を形成することによりコンタ
クト抵抗を低減し、薄膜トランジスタの電気特性を安定させることができる。
、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、
またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする
窒化物を用いることができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが
望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材
料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン
、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
の導電層に耐熱性導電性材料であるチタンを用い、第2の導電層に低抵抗であるネオジム
を含むアルミニウム合金を用いる、3層構造とするのが好ましい。ソース電極層又はドレ
イン電極層105a、105bを、このような構成にすることで、アルミニウムの低抵抗
性を活かしつつ、ヒロックの発生を低減することができる。なお、これに限られることは
なく、ソース電極層又はドレイン電極層105a、105bは、単層構造としてもよいし
、2層構造としてもよいし、4層以上の構造としてもよい。
極層101のチャネル方向の幅が、酸化物半導体層103のチャネル方向の幅よりも短い
構造となっているが、本実施の形態に示す薄膜トランジスタはこれに限られるものではな
い。図13(A)及び図13(B)に示すように、酸化物半導体層103のチャネル方向
の幅より、ゲート電極層のチャネル方向の幅が長いゲート電極層201を用いてもよい。
なお、図13(A)は、図13(B)における線A1−A2の断面図である。このような
構造をとることによって、ゲート電極層201によって、酸化物半導体層103を遮光す
ることができる。よって薄膜トランジスタの信頼性向上を図ることができる。なお、図1
3(A)及び図13(B)に示す薄膜トランジスタは、ゲート電極層201を除き、図1
(A)及び図1(B)に示す薄膜トランジスタと対応する部位に関して図面の符号も図1
(A)及び図1(B)に示す薄膜トランジスタと同一のものを用いている。
化物半導体層の上に該酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ
層の上にソース電極層及びドレイン電極層を形成することで、酸化物半導体層とソース電
極層又はドレイン電極層とがバッファ層を介して電気的に接続され、酸化物半導体層とソ
ース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させる
ことができる。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うこ
とにより、酸化物半導体層より導電率の高いバッファ層を形成することができる。
ることができることとする。
本実施の形態では、実施の形態1で示した薄膜トランジスタを含む表示装置の作製工程に
ついて、図2乃至図11を用いて説明する。図2乃至図6は断面図で、図7乃至図11は
平面図となっている。なお、図2乃至図6のA1−A2、B1−B2は、図7乃至図11
のA1−A2、B1−B2に沿った断面図に相当する。
ケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で
作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えう
る耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金など
の金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板100の大きさは、32
0mm×400mm、370mm×470mm、550mm×650mm、600mm×
720mm、680mm×880mm、730mm×920mm、1000mm×120
0mm、1100mm×1250mm、1150mm×1300mm、1500mm×1
800mm、1900mm×2200mm、2160mm×2460mm、2400mm
×2800mm、又は2850mm×3050mm等を用いることができる。
スパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または
窒化酸化シリコン膜を単層または積層で形成すればよい。基板100としてガラス基板の
ような可動イオンを含有する基板を用いる場合、下地膜として窒化シリコン膜、窒化酸化
シリコン膜などの窒素を含有する膜を用いることで、可動イオンが酸化物半導体層に侵入
することを防ぐことができる。
形成するための導電膜をスパッタ法や真空蒸着法で基板100全面に成膜する。次いで、
フォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分
を除去して配線及び電極(ゲート電極層101を含むゲート配線、容量配線108、及び
第1の端子121)を形成する。このとき段切れ防止のために、少なくともゲート電極層
101の端部にテーパー形状が形成されるようにエッチングするのが好ましい。この段階
での断面図を図2(A)に示した。なお、この段階での平面図が図7に相当する。
実施の形態1で示した導電性材料を用いて単層又は積層で形成することができる。
103のチャネル方向の幅より長くなるようにゲート電極層101を形成してもよい。こ
のようにゲート電極層101を形成することによって、図13(A)及び図13(B)に
示すような薄膜トランジスタを形成することができる。図13(A)及び図13(B)に
示すような薄膜トランジスタでは、ゲート電極層201によって、酸化物半導体層103
を遮光することができる。
102を全面に成膜する。ゲート絶縁層102はCVD法やスパッタ法などを用い、膜厚
を50〜250nmとする。
100nmの厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に
限定されるものでなく、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸
化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層
または積層構造として形成しても良い。
層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS:化学
式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、
テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキ
サン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(Si
H(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)等
のシリコン含有化合物を用いることができる。
物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも2種以
上含む化合物を用いることもできる。
数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の
数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原
子よりも酸素原子の数が多く、ラザフォード後方散乱法(RBS:Rutherford
Backscattering Spectrometry)及び水素前方散乱法(H
FS:Hydrogen Forward Scattering)を用いて測定した場
合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが
25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化
酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、RBS及びH
FSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55
原子%、シリコンが25〜35原子%、水素が10〜30原子%の範囲で含まれるものを
いう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原
子%としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるも
のとする。
0が設置されたチャンバー内にアルゴンガスを導入してプラズマを発生させる逆スパッタ
を行い、ゲート絶縁層の表面に付着している成膜時に発生する粉状物質(パーティクル、
ごみともいう)を除去することが好ましい。また、逆スパッタを行うことにより、ゲート
絶縁層102表面の平坦性を向上させることもできる。逆スパッタとは、アルゴン雰囲気
下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質
する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。ま
た、アルゴン雰囲気に酸素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン
雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に
曝すことなく第1の酸化物半導体膜111を成膜することによって、ゲート絶縁層102
と、酸化物半導体層103との界面にゴミや水分が付着するのを防ぐことができる。
体膜111を、スパッタ法を用いてアルゴンなどの希ガスと酸素ガスの雰囲気下で成膜す
る。または、酸素ガスを用いず、アルゴンなどの希ガスのみの雰囲気下で成膜してもよい
。第1の酸化物半導体膜111としては、実施の形態1で示した、酸化物半導体層103
を形成するための酸化物半導体を用いることができる。例えば具体的な条件例としては、
直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(In2O3:Ga
2O3:ZnO=1:1:1)を用いて、基板とターゲットの間との距離を60mm、圧
力0.4Pa、直流(DC)電源0.5kW、成膜ガス流量Ar:O2=30:15(s
ccm)、成膜温度を室温としてスパッタ成膜を行う。また、ターゲットとしては、In
2O3を含む直径8インチの円盤上にペレット状のGa2O3とペレット状のZnOを配
置するようにしてもよい。なお、パルス直流(DC)電源を用いると、成膜時に発生する
粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるために好ま
しい。また、第1の酸化物半導体膜111の膜厚は、10nm〜300nmとし、好まし
くは20nm〜100nmとする。
縁性酸化物を含ませてもよい。ここで、絶縁性酸化物としては、酸化シリコンが好ましい
。また、絶縁性酸化物には窒素を加えてもよい。第1の酸化物半導体膜111を成膜する
際、SiO2を0.1重量パーセント以上30重量パーセント以下、好ましくは1重量パ
ーセント以上15重量パーセント以下含ませた酸化物半導体ターゲットを用いるのが好ま
しい。
、成膜される酸化物半導体をアモルファス化することが容易となる。さらに、酸化シリコ
ンのような絶縁性酸化物を含ませることにより、後の工程で酸化物半導体を熱処理する際
に、酸化物半導体層103が結晶化してしまうのを抑制することができる。
バーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜し
てもよい。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
下で行い、好ましくは、250℃以上500℃以下で行う。基板100を炉の中に入れ、
例えば、窒素雰囲気下において、350℃で一時間程度熱処理を行う。この熱処理により
、第1の酸化物半導体膜111は原子レベルで再配列が行われ、キャリアの移動を阻害す
る結晶構造の歪が解放される。よって、酸化物半導体層103の移動度を向上させること
ができる。また、この熱処理によって余剰なキャリアを形成する水素を第1の酸化物半導
体膜111から低減することができる。このとき、窒素雰囲気下での加熱処理を行うこと
で、第1の酸化物半導体膜111の導電率を高くすることができる。よって、酸化物半導
体層103を薄膜トランジスタの活性層に用いることでオン電流の大きな薄膜トランジス
タが得られる。ここで、窒素雰囲気としては、窒素ガスが80体積%乃至100体積%、
アルゴン等の希ガスが0体積%乃至20体積%の範囲で含まれる雰囲気とするのが好まし
い。また、大気雰囲気下で熱処理を行うことで、第1の酸化物半導体膜111の導電率を
低減することができる。よって、酸化物半導体層103を薄膜トランジスタの活性層に用
いることでオフ電流の小さな薄膜トランジスタが得られる。このとき大気雰囲気としては
、酸素ガスが15体積%乃至25体積%、窒素ガスが75体積%乃至85体積%の範囲で
含まれる雰囲気とするのが好ましい。よって、熱処理時の雰囲気は、酸化物半導体層の用
途に合わせて適宜変更すればよい。なお、この段階での断面図を図2(B)に示す。
第2の酸化物半導体膜113を、スパッタ法を用いてアルゴンなどの希ガスの雰囲気下で
成膜する。さらに、アルゴンなどの希ガスと窒素ガスの雰囲気下で第2の酸化物半導体膜
113をスパッタ成膜することが好ましい。これによってバッファ層106a、106b
の導電率を向上させることができる。また、アルゴンなどの希ガスの流量の比率を酸素ガ
スの流量の比率より大きくして、アルゴンなどの希ガスと酸素ガスの雰囲気下で成膜して
もよい。第2の酸化物半導体膜113としては、実施の形態1で示した、バッファ層10
6a、106bを形成するための酸化物半導体を用いることができる。例えば具体的な条
件例としては、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(I
n2O3:Ga2O3:ZnO=1:1:1)を用いて、基板とターゲットの間との距離
を60mm、圧力0.4Pa、直流(DC)電源0.5kW、成膜ガス流量Ar:N2=
35:5(sccm)、成膜温度を室温としてスパッタ成膜を行う。また、ターゲットと
しては、In2O3を含む直径8インチの円盤上にペレット状のGa2O3とペレット状
のZnOを配置するようにしてもよい。なお、パルス直流(DC)電源を用いると、成膜
時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一とな
るために好ましい。また、第2の酸化物半導体膜113の膜厚は、5nm〜20nmとす
る。
2の酸化物半導体膜113に絶縁性酸化物を含ませてもよい。ここで、絶縁性酸化物とし
ては、酸化シリコンが好ましい。また、絶縁性酸化物には窒素を加えてもよい。
チャンバーと同一チャンバーを用いてもよいし、先に第1の酸化物半導体膜111の成膜
を行ったチャンバーと異なるチャンバーで成膜してもよい。また、第2の酸化物半導体膜
113の成膜には、第1の酸化物半導体膜111の成膜と同様のスパッタ装置を用いるこ
とができる。
は、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを
形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなど
を用いてもよい。また、アルゴン雰囲気に酸素、N2Oなどを加えた雰囲気で行ってもよ
い。また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。また、
チャンバー内の気圧をあらかじめ10―5Pa以下にしておき、チャンバー内の不純物を
取り除いておくことが好ましい。第2の酸化物半導体膜113に逆スパッタ処理を施すこ
とにより、第2の酸化物半導体膜113(バッファ層106a、106b)の導電率を向
上させることができる。例えば、基板100が設置されたチャンバー内にアルゴンガスを
圧力0.6Pa、ガス流量50sccm程度導入して3分程度逆スパッタ処理を行う。こ
こで、逆スパッタ処理は、第2の酸化物半導体膜113の表面に強く作用するため、第2
の酸化物半導体膜113は、表面側から基板側にかけて、導電率が段階的又は連続的に変
化するような構造となることがある。
いるゴミを除去することができる。また、逆スパッタ処理を施すことにより、第2の酸化
物半導体膜113の表面の平坦性を向上させることもできる。
ことなく処理を行うことが好ましい。ただし、逆スパッタ処理は、先に第2の酸化物半導
体膜113の成膜を行ったチャンバーと同一チャンバーを用いてもよいし、先に第2の酸
化物半導体膜113の成膜を行ったチャンバーと異なるチャンバーで成膜してもよい。ま
た、逆スパッタ処理は、次に行う窒素雰囲気下での熱処理の後に行ってもよい。なお、こ
の段階での断面図を図2(C)に示す。第2の酸化物半導体膜113中の破線の上の部分
は、逆スパッタ処理の跡を示す。
以上600℃以下で行い、好ましくは、250℃以上500℃以下で行う。基板100を
炉の中に入れ、例えば、窒素雰囲気下において、350℃で一時間程度熱処理を行う。酸
化物半導体に窒素雰囲気下で熱処理を行うことで、酸化物半導体の導電率を向上させるこ
とができる。よって、第2の酸化物半導体膜113の導電率を向上させることができるの
で、バッファ層106a、106bの導電率を向上することができる。このとき、第2の
酸化物半導体膜113は、上記のように窒素雰囲気下で熱処理を行うことにより、導電率
を向上させることができる。ここで、窒素雰囲気としては、窒素ガスが80体積%乃至1
00体積%、アルゴン等の希ガスが0体積%乃至20体積%の範囲で含まれる雰囲気とす
るのが好ましい。なお、この段階での断面図を図3(A)に示す。また、窒素雰囲気下で
の熱処理は、第2の酸化物半導体膜113の表面側から基板側に向かって進行するので、
第2の酸化物半導体膜113(バッファ層106a、106b)は、表面側から基板側に
かけて、導電率が段階的又は連続的に変化するような構造となることがある。特に、窒素
雰囲気下での熱処理の時間が十分でない場合は、第2の酸化物半導体膜113の導電率が
十分向上しない場合がある。
を形成し、第1の酸化物半導体膜111及び第2の酸化物半導体膜113をエッチングす
る。エッチングには、酸系のエッチング液をエッチャントとして用いることができる。こ
こでは、リン酸、酢酸、硝酸及び純水の混合液(混酸アルミという)を用いたウェットエ
ッチングにより、不要な部分を除去して第1の酸化物半導体膜111及び第2の酸化物半
導体膜113を島状にし、酸化物半導体層103及びバッファ層106を形成する。酸化
物半導体層103及びバッファ層106の端部をテーパー状にエッチングすることで、段
差形状による配線の段切れを防ぐことができる。この段階での断面図を図3(B)に示し
た。なお、この段階での平面図が図8に相当する。
てもよい。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング
法(RIE法)を用いたエッチング装置や、ECR(Electron Cyclotr
on Resonance)やICP(Inductively Coupled Pl
asma)などの高密度プラズマ源を用いたドライエッチング装置を用いることができる
。また、ICPエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドラ
イエッチング装置としては、上部電極を接地させ、下部電極に13.56MHzの高周波
電源を接続し、さらに下部電極に3.2MHzの低周波電源を接続したECCP(Enh
anced Capacitively Coupled Plasma)モードのエッ
チング装置がある。このECCPモードのエッチング装置であれば、例えば基板として、
第10世代の一辺が3mを超えるサイズの基板を用いる場合にも対応することができる。
ストマスクが第1の酸化物半導体膜111と直に接することを防ぐことができ、レジスト
マスクから不純物が第1の酸化物半導体膜111(酸化物半導体層103)に侵入するの
を防ぐことができる。また、レジストマスクの除去にO2アッシングやレジスト剥離液を
用いる場合、第1の酸化物半導体膜111の上に第2の酸化物半導体膜113を形成する
ことによって、第1の酸化物半導体膜111(酸化物半導体層103)の汚染を防ぐこと
ができる。
ート絶縁層102の不要な部分を除去してゲート電極層101と同じ材料の配線や電極層
に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直
接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或
いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接
続する端子を形成する場合にコンタクトホールを形成する。
らなる導電膜112をスパッタ法や真空蒸着法で成膜する。この段階での断面図を図3(
C)に示した。
形成することができる。例えば導電膜112は、第1の導電層及び第3の導電層が耐熱性
導電性材料であるチタンからなり、第2の導電層がネオジムを含むアルミニウム合金から
なるような構成としてもよい。導電膜112をこのような構成にすることで、アルミニウ
ムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。
、エッチングにより不要な部分を除去してバッファ層106a、106b、ソース電極層
又はドレイン電極層105a、105b及び接続電極120を形成する。この際のエッチ
ング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、導電膜1
12として第1の導電層及び第3の導電層にチタンを、第2の導電層にネオジムを含むア
ルミニウム合金を用いる場合には、過酸化水素水又は加熱塩酸、またはフッ化アンモニウ
ムを含む硝酸水溶液をエッチャントに用いてウェットエッチングすることができる。例え
ば、KSMF―240(関東化学社製)を用いて、第1の導電層乃至第3の導電層からな
る導電膜112を一括でエッチングすることができる。この段階での断面図を図4(A)
に示す。なお、図4(A)においては、ウェットエッチングを用いるために、エッチング
が等方的に行われ、ソース電極層又はドレイン電極層105a、105bの端部はレジス
トマスク131より後退している。
バッファ層106a、106bの間に、バッファ層106a、106bと重なる領域より
も膜厚の薄い領域を有する酸化物半導体層103となる。
、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子122
はソース配線(ソース電極層又はドレイン電極層105a、105bを含むソース配線)
と電気的に接続されている。
を介して端子部の第1の端子121と直接接続される。なお、ここでは図示しないが、上
述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン
配線とゲート電極が直接接続される。
を島状にエッチングする工程とバッファ層106a、106b、ソース電極層及びドレイ
ン電極層105a、105bを形成する工程とで、2枚のマスクを用いる必要がある。し
かし、多階調(高階調)マスクにより形成した複数(代表的には二種類)の厚さの領域を
有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程
簡略化、低コスト化を図ることができる。多階調マスクを用いるフォトリソグラフィ工程
について、図6を用いて説明する。
。次に、透過した光が複数の強度となる多階調(高階調)マスクを用いた露光によって、
図6(A)に示すように複数の異なる膜厚の領域を有するレジストマスク132を導電膜
112上に形成する。レジストマスク132は、ゲート電極層101の一部と重畳する領
域に膜厚の薄い領域を有する。次に、レジストマスク132を用いて、第1の酸化物半導
体膜111、第2の酸化物半導体膜113及び導電膜112をエッチングして島状に加工
し、酸化物半導体層103、バッファ層106、導電層115及び第2の端子124を形
成する。この段階での断面図が図6(A)に相当する。
レジストマスク131は、図6(B)に示すように、アッシングにより面積が縮小し、厚
さが薄くなり、膜厚の薄い領域のレジストは除去される。
124をエッチングし、バッファ層106a、106b、ソース電極層又はドレイン電極
層105a、105b及び第2の端子122を形成する。レジストマスク131が縮小さ
れたことによって、酸化物半導体層103、バッファ層106a、106b、ソース電極
層又はドレイン電極層105a、105b及び第2の端子122の端部もエッチングされ
る。よって、多階調マスクを用いた場合、酸化物半導体層103及びバッファ層106a
、106b、のチャネル方向の幅が、ソース電極層及びドレイン電極層105a、105
bのチャネル方向の幅と同じくらい広くなる。また、第2の端子122の下部に第1の酸
化物半導体膜及び第2の酸化物半導体膜からなる層が形成されることになる。この段階で
の断面図が図6(C)に相当する。なお、第1の端子121については、後の工程で保護
絶縁層107を成膜した後、ゲート絶縁層102及び保護絶縁層107をエッチングして
コンタクトホールを形成し、透明導電膜を成膜してFPCと接続する。
以下で行い、好ましくは、250℃以上500℃以下で行う。基板100を炉の中に入れ
、例えば、窒素雰囲気下において、350℃で一時間程度熱処理を行う。この熱処理によ
り、バッファ層106a、106bの間に露出した酸化物半導体層103は原子レベルで
再配列が行われ、キャリアの移動を阻害する結晶構造の歪が解放される。よって、酸化物
半導体層103の移動度を向上させることができる。また、この熱処理によって余剰なキ
ャリアを形成する水素を酸化物半導体層103から低減することができる。このとき、窒
素雰囲気下での加熱処理を行うことで、酸化物半導体層103の導電率を高くすることが
できる。このような酸化物半導体層103を薄膜トランジスタの活性層に用いることでオ
ン電流の大きな薄膜トランジスタが得られる。ここで、窒素雰囲気としては、窒素ガスが
80体積%乃至100体積%、アルゴン等の希ガスが0体積%乃至20体積%の範囲で含
まれる雰囲気とするのが好ましい。また、大気雰囲気下で熱処理を行うことで、酸化物半
導体層103の導電率を低減することができる。このような酸化物半導体層103を薄膜
トランジスタの活性層に用いることでオフ電流の小さな薄膜トランジスタが得られる。こ
のとき大気雰囲気としては、酸素ガスが15体積%乃至25体積%、窒素ガスが75体積
%乃至85体積%の範囲で含まれる雰囲気とするのが好ましい。よって、熱処理時の雰囲
気は、酸化物半導体層の用途に合わせて適宜変更すればよい。この段階での断面図を図4
(B)に示す。なお、この段階での平面図が図9に相当する。
した部分に高抵抗領域が形成される。
を酸化物半導体層103の上に形成し、バッファ層106a、106bの上にソース電極
層又はドレイン電極層105a、105bを形成することによって、酸化物半導体層10
3とソース電極層又はドレイン電極層105a、105bとがバッファ層106a、10
6bを介して電気的に接続されるようにすることができる。これによって、酸化物半導体
層103とソース電極層又はドレイン電極層105a、105bとの間で、オーミック接
合を形成することによりコンタクト抵抗を低減し、薄膜トランジスタの電気特性を安定さ
せることができる。また、バッファ層106a、106bに逆スパッタ処理及び窒素雰囲
気下での熱処理を行うことにより、酸化物半導体層103より導電率の高いバッファ層1
06a、106bを形成することができる。
ース電極層又はドレイン電極層105a、105b形成後に酸化物半導体103に熱処理
を行うことによって、酸化物半導体層103の原子レベルの再配列が行われ、酸化物半導
体層103を活性層とする薄膜トランジスタの電気特性を向上させることができる。
導電率の高いバッファ層106a、106bが、酸化物半導体層103上に形成された薄
膜トランジスタ170を作製することができる。
まず、保護絶縁層107を形成する。保護絶縁層107はPCVD法やスパッタ法などを
用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウ
ム膜、酸化タンタル膜などを用いることができる。特に高密度プラズマ装置を用いて窒化
シリコン膜を成膜するのが好ましい。高密度プラズマ装置を用いることで、PCVD法を
用いた場合よりも保護絶縁層107を緻密に形成することができる。このような保護絶縁
層107を形成することによって、水分や、水素イオンや、OH−などが酸化物半導体層
103及びバッファ層106a、106bに侵入するのを防ぐことができる。
ッチングによりソース電極層又はドレイン電極層105bに達するコンタクトホール12
5を形成する。また、ここでのエッチングにより第2の端子122に達するコンタクトホ
ール127、接続電極120に達するコンタクトホール126も形成する。
層133は、感光性または非感光性の有機材料である、ポリイミド、アクリル、ポリアミ
ド、ポリイミドアミド、レジストまたはベンゾシクロブテン、またはこれらの積層などを
用いて、膜厚0.5μm乃至3μm程度の範囲で形成する。感光性のポリイミドを塗布法
で形成すると、工程数を削減できて好ましい。露光、現像、焼成を行い、表示装置の画素
部に樹脂層133を形成するが、このときコンタクトホール125及び容量配線108と
重なる部分には、樹脂層133を形成しない。樹脂層133を形成することにより、水分
や水素などの、酸化物半導体層103及びバッファ層106a、106bへの侵入を防ぐ
ことができる。また、樹脂層133を形成することにより、樹脂層133上に設ける画素
電極を平坦に形成することができる。
3)や酸化インジウム酸化スズ合金(In2O3―SnO2、ITOと略記する)などを
スパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸
系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用
いても良い。
な部分を除去して画素電極層110を形成する。
護絶縁層107を誘電体として、容量配線108と画素電極層110とで保持容量が形成
される。
レジストマスクで覆い、端子部に形成された透明導電膜128、129を残す。透明導電
膜128、129はFPCとの接続に用いられる電極または配線となる。第1の端子12
1と直接接続された接続電極120上に形成された透明導電膜128は、ゲート配線の入
力端子として機能する接続用の端子電極となる。第2の端子122上に形成された透明導
電膜129は、ソース配線の入力端子として機能する接続用の端子電極である。
の段階での平面図が図10に相当する。
が、本実施の形態はそれに限られるものではない。図5(B)に示すように、薄膜トラン
ジスタ170を覆うように樹脂層133を形成してから、樹脂層133の上に保護絶縁層
107を形成してもよい。この順番で保護絶縁層107及び樹脂層133を形成すると、
樹脂層133によって、保護絶縁層107を形成する際のプラズマダメージから酸化物半
導体層103及びバッファ層106a、106bを守ることができる。
断面図をそれぞれ図示している。図12(A1)は図12(A2)中のC1−C2線に沿
った断面図に相当する。図12(A1)において、保護絶縁層154上に形成される透明
導電膜155は、入力端子として機能する接続用の端子電極である。また、図12(A1
)において、端子部では、ゲート配線と同じ材料で形成される第1の端子151と、ソー
ス配線と同じ材料で形成される接続電極153とがゲート絶縁層152を介して重なり直
接接して導通している。また、接続電極153と透明導電膜155が保護絶縁層154に
設けられたコンタクトホールを介して直接接して導通している。
それぞれ図示している。また、図12(B1)は図12(B2)中のD1−D2線に沿っ
た断面図に相当する。図12(B1)において、保護絶縁層154上に形成される透明導
電膜155は、入力端子として機能する接続用の端子電極である。また、図12(B1)
において、端子部では、ゲート配線と同じ材料で形成される電極156が、ソース配線と
電気的に接続される第2の端子150の下方にゲート絶縁層152を介して重なる。電極
156は第2の端子150とは電気的に接続しておらず、電極156を第2の端子150
と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のた
めの容量または静電気対策のための容量を形成することができる。また、第2の端子15
0は、保護絶縁層154を介して透明導電膜155と電気的に接続している。
。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第
2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これら
を個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブ
マトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼ぶ。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子
部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定す
るための端子である。
図11に示す。図11では容量配線を設けず、保護絶縁層及びゲート絶縁層を介して、画
素電極層を隣り合う画素のゲート配線に重ねて保持容量を形成する例であり、この場合、
容量配線及び容量配線と接続する第3の端子は省略することができる。なお、図11にお
いて、図10と同じ部分には同じ符号を用いる。
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して
複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLE
Dの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
を従来よりも改善することができる。
領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることが
できる。
、低電源電位、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電
位、例えばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第5の端子を設ける。
に該酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ層の上にソース電
極層及びドレイン電極層を形成することで、酸化物半導体層とソース電極層又はドレイン
電極層とがバッファ層を介して電気的に接続され、酸化物半導体層とソース電極層又はド
レイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させることができる。ま
た、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物
半導体層より導電率の高いバッファ層を形成することができる。
が安定した信頼性の高い表示装置を提供することができる。
ることができることとする。
本実施の形態では、実施の形態1で示したボトムゲート型薄膜トランジスタを2つ用いた
インバータ回路について図14を用いて説明する。
。2つのnチャネル型TFTを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合(
以下、EDMOS回路という)と、エンハンスメント型TFT同士で形成する場合(以下
、EEMOS回路という)がある。なお、nチャネル型TFTのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、nチャネル型TFTのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える
。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いている
。
図14(A)では、第1の薄膜トランジスタ430a及び第2の薄膜トランジスタ430
bとして図1に示す構造の逆スタガ型薄膜トランジスタを用いている。しかし、本実施の
形態で示すインバータ回路に用いることができる薄膜トランジスタは、この構造に限られ
るものではない。
極層401aが設けられ、第1のゲート電極層401a上にゲート絶縁層402が設けら
れ、ゲート絶縁層402上に第1の酸化物半導体層403aが設けられ、第1の酸化物半
導体層403a上に第1のバッファ層404a、404bが設けられ、第1のバッファ層
404a、404b上に第1配線405a及び第2配線405bが設けられている。第1
の酸化物半導体層403aと第1配線405a及び第2配線405bとは、第1のバッフ
ァ層404a、404bを介して電気的に接続されている。同様に、第2の薄膜トランジ
スタ430bも、基板400上に第2のゲート電極層401bが設けられ、第2のゲート
電極層401b上にゲート絶縁層402が設けられ、ゲート絶縁層402上に第2の酸化
物半導体層403bが設けられ、第2の酸化物半導体層403b上に第2のバッファ層4
06a、406bが設けられ第2のバッファ層406a、406b上に第2配線405b
及び第3配線405cが設けられている。第2の酸化物半導体層403bと第2配線40
5b及び第3配線405cとは、第2のバッファ層406a、406bを介して電気的に
接続されている。ここで、第2配線405bは、ゲート絶縁層402に形成されたコンタ
クトホール414を介して第2のゲート電極層401bと直接接続する。なお、各部の構
造や材料は実施の形態1で示した薄膜トランジスタを参照にされたい。
、負の電圧VDLが印加される電源線(負電源線)としてもよい。第3配線405cは、
正の電圧VDDが印加される電源線(正電源線)である。
方に電気的に接続する第2配線405bは、ゲート絶縁層402に形成されたコンタクト
ホール414を介して第2の薄膜トランジスタ430bの第2のゲート電極層401bと
直接接続する。直接接続させることにより、良好なコンタクトを得ることができ、接触抵
抗を低減することができる。第2配線405bの成膜と同時に、第2配線405bと第2
のゲート電極層401bを直接接続できるので、第2配線405b形成後の熱処理の影響
を受けずに良好なコンタクトを得ることができる。また、第2のゲート電極層401bと
第2配線405bを他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コン
タクトホールの数の低減、コンタクトホールの数の低減による駆動回路の占有面積の縮小
を図ることができる。
14(C)において、鎖線Z1−Z2で切断した断面が図14(A)に相当する。
示す回路接続は、図14(B)に相当し、第1の薄膜トランジスタ430aをエンハンス
メント型のnチャネル型トランジスタとし、第2の薄膜トランジスタ430bをデプレッ
ション型のnチャネル型トランジスタとする例である。
ャネル型トランジスタとを作製する方法は、例えば、第1のバッファ層404a、404
b及び第1の酸化物半導体層403aと、第2のバッファ層406a、406b及び第2
の酸化物半導体層403bとを異なる材料や異なる成膜条件を用いて作製する。また、酸
化物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のTFTがノーマリ
ーオンとなるようにゲート電極に電圧をかけ、もう一方のTFTがノーマリーオフとなる
ようにしてEDMOS回路を構成してもよい。
ランジスタ430bをエンハンスメント型のnチャネル型トランジスタとすることで、E
EMOS回路を作製することもできる。その場合、第2配線405bと第2のゲート電極
層401bを接続する代わりに第3配線405cと第2のゲート電極層401bを接続す
る。
導電率の高いバッファ層を形成し、該バッファ層の上にソース電極層及びドレイン電極層
を形成することで、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層を
介して電気的に接続され、酸化物半導体層とソース電極層又はドレイン電極層との間のコ
ンタクト抵抗を低減し、電気特性を安定させることができる。よって、本実施の形態に示
すインバータ回路の回路特性を向上させることができる。
した信頼性の高い表示装置を提供することができる。
ることができることとする。
本実施の形態では、実施の形態1で示した薄膜トランジスタとは異なる構造の薄膜トラン
ジスタについて、図32を用いて説明する。
面図であり、図32(B)は平面図である。図32(A)は、図32(B)における線A
1−A2の断面図となっている。
ート電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に高導電性
酸化物半導体層300が設けられ、高導電性酸化物半導体層300の上に酸化物半導体層
103が設けられ、酸化物半導体層103上にバッファ層106a、106bが設けられ
、バッファ層106a、106b上にソース電極層又はドレイン電極層105a、105
bが設けられている。つまり、酸化物半導体層103とソース電極層又はドレイン電極層
105a、105bとは、バッファ層106a、106bを介して電気的に接続されてい
る。ここで、バッファ層106a、106bは、酸化物半導体層103より導電率が高い
。また、高導電性酸化物半導体層300は、酸化物半導体層103より導電率が高い。ま
た、酸化物半導体層103は、バッファ層106a、106bの間に、バッファ層106
a、106bと重なる領域よりも膜厚の薄い領域を有する。つまり、図32に示す薄膜ト
ランジスタは、実施の形態1において、図1で示した薄膜トランジスタの酸化物半導体層
103の下に高導電性酸化物半導体層300を設けた構造の薄膜トランジスタである。
。よって、高導電性酸化物半導体層300は、バッファ層106a、106bと同様に、
In−Ga−Zn−O系、In−Sn−Zn−O系、Ga−Sn−Zn−O系、In−Z
n−O系、Sn−Zn−O系、In−Sn−O系、Ga−Zn−O系、In−O系、Sn
−O系またはZn−O系の酸化物半導体からなる非単結晶膜を用いて形成することができ
る。さらに、窒素を含ませた、In−Ga−Zn−O−N系、Ga−Zn−O−N系、Z
n−O−N系またはSn−Zn−O−N系の酸化物半導体からなる非単結晶膜を用いて形
成するのが好ましい。また、上記非単結晶膜に酸化シリコンのような絶縁性酸化物を含ま
せてもよい。
ッタ法を用いてアルゴンなどの希ガスと窒素ガスの雰囲気下で成膜することが好ましい。
このように成膜することによって、高導電性酸化物半導体層300の導電率を高くするこ
とができる。さらに、成膜した酸化物半導体膜に逆スパッタ処理及び窒素雰囲気下での加
熱処理を行うことで、より高導電性酸化物半導体層300の導電率を高くすることができ
る。ここで、窒素雰囲気としては、窒素ガスが80体積%乃至100体積%、アルゴン等
の希ガスが0体積%乃至20体積%の範囲で含まれる雰囲気とするのが好ましい。
は連続的に変化するような構造をとってもよい。
でいるものとし、非晶質構造の中に結晶粒(ナノクリスタル)を含む場合もある。結晶粒
(ナノクリスタル)は直径1nm〜10nm、代表的には2nm〜4nm程度である。な
お、結晶状態は、X線回折(XRD:X−ray diffraction)の分析によ
り評価するものとする。
するのが好ましい。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚
を超える大きさとはならない。
積層構造とすることによって、薄膜トランジスタがオンのときには、導電率の高い高導電
性酸化物半導体層300に主なドレイン電流の流れを導き、電界効果移動度を増大させる
ことができる。また、薄膜トランジスタがオフのときには酸化物半導体層103の、バッ
ファ層106a、106bの間の膜厚が薄い領域を主なドレイン電流の流れとすることに
よって、導電率の高い高導電性酸化物半導体層300にオフ電流が流れるのを防ぎ、オフ
電流の増大を抑制することができる。
と材料については、実施の形態1を参照されたい。
スタの作製工程とほぼ同様である。まず、実施の形態2で示した方法で、ゲート絶縁層1
02を成膜する工程まで行う。
酸化物半導体膜を成膜する。高導電性酸化物半導体膜の成膜は、バッファ層106a、1
06bを形成する第2の酸化物半導体膜113の成膜と同様の方法で行い、スパッタ法を
用いてアルゴンなどの希ガスの雰囲気下で成膜する。さらに、アルゴンなどの希ガスと窒
素ガスの雰囲気下で高導電性酸化物半導体膜をスパッタ成膜することが好ましい。これに
よって高導電性酸化物半導体層300の導電率を向上させることができる。また、アルゴ
ンなどの希ガスの流量の比率を酸素ガスの流量の比率より大きくして、アルゴンなどの希
ガスと酸素ガスの雰囲気下で成膜してもよい。高導電性酸化物半導体膜としては、上記の
高導電性酸化物半導体層300を構成する酸化物半導体を用いることができる。また、タ
ーゲットに絶縁性酸化物を含ませて、高導電性酸化物半導体膜に絶縁性酸化物を含ませて
もよい。ここで、絶縁性酸化物としては、酸化シリコンが好ましい。また、絶縁性酸化物
には窒素を加えてもよい。具体例としては、実施の形態2に示す第2の酸化物半導体膜1
13の成膜方法を参照されたい。
アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用
いてもよい。また、アルゴン雰囲気に酸素、N2Oなどを加えた雰囲気で行ってもよい。
また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。また、チャ
ンバー内の気圧をあらかじめ10―5Pa以下にしておき、チャンバー内の不純物を取り
除いておくことが好ましい。例えば、基板100が設置されたチャンバー内にアルゴンガ
スを圧力0.6Pa、ガス流量50sccm程度導入して3分程度逆スパッタ処理を行う
。
600℃以下で行い、好ましくは、250℃以上500℃以下で行う。基板100を炉の
中に入れ、例えば、窒素雰囲気下において、350℃で一時間程度熱処理を行う。ここで
、窒素雰囲気としては、窒素ガスが80体積%乃至100体積%、アルゴン等の希ガスが
0体積%乃至20体積%の範囲で含まれる雰囲気とするのが好ましい。また、窒素雰囲気
下での熱処理は、高導電性酸化物半導体膜の表面から内部に向かって進行するので、高導
電性酸化物半導体膜(高導電性酸化物半導体層300)は、表面側から基板側にかけて、
導電率が段階的又は連続的に変化するような構造となることがある。特に、窒素雰囲気下
での熱処理の時間が十分でない場合は、高導電性酸化物半導体膜の導電率が十分向上しな
い場合がある。
実施の形態2に示す薄膜トランジスタの作製工程に従って、薄膜トランジスタを作製する
。なお、高導電性酸化物半導体膜は、第1の酸化物半導体膜111及び第2の酸化物半導
体膜113をエッチングするときに同時にエッチングして高導電性酸化物半導体層300
を形成する。
に該酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ層の上にソース電
極層及びドレイン電極層を形成することで、酸化物半導体層とソース電極層又はドレイン
電極層とがバッファ層を介して電気的に接続され、酸化物半導体層とソース電極層又はド
レイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させることができる。ま
た、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物
半導体層より導電率の高いバッファ層を形成することができる。また、薄膜トランジスタ
の活性層を、高導電性酸化物半導体層300の上に酸化物半導体層103を形成する積層
構造とすることによって、薄膜トランジスタがオンのときには導電率を向上し、薄膜トラ
ンジスタがオフのときにはオフ電流の増大を抑制することができる。
ることができることとする。
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも
駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明
する。
態1乃至実施の形態4に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回
路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜ト
ランジスタと同一基板上に形成する。
5(A)に示す。図15(A)に示す表示装置は、基板5300上に表示素子を備えた画
素を複数有する画素部5301と、各画素を選択する走査線駆動回路5302と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路5303とを有する。
線S1〜Sm(図示せず。)により信号線駆動回路5303と接続され、走査線駆動回路
5302から行方向に伸張して配置された複数の走査線G1〜Gn(図示せず。)により
走査線駆動回路5302と接続され、信号線S1〜Sm並びに走査線G1〜Gnに対応し
てマトリクス状に配置された複数の画素(図示せず。)を有する。そして、各画素は、信
号線Sj(信号線S1〜Smのうちいずれか一)、走査線Gi(走査線G1〜Gnのうち
いずれか一)と接続される。
あり、nチャネル型TFTで構成する信号線駆動回路について図16を用いて説明する。
02_M、第1の配線5611、第2の配線5612、第3の配線5613及び配線56
21_1〜5621_Mを有する。スイッチ群5602_1〜5602_Mそれぞれは、
第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜
トランジスタ5603cを有する。
及び配線5621_1〜5621_Mに接続される。そして、スイッチ群5602_1〜
5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線561
3及びスイッチ群5602_1〜5602_Mそれぞれに対応した配線5621_1〜5
621_Mに接続される。そして、配線5621_1〜5621_Mそれぞれは、第1の
薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トラン
ジスタ5603cを介して、3つの信号線(信号線Sm−2、信号線Sm−1、信号線S
m(m=3M))に接続される。例えば、J列目の配線5621_J(配線5621_1
〜配線5621_Mのうちいずれか一)は、スイッチ群5602_Jが有する第1の薄膜
トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジス
タ5603cを介して、信号線Sj−2、信号線Sj―1、信号線Sj(j=3J)に接
続される。
号が入力される。
さらに、スイッチ群5602_1〜5602_Mは、画素部と同一基板上に形成されてい
ることが望ましい。したがって、ドライバIC5601とスイッチ群5602_1〜56
02_MとはFPCなどを介して接続するとよい。又は画素部と同一の基板上に貼り合わ
せなどによって、単結晶半導体層を設け、ドライバIC5601を形成してもよい。
照して説明する。なお、図17のタイミングチャートは、i行目の走査線Giが選択され
ている場合のタイミングチャートを示している。さらに、i行目の走査線Giの選択期間
は、第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3に分
割されている。さらに、図16の信号線駆動回路は、他の行の走査線が選択されている場
合でも図17と同様の動作をする。
スタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ560
3cを介して、信号線Sj−2、信号線Sj―1、信号線Sjに接続される場合について
示している。
1の薄膜トランジスタ5603aのオン・オフのタイミング5703a、第2の薄膜トラ
ンジスタ5603bのオン・オフのタイミング5703b、第3の薄膜トランジスタ56
03cのオン・オフのタイミング5703c及びJ列目の配線5621_Jに入力される
信号5721_Jを示している。
択期間T2及び第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される
。例えば、第1のサブ選択期間T1において配線5621_Jに入力されるビデオ信号は
信号線Sj−2に入力され、第2のサブ選択期間T2において配線5621_Jに入力さ
れるビデオ信号は信号線Sj―1に入力され、第3のサブ選択期間T3において配線56
21_Jに入力されるビデオ信号は信号線Sjに入力される。さらに、第1のサブ選択期
間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、配線5621_
Jに入力されるビデオ信号をそれぞれData_j−2、Data_j―1、Data_
jとする。
aがオンし、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603c
がオフする。このとき、配線5621_Jに入力されるData_j−2が、第1の薄膜
トランジスタ5603aを介して信号線Sj−2に入力される。第2のサブ選択期間T2
では、第2の薄膜トランジスタ5603bがオンし、第1の薄膜トランジスタ5603a
及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力
されるData_j―1が、第2の薄膜トランジスタ5603bを介して信号線Sj―1
に入力される。第3のサブ選択期間T3では、第3の薄膜トランジスタ5603cがオン
し、第1の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5603bがオフす
る。このとき、配線5621_Jに入力されるData_jが、第3の薄膜トランジスタ
5603cを介して信号線Sjに入力される。
、1ゲート選択期間中に1つの配線5621から3つの信号線にビデオ信号を入力するこ
とができる。したがって、図16の信号線駆動回路は、ドライバIC5601が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約1/3にする
ことができる。接続数が約1/3になることによって、図16の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
択期間それぞれにおいて、ある1つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、1ゲート選択期間を4つ以上のサブ選択期間に分
割すると、1つのサブ選択期間が短くなる。したがって、1ゲート選択期間は、2つ又は
3つのサブ選択期間に分割されることが望ましい。
ジ期間Tp、第1のサブ選択期間T1、第2のサブ選択期間T2、第3の選択期間T3に
分割してもよい。さらに、図18のタイミングチャートは、i行目の走査線Giが選択さ
れるタイミング、第1の薄膜トランジスタ5603aのオン・オフのタイミング5803
a、第2の薄膜トランジスタ5603bのオン・オフのタイミング5803b、第3の薄
膜トランジスタ5603cのオン・オフのタイミング5803c及びJ列目の配線562
1_Jに入力される信号5821_Jを示している。図18に示すように、プリチャージ
期間Tpにおいて第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603
b及び第3の薄膜トランジスタ5603cがオンする。このとき、配線5621_Jに入
力されるプリチャージ電圧Vpが第1の薄膜トランジスタ5603a、第2の薄膜トラン
ジスタ5603b及び第3の薄膜トランジスタ5603cを介してそれぞれ信号線Sj−
2、信号線Sj―1、信号線Sjに入力される。第1のサブ選択期間T1において第1の
薄膜トランジスタ5603aがオンし、第2の薄膜トランジスタ5603b及び第3の薄
膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるDat
a_j−2が、第1の薄膜トランジスタ5603aを介して信号線Sj−2に入力される
。第2のサブ選択期間T2では、第2の薄膜トランジスタ5603bがオンし、第1の薄
膜トランジスタ5603a及び第3の薄膜トランジスタ5603cがオフする。このとき
、配線5621_Jに入力されるData_j―1が、第2の薄膜トランジスタ5603
bを介して信号線Sj―1に入力される。第3のサブ選択期間T3では、第3の薄膜トラ
ンジスタ5603cがオンし、第1の薄膜トランジスタ5603a及び第2の薄膜トラン
ジスタ5603bがオフする。このとき、配線5621_Jに入力されるData_jが
、第3の薄膜トランジスタ5603cを介して信号線Sjに入力される。
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図18にお
いて、図17と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(SP
)が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタを
一斉にONにしなくてはならないので、バッファは大きな電流を各画素のトランジスタに
流すことが可能なものが用いられる。
て説明する。
ップフロップ5701_1〜5701_nで構成される。また、第1のクロック信号、第
2のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
1_1は、第1の配線5711、第2の配線5712、第4の配線5714、第5の配線
5715、第7の配線5717_1、及び第7の配線5717_2と接続される。また、
2段目のフリップフロップ5701_2は、第3の配線5713、第4の配線5714、
第5の配線5715、第7の配線5717_1、第7の配線5717_2及び第7の配線
5717_3と接続される。
01_nのうちいずれか一)は、第2の配線5712又は第3の配線5713の一方、第
4の配線5714、第5の配線5715、第7の配線5717_i−1、第7の配線57
17_i、及び第7の配線5717_i+1と接続される。ここで、iが奇数の場合には
、i段目のフリップフロップ5701_iは第2の配線5712と接続され、iが偶数で
ある場合には、i段目のフリップフロップ5701_iは第3の配線5713と接続され
ることになる。
713の一方、第4の配線5714、第5の配線5715、第7の配線5717_n−1
、第7の配線5717_n、及び第6の配線5716と接続される。
16を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでも
よい。さらに、第4の配線5714、第5の配線5715を、それぞれ第1の電源線、第
2の電源線と呼んでもよい。
に示すフリップフロップは、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ
5572、第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の
薄膜トランジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ
5577及び第8の薄膜トランジスタ5578を有する。なお、第1の薄膜トランジスタ
5571、第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の
薄膜トランジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ
5576、第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578は、n
チャネル型トランジスタであり、ゲート・ソース間電圧(Vgs)がしきい値電圧(Vt
h)を上回ったとき導通状態になるものとする。
3の配線5503、第4の配線5504、第5の配線5505、及び第6の配線5506
を有する。
する例を示すが、特に限定されず、例えば、デプレッション型のnチャネル型トランジス
タを用いても駆動回路を駆動させることもできる。
が第4の配線5504に接続され、第1の薄膜トランジスタ5571の第2の電極(ソー
ス電極またはドレイン電極の他方)が第3の配線5503に接続される。
薄膜トランジスタ5572の第2の電極が第3の配線5503に接続される。
薄膜トランジスタ5573の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第3の薄膜トランジスタ5573のゲート電極が第5の配線5505に接続
される。
薄膜トランジスタ5574の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第4の薄膜トランジスタ5574のゲート電極が第1の薄膜トランジスタ5
571のゲート電極に接続される。
薄膜トランジスタ5575の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第5の薄膜トランジスタ5575のゲート電極が第1の配線5501に接続
される。
薄膜トランジスタ5576の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第6の薄膜トランジスタ5576のゲート電極が第2の薄膜トランジスタ5
572のゲート電極に接続される。
薄膜トランジスタ5577の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第7の薄膜トランジスタ5577のゲート電極が第2の配線5502に接続
される。
薄膜トランジスタ5578の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第8の薄膜トランジスタ5578のゲート電極が第1の配線5501に接続
される。
のゲート電極、第5の薄膜トランジスタ5575の第2の電極、第6の薄膜トランジスタ
5576の第2の電極及び第7の薄膜トランジスタ5577の第2の電極の接続箇所をノ
ード5543とする。さらに、第2の薄膜トランジスタ5572のゲート電極、第3の薄
膜トランジスタ5573の第2の電極、第4の薄膜トランジスタ5574の第2の電極、
第6の薄膜トランジスタ5576のゲート電極及び第8の薄膜トランジスタ5578の第
2の電極の接続箇所をノード5544とする。
504を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んで
もよい。さらに、第5の配線5505を第1の電源線、第6の配線5506を第2の電源
線と呼んでもよい。
19中の第7の配線5717_i−1が接続される。また、図20中の第2の配線550
2と、図19中の第7の配線5717_i+1が接続される。また、図20中の第3の配
線5503と、第7の配線5717_iが接続される。さらに、図20中の第6の配線5
506と、第5の配線5715が接続される。
続され、iが偶数の場合、図19中の第3の配線5713と接続される。また、図20中
の第5の配線5505と、図19中の第4の配線5714が接続される。
1は図19中の第1の配線5711に接続される。また、n段目のフリップフロップ57
01_nにおいて、図20中の第2の配線5502は図19中の第6の配線5716に接
続される。
ネル型TFTのみで作製することも可能である。実施の形態1乃至実施の形態4に示すn
チャネル型TFTはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くす
ることが可能となる。また、実施の形態1乃至実施の形態4に示すnチャネル型TFTは
In−Ga−Zn−O系非単結晶膜に代表される酸化物半導体層を用いることで、寄生容
量が低減されるため、周波数特性(f特性と呼ばれる)が高い。例えば、実施の形態1乃
至実施の形態4に示すnチャネル型TFTを用いた走査線駆動回路は、高速に動作させる
ことができるため、フレーム周波数を高くすること、または、黒画面挿入を実現すること
なども実現することができる。
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図1
5(B)に示す。
る画素部5401と、各画素を選択する第1の走査線駆動回路5402及び第2の走査線
駆動回路5404と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5
403とを有する。
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、1画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
を配置する場合、一方のスイッチング用TFTのゲート配線である第1の走査線に入力さ
れる信号を第1走査線駆動回路5402で生成し、他方のスイッチング用TFTのゲート
配線である第2の走査線に入力される信号を第2の走査線駆動回路5404で生成してい
る例を示しているが、第1の走査線に入力される信号と、第2の走査線に入力される信号
とを、共に1つの走査線駆動回路で生成するようにしても良い。また、例えば、1つの画
素が有するスイッチング用TFTの数によって、スイッチング素子の動作を制御するのに
用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線
に入力される信号を、全て1つの走査線駆動回路で生成しても良いし、複数の各走査線駆
動回路で生成しても良い。
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態1乃至実施の形態4に示すnチ
ャネル型TFTのみで作製することも可能である。
ることができる。
ることができることとする。
実施の形態1乃至実施の形態4に示す薄膜トランジスタを作製し、該薄膜トランジスタを
画素部、さらには駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を
作製することができる。また、実施の形態1乃至実施の形態4に示す薄膜トランジスタを
用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパ
ネルを形成することができる。
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
て、図21を用いて説明する。図21(A1)(A2)は、第1の基板4001上に形成
された実施の形態1乃至実施の形態4で示したIn−Ga−Zn−O系非単結晶膜を代表
とする酸化物半導体層を用いる電気特性が安定した信頼性の高い薄膜トランジスタ401
0、4011、及び液晶素子4013を、第2の基板4006との間にシール材4005
によって封止した、パネルの平面図であり、図21(B)は、図21(A1)(A2)の
M−Nにおける断面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図21(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図21(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
薄膜トランジスタを複数有しており、図21(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、402
1が設けられている。
Ga−Zn−O系非単結晶膜を代表とする酸化物半導体層を用いる電気特性が安定した信
頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ4010、4011はnチャネル型薄膜トランジスタである。
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
テンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031
は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層40
31と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材40
05に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μs〜
100μsと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
液晶表示装置でも適用できる。
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
ジスタの信頼性を向上させるため、実施の形態1乃至実施の形態4で得られた薄膜トラン
ジスタを保護膜や平坦化絶縁膜として機能する絶縁層(絶縁層4020、絶縁層4021
)で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気
などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパ
ッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化
酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパ
ッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を
用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止
に効果がある。
の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリ
コン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、TFTの電気
特性を変化させることを抑制することができる。
てもよい。
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)
、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
4021を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベ
ークする工程で同時に、酸化物半導体層のアニール(300℃〜400℃)を行ってもよ
い。絶縁層4021の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導
体装置を作製することが可能となる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
30と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、40
11のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
て電気的に接続されている。
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
2600を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
作製することができる。
ることができることとする。
本実施の形態では、実施の形態1乃至実施の形態4に示す薄膜トランジスタを適用した半
導体装置として電子ペーパーの例を示す。
装置に用いられる薄膜トランジスタ581としては、実施の形態1乃至実施の形態4で示
す薄膜トランジスタを適用することができる。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第1の電極層5
87と、絶縁層583、584、585に形成する開口で接しており電気的に接続してい
る。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域
590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が
設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている(図2
3参照。)。本実施の形態においては、第1の電極層587が画素電極に相当し、第2の
電極層588が共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と
同一基板上に設けられる共通電位線と電気的に接続される。実施の形態2に示す共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電
位線とを電気的に接続することができる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備
する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
ゆる誘電泳動的効果を利用した表示素子である。電気泳動表示素子を用いた電気泳動表示
装置は、液晶表示装置には必要な偏光板が必要ない。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1乃至実施の形態
4の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、
磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
製することができる。
ることができることとする。
本実施の形態では、実施の形態1乃至実施の形態4に示す薄膜トランジスタを適用した半
導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここでは
エレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンス
を利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区
別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
可能な画素構成の一例を示す図である。
は、実施の形態1乃至実施の形態4で示した、In−Ga−Zn−O系非単結晶膜を代表
とする酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを、1つ
の画素に2つ用いる例を示す。
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一
方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆
動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、
ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線640
7に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。
発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすれば
よい。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
ことも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
らせることで、図24と同じ画素構成を用いることができる。
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
型の場合を例に挙げて、画素の断面構造について説明する。図25(A)(B)(C)の
半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実
施の形態乃至実施の形態4で示す薄膜トランジスタと同様に作製でき、In−Ga−Zn
−O系非単結晶膜を代表とする酸化物半導体層を用いる電気特性が安定した信頼性の高い
薄膜トランジスタである。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出
構造の発光素子にも適用することができる。
せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図25(A)では、
発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続さ
れており、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極
7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ca、Al、MgAg、AlLi等が望ましい。そして発光層7
004は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
相当する。図25(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の
、画素の断面図を示す。図25(B)では、駆動用TFT7011と電気的に接続された
透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており
、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7
015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜7016が成膜されていてもよい。陰極7013は、図25(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜
厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7
014は、図25(A)と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図
25(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
に相当する。図25(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、
発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、
陽極7025が順に積層されている。陰極7023は、図25(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として
用いることができる。そして発光層7024は、図25(A)と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極70
25は、図25(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
22に相当する。図25(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
L素子を設けることも可能である。
発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流
制御用TFTが接続されている構成であってもよい。
本発明の技術的思想に基づく各種の変形が可能である。
形態に相当する発光表示パネル(発光パネルともいう)の外観及び断面について、図26
を用いて説明する。図26は、第1の基板上に形成された薄膜トランジスタ及び発光素子
を、第2の基板との間にシール材によって封止した、パネルの平面図であり、図26(B
)は、図26(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図26(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
Ga−Zn−O系非単結晶膜を代表とする酸化物半導体層を用いる、電気特性が安定した
信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜ト
ランジスタ4509、4510はnチャネル型薄膜トランジスタである。
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の
構成は適宜変えることができる。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
517と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509、4
510が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
して電気的に接続されている。
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。本実施の形態は充填材4507
として窒素を用いた。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図26の構成に
限定されない。
示パネル)を作製することができる。
ることができることとする。
実施の形態1乃至実施の形態4に示す薄膜トランジスタを適用した半導体装置は、電子ペ
ーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあら
ゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書
籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種
カードにおける表示等に適用することができる。電子機器の一例を図27、図28に示す
。
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐
体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図28では表示部2705)に文章を表示し、左側の表示部
(図28では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
ることができることとする。
実施の形態1乃至実施の形態4に示す薄膜トランジスタを用いた半導体装置は、さまざま
な電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレ
ビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモ
ニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(
携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パ
チンコ機などの大型ゲーム機などが挙げられる。
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
30(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図30(A)に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図30(A)に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート10
04、スピーカ1005、マイク1006などを備えている。
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部1002を指などで触れることにより行うことができる。
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表
示部1002の画面表示を自動的に切り替えるようにすることができる。
ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
02に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有
する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能で
ある。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表
示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置
9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
ることができることとする。
半導体の導電率について評価した結果を示す。
a−Zn−O系非単結晶膜(以下IGZO膜とよぶ)と、アルゴンガスと窒素ガス雰囲気
下でスパッタ法を用いて成膜したIn−Ga−Zn−O−N系非単結晶膜(以下IGZO
N膜とよぶ)をガラス基板上に成膜した。成膜したIGZO膜及びIGZON膜に逆スパ
ッタ処理、大気雰囲気下での熱処理及び窒素雰囲気下での熱処理を行い、各処理後シート
抵抗値を測定し、導電率を算出した。以下に本実施例における各工程の詳細について説明
する。
00(コーニング社製、無アルカリガラス)を使用した。次に、ガラス基板上にIGZO
膜及びIGZON膜をそれぞれ成膜した。IGZO膜の成膜は、ターゲットとしてIn2
O3:Ga2O3:ZnO=1:1:1の割合で含む酸化物半導体を用いて、基板とター
ゲットの間との距離を60mm、圧力0.4Pa、直流(DC)電源0.5kW、膜厚5
0nm、成膜ガス流量Ar:O2=30:15(sccm)、成膜温度を室温として行っ
た。また、IGZONの成膜は成膜ガス流量をAr:N2=35:5(sccm)とし、
他の条件はIGZO膜の成膜と同様にして行った。なおIGZO膜及びIGZON膜は、
膜厚が約50nmとなるように成膜し、実際の膜厚については成膜後エリプソ測定により
測定した。次にシート抵抗測定器により、IGZO膜及びIGZON膜のシート抵抗値を
測定した。なお、導電率は、シート抵抗値と膜厚から求められる。
(DC)電源0.2kW、処理時間3分として逆スパッタ処理を行った。逆スパッタの後
にIGZO膜及びIGZON膜のシート抵抗値を測定し、導電率を求めた。
気下での熱処理(以下大気ベークとよぶ)及び処理温度、処理時間は同様で窒素雰囲気下
での熱処理(以下窒素ベークとよぶ)を繰り返し行った。熱処理はプロセスA及びプロセ
スBの2通りの方法で行った。プロセスAは逆スパッタ処理の後、大気ベークを行い、次
に窒素ベークを行い、次に第2の大気ベークを行い、最後に第2の窒素ベークを行った。
プロセスBは逆スパッタ処理の後、窒素ベークを行い、次に大気ベークを行い、最後に第
2の窒素ベークを行った。つまりプロセスBは、プロセスAの最初の大気ベークを省いた
プロセスとなっている。
表2は、プロセスBにおけるIGZO膜及びIGZON膜の導電率を示したものである。
表1、表2ともに導電率の単位は、S/cmである。また、シート抵抗測定器で測定でき
ないほどシート抵抗値が高い膜については、導電率を<<0.01S/cmとしている。
の方が導電率が高くなっている。また、逆スパッタ処理を行うとIGZO膜及びIGZO
N膜の導電率は向上している。また、大気ベークを行うとIGZO膜及びIGZON膜の
導電率は低減され、窒素ベークを行うと導電率が向上している。特に表2に示すプロセス
Bの1回目の窒素ベーク後のIGZO膜及びIGZON膜の導電率は他と比べ格段に高く
なっている。
電率と、表2に示すプロセスBの2回目の窒素ベーク後のIGZO膜及びIGZON膜の
導電率とを比較すると、プロセスA、プロセスBともに大気ベークにより導電率が0.0
1S/cm以下になっていたにもかかわらず、後者の方がIGZO膜、IGZON膜とも
に導電率が高くなっている。このことから、IGZO膜及びIGZON膜の導電率は、成
膜後最初の熱処理における雰囲気が、大気雰囲気下なら低くなり、窒素雰囲気なら高くな
ると分かる。さらに、成膜後異なる雰囲気下で複数回熱処理を行っても、成膜後最初に熱
処理を行ったときの雰囲気によって、後の異なる雰囲気下における熱処理の効果が低減さ
れることが推測される。
気下で成膜したIn−Ga−Zn−O−N系非単結晶膜が好ましい。さらに、逆スパッタ
処理を施し、窒素雰囲気下で熱処理したものが好ましい。これによって、バッファ層の導
電率を向上し、酸化物半導体層とソース電極層又はドレイン電極層との間でオーミック接
合を形成し、薄膜トランジスタの電気特性を安定させることができる。酸化物半導体層を
大気雰囲気下で熱処理する場合、その前に窒素雰囲気下での熱処理を行うのが好ましい。
また、酸化物半導体層としては、アルゴンガスと酸素ガス雰囲気下で成膜したIn−Ga
−Zn−O系非単結晶膜を大気雰囲気下で熱処理したものを用いると、酸化物半導体層の
導電率を低減し、オフ電流を低減することができる。また、酸化物半導体層としては、ア
ルゴンガスと酸素ガス雰囲気下で成膜したIn−Ga−Zn−O系非単結晶膜を窒素雰囲
気下で熱処理したものを用いると、酸化物半導体層の導電率を向上し、オン電流を増加す
ることができる。よって、酸化物半導体層の熱処理雰囲気は、目的に応じて適宜変更すれ
ばよい。
101 ゲート電極層
102 ゲート絶縁層
103 酸化物半導体層
105a ソース電極層又はドレイン電極層
105b ソース電極層又はドレイン電極層
106 バッファ層
106a バッファ層
106b バッファ層
107 保護絶縁層
108 容量配線
110 画素電極層
111 第1の酸化物半導体膜
112 導電膜
113 第2の酸化物半導体膜
115 導電層
120 接続電極
121 端子
122 端子
124 端子
125 コンタクトホール
126 コンタクトホール
127 コンタクトホール
128 透明導電膜
129 透明導電膜
131 レジストマスク
132 レジストマスク
150 端子
151 端子
152 ゲート絶縁層
153 接続電極
154 保護絶縁層
155 透明導電膜
156 電極
170 薄膜トランジスタ
201 ゲート電極層
300 高導電性酸化物半導体層
400 基板
401a 第1のゲート電極層
401b 第2のゲート電極層
402 ゲート絶縁層
403a 第1の酸化物半導体層
403b 第2の酸化物半導体層
404a 第1のバッファ層
404b 第1のバッファ層
405a 第1配線
405b 第2配線
405c 第3配線
406a 第2のバッファ層
406b 第2のバッファ層
414コンタクトホール
430a 第1の薄膜トランジスタ
430b 第2の薄膜トランジスタ
580 基板
596 基板
581 薄膜トランジスタ
583 絶縁層
584 絶縁層
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
1000 携帯電話機
1001 筐体
1002 表示部
1003 操作ボタン
1004 外部接続ポート
1005 スピーカ
1006 マイク
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2631 ポスター
2632 車内広告
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4501 基板
4502 画素部
4503a 信号線駆動回路
4504a 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4519 異方性導電膜
4520 隔壁
5300 基板
5301 画素部
5302 走査線駆動回路
5303 信号線駆動回路
5400 基板
5401 画素部
5402 走査線駆動回路
5403 信号線駆動回路
5404 走査線駆動回路
5501 配線
5502 配線
5503 配線
5504 配線
5505 配線
5506 配線
5543 ノード
5544 ノード
5571 薄膜トランジスタ
5572 薄膜トランジスタ
5573 薄膜トランジスタ
5574 薄膜トランジスタ
5575 薄膜トランジスタ
5576 薄膜トランジスタ
5577 薄膜トランジスタ
5578 薄膜トランジスタ
5601 ドライバIC
5602 スイッチ群
5603a 薄膜トランジスタ
5603b 薄膜トランジスタ
5603c 薄膜トランジスタ
5611 配線
5612 配線
5613 配線
5621 配線
5701 フリップフロップ
5703a タイミング
5703b タイミング
5703c タイミング
5711 配線
5712 配線
5713 配線
5714 配線
5715 配線
5716 配線
5717 配線
5721 信号
5803a タイミング
5803b タイミング
5803c タイミング
5821 信号
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7011 駆動用TFT
7012 発光素子
7013 陰極
7014 発光層
7015 陽極
7016 遮蔽膜
7017 導電膜
7021 駆動用TFT
7022 発光素子
7023 陰極
7024 発光層
7025 陽極
7027 導電膜
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 入力手段(操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
Claims (1)
- インジウムと、ガリウムと、亜鉛とを含む、第1の酸化物半導体膜を形成し、
酸素ガスが15体積%乃至25体積%、窒素ガスが75体積%乃至85体積%の範囲で含まれる雰囲気において、250℃以上500℃以下の温度で、前記第1の酸化物半導体膜に熱を加え、
前記第1の酸化物半導体膜の上に、インジウムと、ガリウムと、亜鉛とを含む、第2の酸化物半導体膜を形成し、
窒素ガスが80体積%乃至100体積%、希ガスが0体積%乃至20体積%の範囲で含まれる雰囲気において、250℃以上500℃以下の温度で、前記第1の酸化物半導体膜及び前記第2の酸化物半導体膜に熱を加えることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015167376A JP6053216B2 (ja) | 2009-05-29 | 2015-08-27 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131161 | 2009-05-29 | ||
JP2009131161 | 2009-05-29 | ||
JP2015167376A JP6053216B2 (ja) | 2009-05-29 | 2015-08-27 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014122008A Division JP5801929B2 (ja) | 2009-05-29 | 2014-06-13 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016015505A true JP2016015505A (ja) | 2016-01-28 |
JP6053216B2 JP6053216B2 (ja) | 2016-12-27 |
Family
ID=43219212
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119111A Active JP5564331B2 (ja) | 2009-05-29 | 2010-05-25 | 半導体装置の作製方法 |
JP2014122008A Expired - Fee Related JP5801929B2 (ja) | 2009-05-29 | 2014-06-13 | 半導体装置の作製方法 |
JP2015167376A Expired - Fee Related JP6053216B2 (ja) | 2009-05-29 | 2015-08-27 | 半導体装置の作製方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119111A Active JP5564331B2 (ja) | 2009-05-29 | 2010-05-25 | 半導体装置の作製方法 |
JP2014122008A Expired - Fee Related JP5801929B2 (ja) | 2009-05-29 | 2014-06-13 | 半導体装置の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20100301329A1 (ja) |
JP (3) | JP5564331B2 (ja) |
KR (1) | KR20100129185A (ja) |
CN (1) | CN101901838B (ja) |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
JP5616012B2 (ja) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8741702B2 (en) | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR101782176B1 (ko) | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR20230165355A (ko) | 2009-09-16 | 2023-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
CN105428424A (zh) | 2009-09-16 | 2016-03-23 | 株式会社半导体能源研究所 | 晶体管及显示设备 |
KR101914026B1 (ko) | 2009-09-24 | 2018-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
CN105185837B (zh) | 2009-10-08 | 2018-08-03 | 株式会社半导体能源研究所 | 半导体器件、显示装置和电子电器 |
CN102484139B (zh) | 2009-10-08 | 2016-07-06 | 株式会社半导体能源研究所 | 氧化物半导体层及半导体装置 |
KR101396096B1 (ko) | 2009-10-09 | 2014-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
CN102687400B (zh) | 2009-10-30 | 2016-08-24 | 株式会社半导体能源研究所 | 逻辑电路和半导体装置 |
KR101876473B1 (ko) | 2009-11-06 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR102220606B1 (ko) | 2009-11-06 | 2021-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR101787353B1 (ko) | 2009-11-13 | 2017-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102241766B1 (ko) | 2009-12-04 | 2021-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
CN103746001B (zh) | 2009-12-04 | 2017-05-03 | 株式会社半导体能源研究所 | 显示装置 |
US8617920B2 (en) * | 2010-02-12 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9123820B2 (en) * | 2010-05-31 | 2015-09-01 | Sharp Kabushiki Kaisha | Thin film transistor including semiconductor oxide layer having reduced resistance regions |
US8552425B2 (en) | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8871565B2 (en) * | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8803143B2 (en) | 2010-10-20 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including buffer layers with high resistivity |
TWI562379B (en) | 2010-11-30 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
KR20240025046A (ko) | 2010-12-03 | 2024-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101981808B1 (ko) | 2010-12-28 | 2019-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
JP5189674B2 (ja) * | 2010-12-28 | 2013-04-24 | 出光興産株式会社 | 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置 |
JP5975635B2 (ja) | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8536571B2 (en) * | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
KR20190007525A (ko) * | 2011-01-27 | 2019-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9494829B2 (en) * | 2011-01-28 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and liquid crystal display device containing the same |
JP5743064B2 (ja) * | 2011-02-17 | 2015-07-01 | 株式会社Joled | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
US8709922B2 (en) * | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5827045B2 (ja) * | 2011-06-29 | 2015-12-02 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
US8802493B2 (en) | 2011-09-13 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor device |
WO2013047629A1 (en) | 2011-09-29 | 2013-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2013052298A1 (en) | 2011-10-07 | 2013-04-11 | Applied Materials, Inc. | Methods for depositing a silicon containing layer with argon gas dilution |
KR20140074384A (ko) | 2011-10-14 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20130040706A (ko) | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP5933895B2 (ja) | 2011-11-10 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
US8829528B2 (en) * | 2011-11-25 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including groove portion extending beyond pixel electrode |
TWI584383B (zh) * | 2011-12-27 | 2017-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TW201901972A (zh) * | 2012-01-26 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
JP6220526B2 (ja) | 2012-02-29 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN103597916A (zh) * | 2012-03-27 | 2014-02-19 | 松下电器产业株式会社 | 增层基板及其制造方法、以及半导体集成电路封装件 |
CN102751240B (zh) * | 2012-05-18 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
WO2013179922A1 (en) * | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102316107B1 (ko) | 2012-05-31 | 2021-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9048265B2 (en) | 2012-05-31 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising oxide semiconductor layer |
US9153699B2 (en) | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
KR101389911B1 (ko) * | 2012-06-29 | 2014-04-29 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟 |
JP6134598B2 (ja) | 2012-08-02 | 2017-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN102842619B (zh) * | 2012-09-03 | 2016-08-03 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体装置及其制造方法 |
TWI681233B (zh) | 2012-10-12 | 2020-01-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法 |
JP6351947B2 (ja) | 2012-10-12 | 2018-07-04 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
KR102130184B1 (ko) * | 2012-10-24 | 2020-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN104769150B (zh) | 2012-11-08 | 2018-09-21 | 株式会社半导体能源研究所 | 金属氧化物膜及金属氧化物膜的形成方法 |
US9246011B2 (en) | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9391096B2 (en) | 2013-01-18 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI618252B (zh) | 2013-02-12 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
WO2014125820A1 (ja) * | 2013-02-13 | 2014-08-21 | 出光興産株式会社 | 薄膜トランジスタ |
KR102238682B1 (ko) | 2013-02-28 | 2021-04-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
KR102153110B1 (ko) | 2013-03-06 | 2020-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막 및 반도체 장치 |
US9153650B2 (en) | 2013-03-19 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor |
JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9893192B2 (en) | 2013-04-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6023657B2 (ja) * | 2013-05-21 | 2016-11-09 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びその製造方法 |
CN103346089B (zh) * | 2013-06-13 | 2016-10-26 | 北京大学深圳研究生院 | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 |
TWI652822B (zh) | 2013-06-19 | 2019-03-01 | 日商半導體能源研究所股份有限公司 | 氧化物半導體膜及其形成方法 |
KR102290801B1 (ko) * | 2013-06-21 | 2021-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
TWI608523B (zh) | 2013-07-19 | 2017-12-11 | 半導體能源研究所股份有限公司 | Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device |
WO2015114476A1 (en) * | 2014-01-28 | 2015-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2015132697A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9887291B2 (en) * | 2014-03-19 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module |
JP6283273B2 (ja) * | 2014-07-01 | 2018-02-21 | 株式会社神戸製鋼所 | 薄膜トランジスタ評価用の積層構造体の評価方法 |
US20160155803A1 (en) * | 2014-11-28 | 2016-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device |
US10509008B2 (en) | 2015-04-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Biological device and biosensing method thereof |
CN105070722A (zh) * | 2015-07-14 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
JP6495808B2 (ja) * | 2015-11-17 | 2019-04-03 | 株式会社東芝 | 酸化物半導体及び半導体装置 |
JP6538598B2 (ja) * | 2016-03-16 | 2019-07-03 | 株式会社東芝 | トランジスタ及び半導体記憶装置 |
JP6904094B2 (ja) * | 2016-06-23 | 2021-07-14 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法 |
CN106087040B (zh) * | 2016-07-14 | 2018-07-27 | 京东方科技集团股份有限公司 | 半导体多晶化系统和对单晶半导体基板进行多晶化的方法 |
CN107689391B (zh) * | 2016-08-04 | 2020-09-08 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管基板及其制备方法 |
JP2019087552A (ja) * | 2017-11-01 | 2019-06-06 | シャープ株式会社 | 薄膜トランジスタの製造方法、及び、薄膜トランジスタ |
CN108646489A (zh) * | 2018-06-06 | 2018-10-12 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示器及移动终端 |
US11271094B2 (en) | 2018-11-29 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
JP7464400B2 (ja) | 2019-06-14 | 2024-04-09 | Tianma Japan株式会社 | 薄膜デバイス |
JP7387475B2 (ja) * | 2020-02-07 | 2023-11-28 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
CN111430386B (zh) * | 2020-04-01 | 2023-11-10 | 京东方科技集团股份有限公司 | 光电探测器、显示基板及光电探测器的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150158A (ja) * | 2005-11-30 | 2007-06-14 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
JP2008053356A (ja) * | 2006-08-23 | 2008-03-06 | Canon Inc | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
JP2008205469A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008276211A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置およびパターニング方法 |
Family Cites Families (131)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
EP0445535B1 (en) | 1990-02-06 | 1995-02-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method of forming an oxide film |
JP2585118B2 (ja) | 1990-02-06 | 1997-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP3036513B2 (ja) * | 1998-06-10 | 2000-04-24 | 日本電気株式会社 | 液晶表示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
US6654073B1 (en) * | 1999-09-01 | 2003-11-25 | Nec Lcd Technologies, Ltd. | Liquid crystal display having storage capacitance electrodes and method of fabricating the same |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001308007A (ja) * | 2000-04-21 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) * | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
KR20070116888A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US20090119410A1 (en) * | 2004-04-16 | 2009-05-07 | Utstarcom, Inc. | Middleware architecture for iptv multimedia streaming |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
EP1624333B1 (en) * | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
EP1815530B1 (en) * | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
JP5118811B2 (ja) * | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 発光装置及び表示装置 |
BRPI0517568B8 (pt) * | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) * | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI412138B (zh) * | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP5006598B2 (ja) * | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1998375A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101358954B1 (ko) * | 2005-11-15 | 2014-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
US20070215945A1 (en) * | 2006-03-20 | 2007-09-20 | Canon Kabushiki Kaisha | Light control device and display |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
KR101206033B1 (ko) * | 2006-04-18 | 2012-11-28 | 삼성전자주식회사 | ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JPWO2007148601A1 (ja) * | 2006-06-19 | 2009-11-19 | パナソニック株式会社 | 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器 |
JP4404881B2 (ja) | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5116290B2 (ja) * | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) * | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US7935964B2 (en) * | 2007-06-19 | 2011-05-03 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
JP2009031750A (ja) * | 2007-06-28 | 2009-02-12 | Fujifilm Corp | 有機el表示装置およびその製造方法 |
US20090001881A1 (en) * | 2007-06-28 | 2009-01-01 | Masaya Nakayama | Organic el display and manufacturing method thereof |
KR20090002841A (ko) * | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
JP4714712B2 (ja) * | 2007-07-04 | 2011-06-29 | 昭和電工株式会社 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN101803028B (zh) | 2007-08-02 | 2013-03-13 | 应用材料公司 | 利用薄膜半导体材料的薄膜晶体管 |
JP5489445B2 (ja) * | 2007-11-15 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
KR101270174B1 (ko) * | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
KR100941850B1 (ko) * | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
JP5325446B2 (ja) * | 2008-04-16 | 2013-10-23 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
TWI711182B (zh) * | 2008-07-31 | 2020-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
-
2010
- 2010-05-25 JP JP2010119111A patent/JP5564331B2/ja active Active
- 2010-05-26 KR KR1020100048954A patent/KR20100129185A/ko not_active Application Discontinuation
- 2010-05-26 US US12/787,813 patent/US20100301329A1/en not_active Abandoned
- 2010-05-28 CN CN201010197655.4A patent/CN101901838B/zh active Active
-
2014
- 2014-06-13 JP JP2014122008A patent/JP5801929B2/ja not_active Expired - Fee Related
-
2015
- 2015-08-27 JP JP2015167376A patent/JP6053216B2/ja not_active Expired - Fee Related
- 2015-10-13 US US14/881,578 patent/US9419113B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150158A (ja) * | 2005-11-30 | 2007-06-14 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
JP2008053356A (ja) * | 2006-08-23 | 2008-03-06 | Canon Inc | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
JP2008205469A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008276211A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置およびパターニング方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5564331B2 (ja) | 2014-07-30 |
US9419113B2 (en) | 2016-08-16 |
JP6053216B2 (ja) | 2016-12-27 |
JP2011009724A (ja) | 2011-01-13 |
CN101901838A (zh) | 2010-12-01 |
US20160035866A1 (en) | 2016-02-04 |
JP2014225674A (ja) | 2014-12-04 |
CN101901838B (zh) | 2016-01-06 |
JP5801929B2 (ja) | 2015-10-28 |
US20100301329A1 (en) | 2010-12-02 |
KR20100129185A (ko) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6053216B2 (ja) | 半導体装置の作製方法 | |
JP6050876B2 (ja) | 半導体装置の作製方法 | |
JP6360874B2 (ja) | 半導体装置 | |
JP5857096B2 (ja) | 半導体装置 | |
JP6227703B2 (ja) | 半導体装置 | |
JP6225209B2 (ja) | 半導体装置 | |
JP5952365B2 (ja) | 半導体装置 | |
JP5591547B2 (ja) | 半導体装置 | |
JP5590877B2 (ja) | 半導体装置 | |
JP5651359B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6053216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |