JPWO2007148601A1 - 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器 - Google Patents

薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器 Download PDF

Info

Publication number
JPWO2007148601A1
JPWO2007148601A1 JP2008522419A JP2008522419A JPWO2007148601A1 JP WO2007148601 A1 JPWO2007148601 A1 JP WO2007148601A1 JP 2008522419 A JP2008522419 A JP 2008522419A JP 2008522419 A JP2008522419 A JP 2008522419A JP WO2007148601 A1 JPWO2007148601 A1 JP WO2007148601A1
Authority
JP
Japan
Prior art keywords
fine particles
semiconductor
thin film
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008522419A
Other languages
English (en)
Inventor
脇田　尚英
尚英 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007148601A1 publication Critical patent/JPWO2007148601A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials

Abstract

本発明の薄膜トランジスタは、半導体層５と、半導体層５に接続されたソース電極３ｓおよびドレイン電極３ｄと、半導体層５に隣接して形成された絶縁層６と、絶縁層６を挟んで半導体層５に対向するゲート電極７とを含む。半導体層５は、複合酸化物からなる半導体微粒子の集合体を含む。複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。

Description

本発明は、薄膜トランジスタおよびその製造方法、ならびに、それを用いた電子機器に関する。
アモルファスシリコンやポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイの駆動素子として実用化されている。一般に、これらのＴＦＴは、ＣＶＤ法、スパッタ法、およびフォトリソグラフィ法などを組み合わせた製造工程によって形成されている。ＣＶＤ法やスパッタ法に用いる真空成膜装置や、フォトリソグラフィの装置は高価であるため、それらの装置コストが、液晶パネルのコストのかなりの部分を占めている。また、アモルファスシリコン膜やポリシリコン膜を作製するときの温度が高いため、プラスチック基板のような耐熱性の低い基板を使用できなかった。
プラスチック基板上にＴＦＴを形成する方法として、ＳｉナノワイヤやＺｎＯナノロッドといった半導体ナノ材料を用いて半導体層を形成する方法が提案されている（特開２００５−２４４２４０号公報）。
また、有機分子で表面を修飾したＺｎＯ微粒子を用いて、移動度が０．１ｃｍ2／Ｖ・ｓ程度のｎ型半導体膜を形成する方法が提案されている（Electron Devices Meeting, 2004, IEDM Technical Digest. IEEE International、13-15 Dec. 2004, Page(s):769 - 772 ,“A novel transparent air-stable printable n-type semiconductor technology using ZnO nanoparticles”）。この方法では、ＺｎＯ微粒子を塗布したのち、焼成し、さらに表面を水素化処理している。
また、ＩｎＧａＯ3・ＺｎＯのアモルファス半導体膜を用いたＴＦＴも開示されている（Nature, Vol 432, 488頁から492頁、2004年11月、“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”）。ＩｎＧａＯ3・ＺｎＯのアモルファス半導体膜は、真空成膜法の１つであるパルスレーザーアブレーション法を用いて室温で形成されている。酸化亜鉛にインジウムやガリウムを混ぜることによって、アモルファスＳｉ膜より移動度が高いアモルファス膜が形成されている。また、パルスレーザーアブレーションで成膜したＺｎＯとＩｎＧａＯ3の薄膜を酸化物基板で囲み、密閉状態で１４００℃でアニールするという特殊な手法（反応性固相成長法：Reactive Solid Phase Epitaxy）で、複合酸化物ＩｎＧａＯ3（ＺｎＯ）mの単結晶が作製されている（Thin Solid Films, Vol.445, 322頁から326頁、2003年、"Electron transport in InGaO3(ZnO)m (m=integer) stadied using single-crystalline thin films and transparent MISFETs"）。
半導体ナノワイヤや半導体ナノロッドといった半導体ナノ材料は、単体では高い移動度を有する。しかし、それらの半導体ナノ材料は、特性の異方性が強い。そのため、半導体ナノ材料を用いて移動度が高い半導体膜を形成するには、半導体ナノ材料を配列させる必要がある。しかし、ナノ材料を配列させることは、現状の技術では容易でない。
一方、ＺｎＯ微粒子やＣｄＳｅ微粒子を用いた半導体膜は、容易なプロセスで作製可能である。しかし、それらの半導体膜は、アモルファスシリコン膜よりも移動度が低く、液晶素子や有機ＥＬ素子を駆動するには特性が不十分である。
半導体ナノ材料や半導体微粒子を用いた半導体膜は、真空成膜装置が不要であるため低コストで形成できるという利点を有する。また、それらの半導体膜は、低温プロセスで形成できるという利点を有する。そのため、半導体ナノ材料や半導体微粒子を用いたＴＦＴは、有望なＴＦＴとして、１０年以上の研究の歴史がある。しかし、それらのＴＦＴは、プロセスの容易さと充分な特性とを両立できていないため、いまだに実用化には至っていない。
このような状況において、本発明の目的の１つは、製造が容易で特性が高い薄膜トランジスタを提供することである。また、本発明の目的の１つは、その薄膜トランジスタの製造方法、およびその薄膜トランジスタを用いた電子機器を提供することである。
上記目的を達成するために、本発明の薄膜トランジスタは、半導体層と、前記半導体層に接続されたソース電極およびドレイン電極と、前記半導体層に隣接して形成された絶縁層と、前記絶縁層を挟んで前記半導体層に対向するゲート電極とを含む薄膜トランジスタであって、前記半導体層は、複合酸化物からなる半導体微粒子の集合体を含み、前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。
また、半導体層を含む薄膜トランジスタを製造するための本発明の方法は、（ｉ）複合酸化物からなる半導体微粒子を含む液体を用いて前記微粒子の集合体を含む層を形成する工程と、（ii）前記層を１５０℃以上の温度で熱処理することによって前記半導体層を形成する工程とを含み、前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。
また、本発明の電子機器は、電子回路を備える電子機器であって、前記電子回路が、本発明の薄膜トランジスタを含む。
本発明によれば、容易なプロセスによって、安価で性能の高い薄膜トランジスタを実現できる。また、プロセスの低温化が可能であるため、樹脂製の基板上に薄膜トランジスタを形成することが可能である。
図１は、本発明の薄膜トランジスタの一例の断面図を示す。 図２は、図１に示した薄膜トランジスタについて、一部の構成を示す平面図である。 図３は、本発明の薄膜トランジスタの一例の特性を示す。 図４は、本発明の液晶パネルの一例の断面図を示す。
以下、本発明の実施形態について説明する。なお、本発明は、以下の実施形態および実施例の説明に限定されない。以下の説明では、特定の数値や特定の材料を例示する場合があるが、本発明の効果が得られる限り、他の数値や他の材料を適用してもよい。
［薄膜トランジスタ（電界効果トランジスタ）］
本発明の薄膜トランジスタ（ＴＦＴ）は、半導体層と、半導体層に接続されたソース電極およびドレイン電極と、半導体層に隣接して形成された絶縁層と、絶縁層を挟んで前記半導体層に対向するゲート電極とを含む。半導体層は、複合酸化物からなる半導体微粒子の集合体を含む。複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。すなわち、複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素の酸化物と亜鉛の酸化物とを含む。以下、この複合酸化物からなる半導体微粒子を、半導体微粒子（Ａ）という場合がある。
半導体層以外の部分に特に限定はなく、公知のＴＦＴの構成および材料を適用してもよい。
半導体層は、半導体微粒子（Ａ）のみによって構成されてもよい。ただし、本発明の効果が得られる限り、半導体層は、半導体微粒子（Ａ）以外の物質を含んでもよい。通常、半導体層の５０重量％以上（たとえば９０重量％以上）は複合酸化物である。
複合酸化物の組成は、ＩｎＧａＯ3（ＺｎＯ）m（ｍは１０以下の自然数）、または、ＺｎＯ・Ｒｈ2Ｏ3で表されてもよい。これらの複合酸化物を用いることによって、移動度が高い半導体層を実現できる。
半導体微粒子（Ａ）は、複合酸化物の結晶からなるものであることが好ましい。たとえば、半導体微粒子（Ａ）は、単結晶からなるものであってもよいし、多結晶からなるものであってもよいし、微結晶からなるものであってもよい。
半導体微粒子（Ａ）の平均粒径は、５０ｎｍ以下であってもよい。半導体微粒子（Ａ）の平均粒径を５０ｎｍ以下とすることによって、導電性の低下を抑制できる。半導体微粒子（Ａ）の平均粒径は、１ｎｍ〜２０ｎｍの範囲にあってもよい。ここで、平均粒径は、以下の方法で測定される。まず、透過型電子顕微鏡で撮影した半導体層の断面の画像から、任意に１０個以上の粒子を選択して各々の最大径と最小径を測定する。そして、最大径と最小径の中間値を平均径として算出し、それら平均径の平均を平均粒径とする。
半導体微粒子（Ａ）の表面には、有機物（たとえば界面活性剤）が吸着していてもよい。また、半導体微粒子（Ａ）の表面は、水素で終端されていてもよい。
［ＴＦＴの製造方法］
ＴＦＴを製造するための本発明の方法は、以下の工程（ｉ）および（ii）を含む。この製造方法によれば、本発明のＴＦＴを製造できる。なお、本発明の製造方法で製造されるＴＦＴの構成および材料は、上述した本発明のＴＦＴと同じであるため、重複する説明を省略する場合がある。
工程（ｉ）では、複合酸化物からなる半導体微粒子（Ａ）を含む液体を用いて、半導体微粒子（Ａ）の集合体を含む層を形成する。半導体微粒子（Ａ）を含む液体は、界面活性剤をさらに含んでもよい。半導体微粒子（Ａ）の凝集を、界面活性剤によって抑制できる。半導体微粒子（Ａ）を含む液体は、所定の部材の上に塗布され、乾燥される。液体を構成する分散媒に特に限定はない。分散媒は、エタノールであってもよい。
液体が塗布される部材は、ＴＦＴの構成によって異なる。たとえば、基板上に、ゲート電極、ゲート絶縁層および半導体層がこの順序で積層されているＴＦＴの場合、液体は、少なくともゲート絶縁層上に塗布される。また、基板上に、半導体層、ゲート絶縁層およびゲート電極がこの順序で積層されているＴＦＴの場合、液体は、少なくとも基板上に塗布される。
塗布された液体は、乾燥によって液媒体（liquid medium）が除去される。乾燥の方法に限定はなく、自然乾燥であってもよいし、真空乾燥であってもよいし、加熱による乾燥であってもよい。加熱による乾燥の場合、通常、以下の工程（ii）の熱処理の温度と同程度か、それ以下の温度に加熱される。
工程（ii）では、工程（ｉ）で形成された層を、１５０℃以上の温度で熱処理する。この熱処理（焼成）によって、ＴＦＴの半導体層が形成される。熱処理の温度は、２００℃以上であってもよい。熱処理の温度は、基板の耐熱温度以下であることが好ましい。
半導体層以外の部分の形成方法に限定はなく、公知の方法で形成できる。ソース電極、ドレイン電極、絶縁層（ゲート絶縁層）、およびゲート電極は、それぞれ、半導体層の形成前に形成してもよいし、半導体層の形成後に形成してもよい。
［電子機器］
本発明の電子機器は、電子回路を備える。その電子回路は、本発明のＴＦＴを含む。
本発明の電子機器は、表示装置であってもよい。たとえば、本発明の表示装置は、基板と、基板上に配置された本発明のＴＦＴと、そのＴＦＴによって駆動される光変調層とを備えてもよい。光変調層には、発光型の光変調層または受光型の光変調層を用いることができる。発光型の光変調層としては、有機ＥＬ素子に用いられる有機半導体層が挙げられる。また、受光型の光変調層としては、液晶が挙げられる。
本発明の電子機器は、携帯端末であってもよい。
以下、本発明の実施形態について、図面を参照しながら説明する。
［実施形態１］
実施形態１では、液晶パネルの基板上に形成されている本発明のＴＦＴの一例について説明する。実施形態１のＴＦＴ１０の断面図を図１に示し、平面図を図２に示す。図１は、図２の線Ｉ−Ｉの部分の断面図である。なお、図２では、理解を容易にするため、半導体層５および絶縁層６の図示を省略している。また、図２では、ゲート電極、ソース電極およびドレイン電極にハッチングを付している。
ＴＦＴ１０は、基板１上に形成されている。ＴＦＴ１０は、ソース電極３ｓ、ドレイン電極３ｄ、半導体層５、絶縁層６、およびゲート電極７を含む。
ソース電極３ｓおよびドレイン電極３ｄは、基板１上に、距離をおいて配置されている。半導体層５は、基板１、ソース電極３ｓおよびドレイン電極３ｄ上に形成されている。半導体層５は、土手４の内部に形成される。絶縁層６は、半導体層５上に形成されている。ゲート電極７は、絶縁層６上に形成されている。ゲート電極７は、絶縁層６を挟んで半導体層５と対向している。ドレイン電極３ｄは、画素電極２に接続されている。また、ソース電極３ｓおよびドレイン電極３ｄは、半導体層５に電気的に接続されている。
以下に、ＴＦＴ１０の製造方法の一例について説明する。まず、ポリエーテルサルフォン（ＰＥＳ）からなるプラスチック基板１を用意する。この基板１上に、透明導電膜であるＩＴＯ膜（厚さ１３０ｎｍ）を、スパッタ法によって基板温度１８０℃で形成する。次に、フォトリソグラフィとエッチングによってＩＴＯ膜をパターニングし、画素電極２を形成する。
次に、チタン層（厚さ５０ｎｍ）／アルミ層（厚さ２００ｎｍ）／チタン層（厚さ５０ｎｍ）の積層構造を有する金属膜を、常温のスパッタ法で形成する。この金属膜をエッチングによってパターンニングして、ソース電極３ｓおよびドレイン電極３ｄを形成する。ソース電極３ｓは、基板１の端まで伸びており、駆動回路（図示せず）と接続されている。ドレイン電極３ｄの一部は、画素電極２の上に重なっている。
次に、高さ２μｍで幅が５μｍの土手４を、図２の平面図に示すように形成する。土手４は、ポリイミド樹脂をインクジェット描画装置で塗布することによって形成する。土手４は、図２に示すように、ソース電極３ｓとドレイン電極３ｄ間の活性領域を含む領域９を囲むように形成される。
次に、土手４に囲まれた領域９の内部に、半導体微粒子の分散液を、インクジェット描画装置によって配置する。そして、空気中において、ホットプレートを用いて、基板を２００℃で１時間熱処理することによって、ｎ型の半導体層５（厚さ膜厚５００ｎｍ）を形成する。
次に、半導体層５の上に感光性ポリイミドを塗布することによって絶縁層６（厚さ２００ｎｍ）を形成する。次に、露光および現像によって絶縁層６の一部を除去し、図２の開口部１０の部分の画素電極２を露出させる。
次に、ソース電極３ｓおよびドレイン電極３ｄと同じ材料で同じ厚さのゲート電極７を形成する。ゲート電極７の一部７ｃは、次の段の画素電極２と絶縁層６を挟んで重なっており、補助容量を形成する。
発明者らは、半導体層５を構成する半導体微粒子の合成方法について鋭意検討した。その結果、以下の方法で合成できることを見出した。半導体微粒子を合成した一例について、以下に説明する。なお、以下の説明において、「Ａｃ」はアセテート（ＣＨ3ＣＯＯ）を意味する。
以下の合成では、酢酸亜鉛無水物（Ｚｎ（Ａｃ）2）、酢酸インジウム（Ｉｎ（Ａｃ）3）、水酸化リチウム一水和物（ＬｉＯＨ・Ｈ2Ｏ）、エタノール（アブソリュートエタノール）、ドデカンチオール、およびヘキサンを用いた。これらには、和光純薬工業株式会社製のものを用いた。また、以下の合成では、酢酸ガリウム（Ｇａ（Ａｃ）3）（米国のグレート・ウェスタン・インオーガニクス社製）を用いた。
まず、窒素雰囲気中で、酢酸亜鉛２．５ミリｍｏｌ、酢酸インジウム０．５ミリｍｏｌ、および酢酸ガリウム０．５ミリｍｏｌを、エタノール１００ｍｌ中に溶かし、酢酸塩溶液を調製した。この酢酸塩溶液を０℃に冷やした。別のビーカーで、１０ミリｍｏｌのＬｉＯＨ・Ｈ2Ｏを、エタノール５０ｍｌに超音波バス中で溶かした。得られた水酸化リチウム溶液を、酢酸塩溶液中に滴下し、酢酸塩溶液のにごりがなくなって透明になったところで滴下を止めた。このとき、水酸化リチウム溶液の約１／２が滴下されていた。この段階で、亜鉛、インジウムおよびガリウムの複合酸化物の微粒子が溶液中に分散されていた。しかし、液体をそのまま数日間放置すると、微粒子が凝集して沈殿してしまった。そこで、微粒子の表面に吸着する界面活性剤（ドデカンチオール）５ミリｍｏｌを液体に加えて、２時間攪拌した。この処理によって、微粒子の凝集が生じなくなった。
次に、微粒子の分散液にヘキサンを４０ｍｌ加えて攪拌したのち、遠心分離機にかけ、沈殿物のみを取り出した。次に、沈殿物をエタノール１００ｍｌに分散させ、ヘキサンを加えて遠心分離し、沈殿物を抽出する、というサイクルを行った。このサイクルを１０回繰り返した。最後に、６０℃の真空乾燥機中で、１時間、沈殿物を乾燥させた。
得られた粉末について、蛍光Ｘ線分光分析による組成分析、およびＸ線回折のパターン分析を行った。その結果、粉末は、ＩｎＧａＯ3（ＺｎＯ）5の結晶（微結晶）であった。さらに、透過型電子顕微鏡で微粒子を観察すると、微粒子の直径はおよそ３ｎｍ〜５ｎｍの範囲にあった。高倍率の観察では結晶格子が見え、微粒子はナノ結晶であることが確認された。また、微粒子同士は概ね等間隔に距離を保っていたため、ドデカンチオールが微粒子の表面に吸着していると考えられる。
次に、ＩｎＧａＯ3（ＺｎＯ）5の粉末を、エタノールに分散させて分散液を作製した。この分散液を基板上に塗布し、２００℃で１時間熱処理することによって、薄膜（厚さ２００ｎｍ）を形成した。この薄膜の４辺に金からなる端子を形成して、ホール効果による移動度を測定した。その結果、薄膜はｎ型の導電性を示し、移動度は約８ｃｍ2／Ｖ・ｓであった。この数値は、上述した文献（Nature, Vol 432, 488頁から492頁、2004年11月）に開示されている、ＩｎＧａＯ3（ＺｎＯ）のアモルファス薄膜の移動度と近い数値である。これに対して、同様の方法で作製したＺｎＯナノ結晶からなる薄膜の移動度は、０．２ｃｍ2／Ｖ・ｓ程度にすぎなかった。ＺｎＯナノ結晶に限らず、ナノ結晶では、表面欠陥が増え、かつ、真空成膜の薄膜に比べて粒子間の抵抗値が高くなる。このため、ナノ結晶の移動度は、通常、非常に小さい。ところが、本発明者らは、ＺｎＯとＩｎＧａＯ3との複合酸化物は、ナノ結晶であっても、移動度が高いことを見出した。
上述した文献（Nature, Vol 432, 488頁から492頁、2004年11月）に記載されている、真空成膜法で形成されたアモルファス薄膜（ＩｎＧａＯ3（ＺｎＯ）薄膜）は、構成原子間の化学結合がネットワーク状に張り巡らされた連続膜であり、膜の内部に界面は存在しない。一方、半導体微粒子からなる膜では、粒子間に界面が存在する。そのため、従来の半導体膜（たとえば、ＺｎＯ微粒子からなる膜）では、界面抵抗が非常に高いため移動度が低い。ところが、本発明者らは、ＺｎＯにＩｎＧａＯ3を加えて複合酸化物の微粒子とすることによって、粒子間の界面抵抗を低減して移動度を向上できることを見出した。このように、本発明は、上記文献（Nature, Vol 432, 488頁から492頁、2004年11月）に記載された発明（アモルファス内部における移動度を向上させる発明）とは、膜の構造が異なり、ＩｎＧａＯ3の作用も異なる。
ＩｎＧａＯ3（ＺｎＯ）5のエタノール分散液を用いて、上述した方法によって、図１および図２に示す構造を有するＴＦＴを作製した。そして、そのＴＦＴの特性を測定した。具体的には、半導体パラメータアナライザを用い、ソース−ドレイン間の電圧を３ボルトに固定し、ゲート電圧を変えたときの、ソース−ドレイン間電流Ｉｄｓを測定した。測定結果を図３に示す。図３において、横軸はゲート電圧Ｖｇを示し、縦軸は、ソース−ドレイン間電流Ｉｄｓを示している。
ゲート電圧Ｖｇが約０．８ボルトで電流が増加し始めた。また、ゲート電圧Ｖｇが５ボルトのときにおけるオン／オフ比は、１０5を超えていた。このように、ＴＦＴは、液晶や有機ＥＬパネルを駆動できる性能を有していた。
図２のＴＦＴを用いた液晶パネルの一例の断面図を、図４に示す。図４の液晶パネル４０は、一般的な方法で作製した。まず、対向基板１１上に、ＩＴＯからなる共通電極１２を形成した。次に、ポリイミドからなる配向膜１３を、共通電極１２および画素電極２の上に、印刷によって形成した。次に、両側の基板をラビングし、基板上にスペーサーを散布してから、２つの基板を貼り合わせた。次に、２つの基板の間に液晶１４を注入し、液晶１４をＴＮ配向させた。このようにして、液晶パネルを作製した。この液晶パネルを、一般的な方法で駆動したところ、コントラストは１００以上であり、透過率は２０％以上であった。このように、液晶パネル４０は、良好な特性を示した。
次に、半導体微粒子の原料に占めるＺｎＯの割合を減らして、ＩｎＧａＯ3（ＺｎＯ）m（ｍは４以下の自然数）の式で示される微粒子を作製した。ｍが４以下の自然数の場合、微粒子は、アモルファスの微粒子となったが、特性はｍ＝５のときとあまり差はなかった。ｍが５より大きい場合、微粒子は単結晶であったが、ｍが大きくなるほど移動度が低下した。そのため、表示素子を駆動するには、ｍは１０以下であることが好ましい。なお、複合化合物ＩｎＧａＯ3（ＺｎＯ）mにおけるｍは、通常自然数である。しかし、生成物をＸ線などで分析した場合に、計測上の誤差、不純物、結晶欠陥などの影響によって、計測結果から算出したｍが、自然数から若干ずれることも当然ある。
上述した文献（Thin Solid Films, Vol.445, 322頁から326頁、2003年）では、ｍが５より大きいＩｎＧａＯ3（ＺｎＯ）mからなる単結晶膜を、大型化には適さないエピタキシャル成長で作製していた。これに対して、本発明では、インクジェット法などの低コストの印刷法を用いて半導体微粒子を塗布することによって半導体層を形成できる。そのため、本発明によれば、大型ディスプレイを実現できる。
また、半導体微粒子の表面に有機分子を吸着させるか、または、半導体微粒子の表面を水素化することが好ましい。そのようにすることによって、分散液中での半導体微粒子の凝集を抑制でき、また、半導体層の移動度を高めることができる。ただし、塗布された半導体微粒子の熱処理温度が１５０℃未満の場合には、移動度は極端に低下した。熱処理温度が高いほど半導体層の特性は向上する。熱処理温度は、１５０℃以上（たとえば２００℃以上）で、且つ、基板の耐熱温度以下であることが好ましい。１５０℃以上の温度で熱処理した半導体層の断面を電子顕微鏡で観察したところ、半導体層の中央では、微粒子間の隙間はほとんど無くなっていた。一方、半導体層の表面では微粒子間の距離が大きく、有機分子が残っていた。このことから、１５０℃の熱処理では有機分子は蒸発しないが、微粒子間から有機分子が移動することによって、半導体層の移動度が向上するものと考えられる。
ＩｎＧａＯ3（ＺｎＯ）5以外に、ＺｎＯ・Ｒｈ2Ｏ3からなるｐ型の半導体微粒子の合成について検討した。その結果、以下の方法で合成することができた。
以下の合成では、酢酸亜鉛無水物（Ｚｎ（Ａｃ）2）、酢酸ロジウム二量体（Ｒｈ（Ａｃ）2）、水酸化リチウム一水和物（ＬｉＯＨ・Ｈ2Ｏ）、エタノール（アブソリュートエタノール）、ドデカンチオール、およびヘキサンを用いた。これらは、和光純薬工業株式会社製のものを用いた。
まず、窒素雰囲気中で、酢酸亜鉛１ミリｍｏｌと酢酸ロジウム２ミリｍｏｌとを、沸騰させたエタノール１００ｍｌ中に溶かし、酢酸塩溶液を作製した。そして、この酢酸塩溶液を０℃に冷やした。また、別のビーカーで、１０ミリｍｏｌのＬｉＯＨ・Ｈ2Ｏをエタノール５０ｍｌに超音波バス中で溶かした。次に、酢酸塩溶液を攪拌しながら、その中にＬｉＯＨ溶液を滴下し、酢酸塩溶液のにごりがなくなって透明になったところで滴下を止めた。このとき、ＬｉＯＨ溶液の約１／２が滴下されていた。この段階で、亜鉛とロジウムの複合酸化物からなる微粒子が液体中に分散されていた。しかし、液体をそのまま数日間放置すると、微粒子が凝集して沈殿してしまった。そこで、微粒子の表面に吸着する界面活性剤（ドデカンチオール）５ミリｍｏｌを液体に加えて、２時間攪拌した。この処理によって、凝集が生じなくなった。
次に、微粒子の分散液にヘキサン４０ｍｌを加えて攪拌したのち、遠心分離機にかけ、沈殿物のみを取り出した。この工程によって、液体中の余分な成分である、酢酸リチウム、水およびドデカンチオールなどを取り除いた。次に、沈殿物をエタノール１００ｍｌに分散させ、ヘキサンを加えて遠心分離し、沈殿物を抽出する、というサイクルを行った。このサイクルを１０回繰り返した。最後に、６０℃の真空乾燥機中で、１時間、沈殿物を乾燥させた。
得られた粉末について、蛍光Ｘ線分光分析による組成分析、およびＸ線回折のパターン分析を行った。その結果、粉末は、ＺｎＲｈ2Ｏ4（すなわちＺｎＯ・Ｒｈ2Ｏ3）の微結晶であった。さらに、透過型電子顕微鏡で微粒子を観察すると、微粒子の直径はおよそ２ｎｍ〜５ｎｍの範囲にあった。高倍率の観察では結晶格子が見え、微粒子は単結晶の微粒子であることが確認された。また、微粒子同士は概ね等間隔に距離を保っていたため、ドデカンチオールが微粒子の表面に吸着していると考えられる。
次に、ＺｎＲｈ2Ｏ4微粒子のエタノール分散液を用いて基板上に薄膜を形成した。そして、その薄膜の４辺に、金からなる電極を形成して、ホール効果の測定を行った。その結果、薄膜はｐ型の導電性を示し、移動度は約０．３ｃｍ2／Ｖ・ｓであった。また、ＩｎＧａＯ3（ＺｎＯ）5からなる微粒子と同様に、図１および図２に示すＴＦＴ１０を作製したところ、オン／オフ比が１０4であった。このように、ＴＦＴは、比較的良好な特性を示した。
また、半導体微粒子の直径が大きすぎると、微粒子間の隙間が増えて、導電性が下がる。そのため、半導体微粒子の直径は、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。一方、半導体微粒子の直径が１ｎｍ未満であると、有機分子が粒径に比べて長くなり、表面の欠陥を塞ぎにくくなる。そのため、半導体微粒子の直径は、１ｎｍ以上であることが好ましい。
また、図４では、本発明の表示素子の例として、液晶パネルについて説明した。しかし、本発明の電子機器は、有機ＥＬ表示装置や無機ＥＬ表示装置などであってもよい。受光型または発光型の光変調層を本発明のＴＦＴを用いて駆動することによって、安価で薄型で軽量の表示素子を実現することが可能である。
本発明によれば、従来よりも移動度が高く大面積の半導体層を、印刷法によって安価に形成できる。また、その半導体層は、低温プロセスでプラスチック基板上に形成できる。そのため、本発明によれば、フィルム基板を用いた薄型で軽量の表示素子を、低コストで製造できる。また、本発明のＴＦＴを用いて、ＲＦタグなどの電子回路をプラスチック基板上に形成することが可能である。そのため、本発明は、フレキシブルな携帯端末などにも利用できる。
本発明は、その意図および本質的な特徴から逸脱しない限り、他の実施形態に適用しうる。この明細書に開示されている実施形態は、あらゆる点で説明的なものであってこれに限定されない。本発明の範囲は、上記説明ではなく添付した請求の範囲によって示されており、請求の範囲と均等な意味および範囲にあるすべての変更はそれに含まれる。
本発明は、薄膜トランジスタに利用できる。また、本発明は、表示素子や携帯端末といった電子機器に利用できる。
本発明は、薄膜トランジスタおよびその製造方法、ならびに、それを用いた電子機器に関する。
アモルファスシリコンやポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイの駆動素子として実用化されている。一般に、これらのＴＦＴは、ＣＶＤ法、スパッタ法、およびフォトリソグラフィ法などを組み合わせた製造工程によって形成されている。ＣＶＤ法やスパッタ法に用いる真空成膜装置や、フォトリソグラフィの装置は高価であるため、それらの装置コストが、液晶パネルのコストのかなりの部分を占めている。また、アモルファスシリコン膜やポリシリコン膜を作製するときの温度が高いため、プラスチック基板のような耐熱性の低い基板を使用できなかった。
プラスチック基板上にＴＦＴを形成する方法として、ＳｉナノワイヤやＺｎＯナノロッドといった半導体ナノ材料を用いて半導体層を形成する方法が提案されている（特開２００５−２４４２４０号公報）。
また、有機分子で表面を修飾したＺｎＯ微粒子を用いて、移動度が０．１ｃｍ2／Ｖ・ｓ程度のｎ型半導体膜を形成する方法が提案されている（Electron Devices Meeting, 2004, IEDM Technical Digest. IEEE International、13-15 Dec. 2004, Page(s):769 - 772 ,“A novel transparent air-stable printable n-type semiconductor technology using ZnO nanoparticles”）。この方法では、ＺｎＯ微粒子を塗布したのち、焼成し、さらに表面を水素化処理している。
また、ＩｎＧａＯ3・ＺｎＯのアモルファス半導体膜を用いたＴＦＴも開示されている（Nature, Vol 432, 488頁から492頁、2004年11月、“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”）。ＩｎＧａＯ3・ＺｎＯのアモルファス半導体膜は、真空成膜法の１つであるパルスレーザーアブレーション法を用いて室温で形成されている。酸化亜鉛にインジウムやガリウムを混ぜることによって、アモルファスＳｉ膜より移動度が高いアモルファス膜が形成されている。また、パルスレーザーアブレーションで成膜したＺｎＯとＩｎＧａＯ3の薄膜を酸化物基板で囲み、密閉状態で１４００℃でアニールするという特殊な手法（反応性固相成長法：Reactive Solid Phase Epitaxy）で、複合酸化物ＩｎＧａＯ3（ＺｎＯ）mの単結晶が作製されている（Thin Solid Films, Vol.445, 322頁から326頁、2003年、"Electron transport in InGaO3(ZnO)m(m=integer) stadied using single-crystalline thin films and transparent MISFETs"）。
半導体ナノワイヤや半導体ナノロッドといった半導体ナノ材料は、単体では高い移動度を有する。しかし、それらの半導体ナノ材料は、特性の異方性が強い。そのため、半導体ナノ材料を用いて移動度が高い半導体膜を形成するには、半導体ナノ材料を配列させる必要がある。しかし、ナノ材料を配列させることは、現状の技術では容易でない。
一方、ＺｎＯ微粒子やＣｄＳｅ微粒子を用いた半導体膜は、容易なプロセスで作製可能である。しかし、それらの半導体膜は、アモルファスシリコン膜よりも移動度が低く、液晶素子や有機ＥＬ素子を駆動するには特性が不十分である。
半導体ナノ材料や半導体微粒子を用いた半導体膜は、真空成膜装置が不要であるため低コストで形成できるという利点を有する。また、それらの半導体膜は、低温プロセスで形成できるという利点を有する。そのため、半導体ナノ材料や半導体微粒子を用いたＴＦＴは、有望なＴＦＴとして、１０年以上の研究の歴史がある。しかし、それらのＴＦＴは、プロセスの容易さと充分な特性とを両立できていないため、いまだに実用化には至っていない。
このような状況において、本発明の目的の１つは、製造が容易で特性が高い薄膜トランジスタを提供することである。また、本発明の目的の１つは、その薄膜トランジスタの製造方法、およびその薄膜トランジスタを用いた電子機器を提供することである。
上記目的を達成するために、本発明の薄膜トランジスタは、半導体層と、前記半導体層に接続されたソース電極およびドレイン電極と、前記半導体層に隣接して形成された絶縁層と、前記絶縁層を挟んで前記半導体層に対向するゲート電極とを含む薄膜トランジスタであって、前記半導体層は、複合酸化物からなる半導体微粒子の集合体を含み、前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。
また、半導体層を含む薄膜トランジスタを製造するための本発明の方法は、（ｉ）複合酸化物からなる半導体微粒子を含む液体を用いて前記微粒子の集合体を含む層を形成する工程と、（ii）前記層を１５０℃以上の温度で熱処理することによって前記半導体層を形成する工程とを含み、前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。
また、本発明の電子機器は、電子回路を備える電子機器であって、前記電子回路が、本発明の薄膜トランジスタを含む。
本発明によれば、容易なプロセスによって、安価で性能の高い薄膜トランジスタを実現できる。また、プロセスの低温化が可能であるため、樹脂製の基板上に薄膜トランジスタを形成することが可能である。
以下、本発明の実施形態について説明する。なお、本発明は、以下の実施形態および実施例の説明に限定されない。以下の説明では、特定の数値や特定の材料を例示する場合があるが、本発明の効果が得られる限り、他の数値や他の材料を適用してもよい。
［薄膜トランジスタ（電界効果トランジスタ）］
本発明の薄膜トランジスタ（ＴＦＴ）は、半導体層と、半導体層に接続されたソース電極およびドレイン電極と、半導体層に隣接して形成された絶縁層と、絶縁層を挟んで前記半導体層に対向するゲート電極とを含む。半導体層は、複合酸化物からなる半導体微粒子の集合体を含む。複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む。すなわち、複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素の酸化物と亜鉛の酸化物とを含む。以下、この複合酸化物からなる半導体微粒子を、半導体微粒子（Ａ）という場合がある。
半導体層以外の部分に特に限定はなく、公知のＴＦＴの構成および材料を適用してもよい。
半導体層は、半導体微粒子（Ａ）のみによって構成されてもよい。ただし、本発明の効果が得られる限り、半導体層は、半導体微粒子（Ａ）以外の物質を含んでもよい。通常、半導体層の５０重量％以上（たとえば９０重量％以上）は複合酸化物である。
複合酸化物の組成は、ＩｎＧａＯ3（ＺｎＯ）m（ｍは１０以下の自然数）、または、ＺｎＯ・Ｒｈ2Ｏ3で表されてもよい。これらの複合酸化物を用いることによって、移動度が高い半導体層を実現できる。
半導体微粒子（Ａ）は、複合酸化物の結晶からなるものであることが好ましい。たとえば、半導体微粒子（Ａ）は、単結晶からなるものであってもよいし、多結晶からなるものであってもよいし、微結晶からなるものであってもよい。
半導体微粒子（Ａ）の平均粒径は、５０ｎｍ以下であってもよい。半導体微粒子（Ａ）の平均粒径を５０ｎｍ以下とすることによって、導電性の低下を抑制できる。半導体微粒子（Ａ）の平均粒径は、１ｎｍ〜２０ｎｍの範囲にあってもよい。ここで、平均粒径は、以下の方法で測定される。まず、透過型電子顕微鏡で撮影した半導体層の断面の画像から、任意に１０個以上の粒子を選択して各々の最大径と最小径を測定する。そして、最大径と最小径の中間値を平均径として算出し、それら平均径の平均を平均粒径とする。
半導体微粒子（Ａ）の表面には、有機物（たとえば界面活性剤）が吸着していてもよい。また、半導体微粒子（Ａ）の表面は、水素で終端されていてもよい。
［ＴＦＴの製造方法］
ＴＦＴを製造するための本発明の方法は、以下の工程（ｉ）および（ii）を含む。この製造方法によれば、本発明のＴＦＴを製造できる。なお、本発明の製造方法で製造されるＴＦＴの構成および材料は、上述した本発明のＴＦＴと同じであるため、重複する説明を省略する場合がある。
工程（ｉ）では、複合酸化物からなる半導体微粒子（Ａ）を含む液体を用いて、半導体微粒子（Ａ）の集合体を含む層を形成する。半導体微粒子（Ａ）を含む液体は、界面活性剤をさらに含んでもよい。半導体微粒子（Ａ）の凝集を、界面活性剤によって抑制できる。半導体微粒子（Ａ）を含む液体は、所定の部材の上に塗布され、乾燥される。液体を構成する分散媒に特に限定はない。分散媒は、エタノールであってもよい。
液体が塗布される部材は、ＴＦＴの構成によって異なる。たとえば、基板上に、ゲート電極、ゲート絶縁層および半導体層がこの順序で積層されているＴＦＴの場合、液体は、少なくともゲート絶縁層上に塗布される。また、基板上に、半導体層、ゲート絶縁層およびゲート電極がこの順序で積層されているＴＦＴの場合、液体は、少なくとも基板上に塗布される。
塗布された液体は、乾燥によって液媒体（liquid medium）が除去される。乾燥の方法に限定はなく、自然乾燥であってもよいし、真空乾燥であってもよいし、加熱による乾燥であってもよい。加熱による乾燥の場合、通常、以下の工程（ii）の熱処理の温度と同程度か、それ以下の温度に加熱される。
工程（ii）では、工程（ｉ）で形成された層を、１５０℃以上の温度で熱処理する。この熱処理（焼成）によって、ＴＦＴの半導体層が形成される。熱処理の温度は、２００℃以上であってもよい。熱処理の温度は、基板の耐熱温度以下であることが好ましい。
半導体層以外の部分の形成方法に限定はなく、公知の方法で形成できる。ソース電極、ドレイン電極、絶縁層（ゲート絶縁層）、およびゲート電極は、それぞれ、半導体層の形成前に形成してもよいし、半導体層の形成後に形成してもよい。
［電子機器］
本発明の電子機器は、電子回路を備える。その電子回路は、本発明のＴＦＴを含む。
本発明の電子機器は、表示装置であってもよい。たとえば、本発明の表示装置は、基板と、基板上に配置された本発明のＴＦＴと、そのＴＦＴによって駆動される光変調層とを備えてもよい。光変調層には、発光型の光変調層または受光型の光変調層を用いることができる。発光型の光変調層としては、有機ＥＬ素子に用いられる有機半導体層が挙げられる。また、受光型の光変調層としては、液晶が挙げられる。
本発明の電子機器は、携帯端末であってもよい。
以下、本発明の実施形態について、図面を参照しながら説明する。
［実施形態１］
実施形態１では、液晶パネルの基板上に形成されている本発明のＴＦＴの一例について説明する。実施形態１のＴＦＴ１０の断面図を図１に示し、平面図を図２に示す。図１は、図２の線Ｉ−Ｉの部分の断面図である。なお、図２では、理解を容易にするため、半導体層５および絶縁層６の図示を省略している。また、図２では、ゲート電極、ソース電極およびドレイン電極にハッチングを付している。
ＴＦＴ１０は、基板１上に形成されている。ＴＦＴ１０は、ソース電極３ｓ、ドレイン電極３ｄ、半導体層５、絶縁層６、およびゲート電極７を含む。
ソース電極３ｓおよびドレイン電極３ｄは、基板１上に、距離をおいて配置されている。半導体層５は、基板１、ソース電極３ｓおよびドレイン電極３ｄ上に形成されている。半導体層５は、土手４の内部に形成される。絶縁層６は、半導体層５上に形成されている。ゲート電極７は、絶縁層６上に形成されている。ゲート電極７は、絶縁層６を挟んで半導体層５と対向している。ドレイン電極３ｄは、画素電極２に接続されている。また、ソース電極３ｓおよびドレイン電極３ｄは、半導体層５に電気的に接続されている。
以下に、ＴＦＴ１０の製造方法の一例について説明する。まず、ポリエーテルサルフォン（ＰＥＳ）からなるプラスチック基板１を用意する。この基板１上に、透明導電膜であるＩＴＯ膜（厚さ１３０ｎｍ）を、スパッタ法によって基板温度１８０℃で形成する。次に、フォトリソグラフィとエッチングによってＩＴＯ膜をパターニングし、画素電極２を形成する。
次に、チタン層（厚さ５０ｎｍ）／アルミ層（厚さ２００ｎｍ）／チタン層（厚さ５０ｎｍ）の積層構造を有する金属膜を、常温のスパッタ法で形成する。この金属膜をエッチングによってパターンニングして、ソース電極３ｓおよびドレイン電極３ｄを形成する。ソース電極３ｓは、基板１の端まで伸びており、駆動回路（図示せず）と接続されている。ドレイン電極３ｄの一部は、画素電極２の上に重なっている。
次に、高さ２μｍで幅が５μｍの土手４を、図２の平面図に示すように形成する。土手４は、ポリイミド樹脂をインクジェット描画装置で塗布することによって形成する。土手４は、図２に示すように、ソース電極３ｓとドレイン電極３ｄ間の活性領域を含む領域９を囲むように形成される。
次に、土手４に囲まれた領域９の内部に、半導体微粒子の分散液を、インクジェット描画装置によって配置する。そして、空気中において、ホットプレートを用いて、基板を２００℃で１時間熱処理することによって、ｎ型の半導体層５（厚さ膜厚５００ｎｍ）を形成する。
次に、半導体層５の上に感光性ポリイミドを塗布することによって絶縁層６（厚さ２００ｎｍ）を形成する。次に、露光および現像によって絶縁層６の一部を除去し、図２の開口部１０の部分の画素電極２を露出させる。
次に、ソース電極３ｓおよびドレイン電極３ｄと同じ材料で同じ厚さのゲート電極７を形成する。ゲート電極７の一部７ｃは、次の段の画素電極２と絶縁層６を挟んで重なっており、補助容量を形成する。
発明者らは、半導体層５を構成する半導体微粒子の合成方法について鋭意検討した。その結果、以下の方法で合成できることを見出した。半導体微粒子を合成した一例について、以下に説明する。なお、以下の説明において、「Ａｃ」はアセテート（ＣＨ3ＣＯＯ）を意味する。
以下の合成では、酢酸亜鉛無水物（Ｚｎ（Ａｃ）2）、酢酸インジウム（Ｉｎ（Ａｃ）3）、水酸化リチウム一水和物（ＬｉＯＨ・Ｈ2Ｏ）、エタノール（アブソリュートエタノール）、ドデカンチオール、およびヘキサンを用いた。これらには、和光純薬工業株式会社製のものを用いた。また、以下の合成では、酢酸ガリウム（Ｇａ（Ａｃ）3）（米国のグレート・ウェスタン・インオーガニクス社製）を用いた。
まず、窒素雰囲気中で、酢酸亜鉛２．５ミリｍｏｌ、酢酸インジウム０．５ミリｍｏｌ、および酢酸ガリウム０．５ミリｍｏｌを、エタノール１００ｍｌ中に溶かし、酢酸塩溶液を調製した。この酢酸塩溶液を０℃に冷やした。別のビーカーで、１０ミリｍｏｌのＬｉＯＨ・Ｈ2Ｏを、エタノール５０ｍｌに超音波バス中で溶かした。得られた水酸化リチウム溶液を、酢酸塩溶液中に滴下し、酢酸塩溶液のにごりがなくなって透明になったところで滴下を止めた。このとき、水酸化リチウム溶液の約１／２が滴下されていた。この段階で、亜鉛、インジウムおよびガリウムの複合酸化物の微粒子が溶液中に分散されていた。しかし、液体をそのまま数日間放置すると、微粒子が凝集して沈殿してしまった。そこで、微粒子の表面に吸着する界面活性剤（ドデカンチオール）５ミリｍｏｌを液体に加えて、２時間攪拌した。この処理によって、微粒子の凝集が生じなくなった。
次に、微粒子の分散液にヘキサンを４０ｍｌ加えて攪拌したのち、遠心分離機にかけ、沈殿物のみを取り出した。次に、沈殿物をエタノール１００ｍｌに分散させ、ヘキサンを加えて遠心分離し、沈殿物を抽出する、というサイクルを行った。このサイクルを１０回繰り返した。最後に、６０℃の真空乾燥機中で、１時間、沈殿物を乾燥させた。
得られた粉末について、蛍光Ｘ線分光分析による組成分析、およびＸ線回折のパターン分析を行った。その結果、粉末は、ＩｎＧａＯ3（ＺｎＯ）5の結晶（微結晶）であった。さらに、透過型電子顕微鏡で微粒子を観察すると、微粒子の直径はおよそ３ｎｍ〜５ｎｍの範囲にあった。高倍率の観察では結晶格子が見え、微粒子はナノ結晶であることが確認された。また、微粒子同士は概ね等間隔に距離を保っていたため、ドデカンチオールが微粒子の表面に吸着していると考えられる。
次に、ＩｎＧａＯ3（ＺｎＯ）5の粉末を、エタノールに分散させて分散液を作製した。この分散液を基板上に塗布し、２００℃で１時間熱処理することによって、薄膜（厚さ２００ｎｍ）を形成した。この薄膜の４辺に金からなる端子を形成して、ホール効果による移動度を測定した。その結果、薄膜はｎ型の導電性を示し、移動度は約８ｃｍ2／Ｖ・ｓであった。この数値は、上述した文献（Nature, Vol 432, 488頁から492頁、2004年11月）に開示されている、ＩｎＧａＯ3（ＺｎＯ）のアモルファス薄膜の移動度と近い数値である。これに対して、同様の方法で作製したＺｎＯナノ結晶からなる薄膜の移動度は、０．２ｃｍ2／Ｖ・ｓ程度にすぎなかった。ＺｎＯナノ結晶に限らず、ナノ結晶では、表面欠陥が増え、かつ、真空成膜の薄膜に比べて粒子間の抵抗値が高くなる。このため、ナノ結晶の移動度は、通常、非常に小さい。ところが、本発明者らは、ＺｎＯとＩｎＧａＯ3との複合酸化物は、ナノ結晶であっても、移動度が高いことを見出した。
上述した文献（Nature, Vol 432, 488頁から492頁、2004年11月）に記載されている、真空成膜法で形成されたアモルファス薄膜（ＩｎＧａＯ3（ＺｎＯ）薄膜）は、構成原子間の化学結合がネットワーク状に張り巡らされた連続膜であり、膜の内部に界面は存在しない。一方、半導体微粒子からなる膜では、粒子間に界面が存在する。そのため、従来の半導体膜（たとえば、ＺｎＯ微粒子からなる膜）では、界面抵抗が非常に高いため移動度が低い。ところが、本発明者らは、ＺｎＯにＩｎＧａＯ3を加えて複合酸化物の微粒子とすることによって、粒子間の界面抵抗を低減して移動度を向上できることを見出した。このように、本発明は、上記文献（Nature, Vol 432, 488頁から492頁、2004年11月）に記載された発明（アモルファス内部における移動度を向上させる発明）とは、膜の構造が異なり、ＩｎＧａＯ3の作用も異なる。
ＩｎＧａＯ3（ＺｎＯ）5のエタノール分散液を用いて、上述した方法によって、図１および図２に示す構造を有するＴＦＴを作製した。そして、そのＴＦＴの特性を測定した。具体的には、半導体パラメータアナライザを用い、ソース−ドレイン間の電圧を３ボルトに固定し、ゲート電圧を変えたときの、ソース−ドレイン間電流Ｉｄｓを測定した。測定結果を図３に示す。図３において、横軸はゲート電圧Ｖｇを示し、縦軸は、ソース−ドレイン間電流Ｉｄｓを示している。
ゲート電圧Ｖｇが約０．８ボルトで電流が増加し始めた。また、ゲート電圧Ｖｇが５ボルトのときにおけるオン／オフ比は、１０5を超えていた。このように、ＴＦＴは、液晶や有機ＥＬパネルを駆動できる性能を有していた。
図２のＴＦＴを用いた液晶パネルの一例の断面図を、図４に示す。図４の液晶パネル４０は、一般的な方法で作製した。まず、対向基板１１上に、ＩＴＯからなる共通電極１２を形成した。次に、ポリイミドからなる配向膜１３を、共通電極１２および画素電極２の上に、印刷によって形成した。次に、両側の基板をラビングし、基板上にスペーサーを散布してから、２つの基板を貼り合わせた。次に、２つの基板の間に液晶１４を注入し、液晶１４をＴＮ配向させた。このようにして、液晶パネルを作製した。この液晶パネルを、一般的な方法で駆動したところ、コントラストは１００以上であり、透過率は２０％以上であった。このように、液晶パネル４０は、良好な特性を示した。
次に、半導体微粒子の原料に占めるＺｎＯの割合を減らして、ＩｎＧａＯ3（ＺｎＯ）m（ｍは４以下の自然数）の式で示される微粒子を作製した。ｍが４以下の自然数の場合、微粒子は、アモルファスの微粒子となったが、特性はｍ＝５のときとあまり差はなかった。ｍが５より大きい場合、微粒子は単結晶であったが、ｍが大きくなるほど移動度が低下した。そのため、表示素子を駆動するには、ｍは１０以下であることが好ましい。なお、複合化合物ＩｎＧａＯ3（ＺｎＯ）mにおけるｍは、通常自然数である。しかし、生成物をＸ線などで分析した場合に、計測上の誤差、不純物、結晶欠陥などの影響によって、計測結果から算出したｍが、自然数から若干ずれることも当然ある。
上述した文献（Thin Solid Films, Vol.445, 322頁から326頁、2003年）では、ｍが５より大きいＩｎＧａＯ3（ＺｎＯ）mからなる単結晶膜を、大型化には適さないエピタキシャル成長で作製していた。これに対して、本発明では、インクジェット法などの低コストの印刷法を用いて半導体微粒子を塗布することによって半導体層を形成できる。そのため、本発明によれば、大型ディスプレイを実現できる。
また、半導体微粒子の表面に有機分子を吸着させるか、または、半導体微粒子の表面を水素化することが好ましい。そのようにすることによって、分散液中での半導体微粒子の凝集を抑制でき、また、半導体層の移動度を高めることができる。ただし、塗布された半導体微粒子の熱処理温度が１５０℃未満の場合には、移動度は極端に低下した。熱処理温度が高いほど半導体層の特性は向上する。熱処理温度は、１５０℃以上（たとえば２００℃以上）で、且つ、基板の耐熱温度以下であることが好ましい。１５０℃以上の温度で熱処理した半導体層の断面を電子顕微鏡で観察したところ、半導体層の中央では、微粒子間の隙間はほとんど無くなっていた。一方、半導体層の表面では微粒子間の距離が大きく、有機分子が残っていた。このことから、１５０℃の熱処理では有機分子は蒸発しないが、微粒子間から有機分子が移動することによって、半導体層の移動度が向上するものと考えられる。
ＩｎＧａＯ3（ＺｎＯ）5以外に、ＺｎＯ・Ｒｈ2Ｏ3からなるｐ型の半導体微粒子の合成について検討した。その結果、以下の方法で合成することができた。
以下の合成では、酢酸亜鉛無水物（Ｚｎ（Ａｃ）2）、酢酸ロジウム二量体（Ｒｈ（Ａｃ）2）、水酸化リチウム一水和物（ＬｉＯＨ・Ｈ2Ｏ）、エタノール（アブソリュートエタノール）、ドデカンチオール、およびヘキサンを用いた。これらは、和光純薬工業株式会社製のものを用いた。
まず、窒素雰囲気中で、酢酸亜鉛１ミリｍｏｌと酢酸ロジウム２ミリｍｏｌとを、沸騰させたエタノール１００ｍｌ中に溶かし、酢酸塩溶液を作製した。そして、この酢酸塩溶液を０℃に冷やした。また、別のビーカーで、１０ミリｍｏｌのＬｉＯＨ・Ｈ2Ｏをエタノール５０ｍｌに超音波バス中で溶かした。次に、酢酸塩溶液を攪拌しながら、その中にＬｉＯＨ溶液を滴下し、酢酸塩溶液のにごりがなくなって透明になったところで滴下を止めた。このとき、ＬｉＯＨ溶液の約１／２が滴下されていた。この段階で、亜鉛とロジウムの複合酸化物からなる微粒子が液体中に分散されていた。しかし、液体をそのまま数日間放置すると、微粒子が凝集して沈殿してしまった。そこで、微粒子の表面に吸着する界面活性剤（ドデカンチオール）５ミリｍｏｌを液体に加えて、２時間攪拌した。この処理によって、凝集が生じなくなった。
次に、微粒子の分散液にヘキサン４０ｍｌを加えて攪拌したのち、遠心分離機にかけ、沈殿物のみを取り出した。この工程によって、液体中の余分な成分である、酢酸リチウム、水およびドデカンチオールなどを取り除いた。次に、沈殿物をエタノール１００ｍｌに分散させ、ヘキサンを加えて遠心分離し、沈殿物を抽出する、というサイクルを行った。このサイクルを１０回繰り返した。最後に、６０℃の真空乾燥機中で、１時間、沈殿物を乾燥させた。
得られた粉末について、蛍光Ｘ線分光分析による組成分析、およびＸ線回折のパターン分析を行った。その結果、粉末は、ＺｎＲｈ2Ｏ4（すなわちＺｎＯ・Ｒｈ2Ｏ3）の微結晶であった。さらに、透過型電子顕微鏡で微粒子を観察すると、微粒子の直径はおよそ２ｎｍ〜５ｎｍの範囲にあった。高倍率の観察では結晶格子が見え、微粒子は単結晶の微粒子であることが確認された。また、微粒子同士は概ね等間隔に距離を保っていたため、ドデカンチオールが微粒子の表面に吸着していると考えられる。
次に、ＺｎＲｈ2Ｏ4微粒子のエタノール分散液を用いて基板上に薄膜を形成した。そして、その薄膜の４辺に、金からなる電極を形成して、ホール効果の測定を行った。その結果、薄膜はｐ型の導電性を示し、移動度は約０．３ｃｍ2／Ｖ・ｓであった。また、ＩｎＧａＯ3（ＺｎＯ）5からなる微粒子と同様に、図１および図２に示すＴＦＴ１０を作製したところ、オン／オフ比が１０4であった。このように、ＴＦＴは、比較的良好な特性を示した。
また、半導体微粒子の直径が大きすぎると、微粒子間の隙間が増えて、導電性が下がる。そのため、半導体微粒子の直径は、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。一方、半導体微粒子の直径が１ｎｍ未満であると、有機分子が粒径に比べて長くなり、表面の欠陥を塞ぎにくくなる。そのため、半導体微粒子の直径は、１ｎｍ以上であることが好ましい。
また、図４では、本発明の表示素子の例として、液晶パネルについて説明した。しかし、本発明の電子機器は、有機ＥＬ表示装置や無機ＥＬ表示装置などであってもよい。受光型または発光型の光変調層を本発明のＴＦＴを用いて駆動することによって、安価で薄型で軽量の表示素子を実現することが可能である。
本発明によれば、従来よりも移動度が高く大面積の半導体層を、印刷法によって安価に形成できる。また、その半導体層は、低温プロセスでプラスチック基板上に形成できる。そのため、本発明によれば、フィルム基板を用いた薄型で軽量の表示素子を、低コストで製造できる。また、本発明のＴＦＴを用いて、ＲＦタグなどの電子回路をプラスチック基板上に形成することが可能である。そのため、本発明は、フレキシブルな携帯端末などにも利用できる。
本発明は、その意図および本質的な特徴から逸脱しない限り、他の実施形態に適用しうる。この明細書に開示されている実施形態は、あらゆる点で説明的なものであってこれに限定されない。本発明の範囲は、上記説明ではなく添付した請求の範囲によって示されており、請求の範囲と均等な意味および範囲にあるすべての変更はそれに含まれる。
本発明は、薄膜トランジスタに利用できる。また、本発明は、表示素子や携帯端末といった電子機器に利用できる。
図１は、本発明の薄膜トランジスタの一例の断面図を示す。 図２は、図１に示した薄膜トランジスタについて、一部の構成を示す平面図である。 図３は、本発明の薄膜トランジスタの一例の特性を示す。 図４は、本発明の液晶パネルの一例の断面図を示す。

Claims (10)

  1. 半導体層と、前記半導体層に接続されたソース電極およびドレイン電極と、前記半導体層に隣接して形成された絶縁層と、前記絶縁層を挟んで前記半導体層に対向するゲート電極とを含む薄膜トランジスタであって、
    前記半導体層は、複合酸化物からなる半導体微粒子の集合体を含み、
    前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む、薄膜トランジスタ。
  2. 前記複合酸化物の組成が、ＩｎＧａＯ3（ＺｎＯ）m（ｍは１０以下の自然数）、または、ＺｎＯ・Ｒｈ2Ｏ3で表される請求項１に記載の薄膜トランジスタ。
  3. 前記半導体微粒子は、前記複合酸化物の結晶からなる請求項１に記載の薄膜トランジスタ。
  4. 前記半導体微粒子の平均粒径が５０ｎｍ以下である請求項１に記載の薄膜トランジスタ。
  5. 前記半導体微粒子の表面に界面活性剤が吸着している請求項１に記載の薄膜トランジスタ。
  6. 半導体層を含む薄膜トランジスタの製造方法であって、
    （ｉ）複合酸化物からなる半導体微粒子を含む液体を用いて前記微粒子の集合体を含む層を形成する工程と、
    （ii）前記層を１５０℃以上の温度で熱処理することによって前記半導体層を形成する工程とを含み、
    前記複合酸化物は、インジウム、ガリウムおよびロジウムからなる群より選ばれる少なくとも１つの元素と亜鉛とを含む、薄膜トランジスタの製造方法。
  7. 前記液体が界面活性剤を含む、請求項６に記載の製造方法。
  8. 電子回路を備える電子機器であって、
    前記電子回路が、請求項１に記載の薄膜トランジスタを含む電子機器。
  9. 表示装置である請求項８に記載の電子機器。
  10. 携帯端末である請求項８に記載の電子機器。
JP2008522419A 2006-06-19 2007-06-14 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器 Pending JPWO2007148601A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006168318 2006-06-19
JP2006168318 2006-06-19
PCT/JP2007/062026 WO2007148601A1 (ja) 2006-06-19 2007-06-14 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器

Publications (1)

Publication Number Publication Date
JPWO2007148601A1 true JPWO2007148601A1 (ja) 2009-11-19

Family

ID=38833343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522419A Pending JPWO2007148601A1 (ja) 2006-06-19 2007-06-14 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器

Country Status (3)

Country Link
US (1) US8013331B2 (ja)
JP (1) JPWO2007148601A1 (ja)
WO (1) WO2007148601A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076824A (ja) * 2008-11-20 2017-04-20 株式会社半導体エネルギー研究所 トランジスタの作製方法、及びトランジスタ
JP2021010168A (ja) * 2012-07-20 2021-01-28 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618337B2 (ja) 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI536577B (zh) * 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010132545A (ja) * 2008-12-05 2010-06-17 Korea Electronics Telecommun 金属酸化物の形成方法及びこれを含むトランジスタ構造体の形成方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN111081550A (zh) * 2009-06-30 2020-04-28 株式会社半导体能源研究所 用于制造半导体器件的方法及半导体器件
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105185837B (zh) * 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101517944B1 (ko) 2009-11-27 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2013093612A (ja) * 2013-01-22 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体及び半導体装置
CN109417037B (zh) * 2016-06-30 2024-03-15 株式会社Flosfia 氧化物半导体膜及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
KR100708644B1 (ko) 2004-02-26 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법
JP4738931B2 (ja) * 2005-07-29 2011-08-03 富士フイルム株式会社 ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
EP1938386B1 (en) 2005-08-09 2019-05-01 Cambridge Enterprise Limited Nanorod thin-film transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076824A (ja) * 2008-11-20 2017-04-20 株式会社半導体エネルギー研究所 トランジスタの作製方法、及びトランジスタ
JP2021010168A (ja) * 2012-07-20 2021-01-28 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8013331B2 (en) 2011-09-06
WO2007148601A1 (ja) 2007-12-27
US20090224239A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JPWO2007148601A1 (ja) 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5410013B2 (ja) 薄膜トランジスタ
Hennek et al. Exploratory combustion synthesis: amorphous indium yttrium oxide for thin-film transistors
Jeong et al. Solution-processed zinc tin oxide semiconductor for thin-film transistors
TWI520345B (zh) 非晶氧化物半導體材質、場效電晶體以及顯示元件
Chen et al. High-performance single-crystalline arsenic-doped indium oxide nanowires for transparent thin-film transistors and active matrix organic light-emitting diode displays
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US20080023698A1 (en) Device having zinc oxide semiconductor and indium/zinc electrode
US20060024860A1 (en) Semiconductor apparatus and process for fabricating the same
US20100117071A1 (en) Field-effect transistor, and process for producing field-effect transistor
US8957416B2 (en) Thin film transistor, manufacturing method of the same and electronic equipment
Zhang et al. High-performance Zinc-Tin-Oxide thin film transistors based on environment friendly solution process
WO2016045164A1 (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
WO2012124444A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP2008252097A (ja) 酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造
Subramanian et al. Solution-processed zinc oxide transistors for low-cost electronics applications
US10333084B2 (en) Semiconductor film, oxide microparticle dispersion, method for manufacturing semiconductor film, and thin film transistor
Lim et al. Device characteristics of inkjet-printed ZnO TFTs by solution process
JP6363706B2 (ja) 酸化物粒子及びその製造方法、酸化物粒子分散液、酸化物粒子薄膜の形成方法、薄膜トランジスタ、並びに電子素子
JP6177713B2 (ja) 薄膜の製造方法
Wang et al. Preparation and optical properties of Sn-and Ga-doped indium oxide semiconductor nanoparticles
JP6250481B2 (ja) 金属酸化物膜、金属酸化物膜の製造方法、薄膜トランジスタ、及び電子デバイス
Kumar et al. Laterally grown show better performance: ZnO nanorods network based field effect transistors
Sun Understanding the Effects of Quantum Confinement and High-K Gate Dielectrics in Solution-processed Metal Oxide Nanocrystal Transistors
JP6291311B2 (ja) 酸化物粒子及びその製造方法、薄膜の製造方法