CN101010781A - 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 - Google Patents

使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 Download PDF

Info

Publication number
CN101010781A
CN101010781A CNA2005800293853A CN200580029385A CN101010781A CN 101010781 A CN101010781 A CN 101010781A CN A2005800293853 A CNA2005800293853 A CN A2005800293853A CN 200580029385 A CN200580029385 A CN 200580029385A CN 101010781 A CN101010781 A CN 101010781A
Authority
CN
China
Prior art keywords
layer
substrate
sige layer
temperature
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800293853A
Other languages
English (en)
Other versions
CN100456424C (zh
Inventor
赵泽安
迈克尔·A.·库伯
菲利普·A.·桑德斯
师利仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101010781A publication Critical patent/CN101010781A/zh
Application granted granted Critical
Publication of CN100456424C publication Critical patent/CN100456424C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种使用低温晶片键合技术获得包含具有大于大约25原子百分比的高Ge含量的SiGe层的基本无缺陷SGOI衬底的方法。在本申请中描述的晶片键合工艺包括能够在SiGe层与低温氧化物层之间形成包含Si、Ge和O元素的键合界面即界面SiGeO层的初始预键合步骤。本发明还提供SGOI衬底以及包括该SGOI衬底的结构。

Description

使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法
技术领域
本发明涉及绝缘体上SiGe(SGOI)衬底的制造，更特别地涉及基本无缺陷的高Ge含量(＞25原子百分比)SGOI衬底以及其制造方法。本发明的方法包括晶片键合技术，该技术能够形成包含Si、Ge和O元素的界面键合层。界面键合层在这里称作界面SiGeO层。
背景技术
本领域技术人员众所周知，与体硅比较，应变硅可以增强电子及空穴的载流子迁移率。另外，迁移率增强的程度强烈地依赖于应变硅层中的应变水平。也就是说，施加的“张”应变越高，迁移率的增强越高。施加或引发对硅层的张应变的最普通实践是通过使用下方硅锗(SiGe)缓冲层，该层典型地是与体硅相比具有更大的晶格常数的弛豫SiGe层。因此，通过增加下方SiGe缓冲层的Ge含量，这又增加SiGe缓冲层的晶格常数，于是由于这两层之间更大的晶格失配，更高的“张”应变可以施加到硅层。
还众所周知，由于更低的源/漏结寄生电容、减小的短沟道效应，以及更好的器件隔离，所以在绝缘体上硅(SOI)衬底上制造的金属氧化物半导体场效应晶体管(MOSFET)器件可以具有比在体硅晶片上制造的器件好高达25-35％的性能。例如，在G.G.Shahidi“GHz时代的SOI技术”，IBM J.Res.& Dev.，Vol.46，pp.121-131(2002)中报告了这点。因此，希望将这两种效果结合，以在绝缘体上SiGe(SGOI)衬底上制造具有增强的载流子迁移率的应变硅层，以实现甚至高更的器件性能增益。
但是，该现有方案在其努力从SGOI上应变硅的这种协同结合中获得最佳器件性能时面临两个主要问题或难题。一个难题是制造具有高Ge含量的完全弛豫SiGe缓冲层，使得其晶格常数由Ge含量的值严格确定而与其弛豫程度无关的能力。否则，对硅层的施加“张”应变不会像期望的那么高。此外，在部分弛豫SiGe缓冲的情况中，由于随后的热处理或集成步骤，所以施加的应变会容易波动或改变，这是不希望的。
第二个难题是制造具有高Ge含量的几乎无缺陷SGOI衬底的能力，这是更难解决的问题。虽然热混合(TM)SGOI提出了制造SGOI衬底的可选方法，但是在TM-SGOI晶片上典型地形成的SiGe层是部分弛豫的，即最多大约50-65％弛豫，因此还必须实现具有大于90％弛豫的完全弛豫SiGe层。
类似地，在通过可选的SIMOX方法制造的SGOI衬底的制备中遇到了相同的困难。例如，参见T.Mizuno等人“通过SIMOX技术制造的绝缘体上SiGe衬底上的高性能应变硅p-MOSFET”，IEDMTech.Dig.，pp.934-936(1999)。
最近，证明了可以通过晶片键合技术将完全弛豫SiGe缓冲层转移到处理晶片。参见D.F.Canaperi等人的美国专利6,524,935号。但是，由该现有技术工艺制备的键合的SGOI晶片还遭受多种键合引发的缺陷，例如鼓泡、气泡、空隙等，尤其是对于Ge含量大于25原子百分比(at.％)的高Ge含量SGOI晶片。
发明内容
本发明描述使用低温晶片键合技术实现基本无缺陷SGOI衬底的方法，该衬底包含具有大于大约25原子百分比的高Ge含量的SiGe层。在本申请中使用术语“基本无缺陷”来表示具有大约为104至大约105个缺陷/cm2或更小的并且由初始SiGe缓冲支配的缺陷密度的，包括失配、螺纹缺陷、微孪晶、堆垛层错及其他缺陷的SiGe层。最近，研发了高温RT-CVD生长技术来生长具有103-104个缺陷/cm2的低缺陷密度的高含量SiGe缓冲。在本申请中描述的晶片键合工艺包括初始预键合退火步骤，该步骤能够在SiGe层与氧化物之间形成包括Si、Ge和O元素的键合界面即界面SiGeO层，这基本消除或减小任意的键合引发缺陷并且增加SGOI衬底的键合产量。
特别地，通过使覆盖有一层沉积的低温氧化物(随后用作隐埋氧化物，BOX)的初始高Ge含量SiGe晶片经过适当的热退火步骤，在本发明中在SiGe层与低温氧化物之间形成包括SiGeO薄层或Si/Ge氧化物的混合物的键合界面。该相互扩散的或富氧的SiGeO层，即键合界面或界面SiGeO层，被认为在增密步骤过程中担当捕捉缺陷或者防止挥发性气体或剩余物(例如羟基、氢气、氧气等)从BOX层或键合的BOX/SiGe界面透入SiGe膜的集结层，并且由此可以减小或消除任意不希望的由俘获的剩余挥发性物质导致的鼓泡。
另外，键合界面层，即界面SiGeO层，还可以在随后的后键合退火和晶片切割退火步骤过程中用来抑制氢气从高浓度区(智能切割区(smart cut region))扩散或迁移到SiGe/BOX界面。如果不实施这种退火步骤以及不存在这种界面层，那么键合SGOI及其高Ge含量层将受到与晶片键合工艺中的低产量典型相关的严重的鼓泡、气泡和空隙产生问题。然而，可以通过调节退火温度和时间来调整界面SiGeO层的厚度。
就广泛而言，本发明的方法包括步骤：
在包含位于牺牲衬底上的完全弛豫SiGe层的结构上形成低温氧化物；
在第一温度下对包含所述低温氧化物的所述结构进行第一退火，以在低温氧化物与所述SiGe层之间形成包含Si、Ge和O元素的界面层；
在所述完全弛豫SiGe层中提供注入区；
将所述低温氧化物键合到半导体衬底的表面，其中所述键合包括在所述低温氧化物的所述暴露表面与所述半导体衬底之间形成键合的接触键合、加强所述键合的第二温度下的第二退火，以及在大于第二温度的第三温度下执行的促使所述完全弛豫SiGe层中的所述注入区处的分离的第三退火，由此去除所述牺牲衬底和完全弛豫SiGe层的一部分；以及
在大于第三温度的第四温度下将结构重新退火以形成绝缘体上SiGe(SGOI)衬底，该衬底包括半导体衬底、位于所述半导体衬底上的所述低温氧化物，以及位于所述低温氧化物上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的所述完全弛豫SiGe层，其中通过所述界面层分开所述低温氧化物和所述完全弛豫SiGe层。
在一些实施方案中，可以在重新退火步骤之后使完全弛豫SiGe层变平滑和变薄。在本发明的又另一种实施方案中，可以在重新退火步骤之后在完全弛豫SiGe层上生长薄的SiGe缓冲层，并且可以在其上形成应变半导体层。可选地，可以在重新退火步骤之后直接在完全弛豫SiGe层上形成应变Si或SiGe半导体层。可以利用本领域众所周知的常规CMOS处理步骤在应变半导体层上形成至少一个互补金属氧化物半导体(CMOS)器件，例如nFET或pFET。
在另一种实施方案中，在低温氧化物的形成之前在完全弛豫SiGe层上形成高温氧化物。
除了上述处理步骤之外，本发明还提供绝缘体上SiGe(SGOI)衬底，该衬底包括：
半导体衬底；
位于所述半导体衬底上的隐埋氧化物层；以及
位于所述隐埋氧化物层上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的完全弛豫SiGe层，其中通过包括Si、Ge和O元素的界面层分开所述隐埋氧化物层和所述SiGe层。
本发明还提供一种半导体结构，该结构包括：
位于绝缘体上SiGe(SGOI)衬底上的应变半导体层，所述SGOI衬底包括半导体衬底、位于所述半导体衬底上的隐埋氧化物层，以及位于所述隐埋氧化物层上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的完全弛豫SiGe层，其中通过包括Si、Ge和O元素的界面层分开所述隐埋氧化物层和所述完全弛豫SiGe层。
应当注意，当与SiGe层结合使用时，术语“完全弛豫”表示具有大于90％的测量弛豫值的硅锗层。更优选地，本发明的完全弛豫SiGe层具有大于95％的测量弛豫值。
附图说明
图1A-1E是(通过横截面视图)说明本发明用来制造基本无缺陷的高Ge含量SGOI衬底的处理步骤的图示表示。
图2是在完全弛豫SiGe层上形成应变半导体层之后的图1E中所示SGOI衬底的横截面视图。
图3是显示使用本发明的方法制造的SGOI衬底的实际TEM横截面显微图。
具体实施方式
现在将通过参考伴随本申请的下面说明书和附图更详细地描述提供基本无缺陷的高Ge含量SGOI衬底及其制造方法的本发明。应当注意，在图1A-1E和图2中描绘的附图用于说明目的，因此没有按比例画出那些附图。
首先参考图1A，该图显示在本发明中利用的初始结构10。初始结构10包括位于牺牲衬底12的表面上的晶体的和完全弛豫的SiGe层14。牺牲衬底12可以包括任意类型的材料，包括半导体的、绝缘的或导电的，优选地是半导体的或绝缘的，并且更优选地是半导体的。可以用作牺牲衬底12的半导体材料的示例包括但不局限于：Si，SiGe，SiC，SiGeC，GaAs，InP，InAs，以及包括例如Si/SiGe，SOI和SGOI的分层半导体。可以用作牺牲衬底12的绝缘材料的例子包括各种玻璃或聚合物，并且可以用作牺牲衬底12的导电材料的例子包括金属。
根据本发明，SiGe层14是包含变化的Ge含量的渐变层，其中靠近牺牲衬底12的初始的Ge含量是低的(10原子百分比或更小，优选地5原子百分比或更小)。然后，以逐级的方式在SiGe层14中增加Ge含量，逐渐地达到期望的高Ge含量。“高Ge含量”是指具有大于25原子百分比的，优选地大于30原子百分比的，更优选地大于35原子百分比的，甚至更优选地大于45原子百分比的Ge含量的SiGe层。利用本领域技术人员众所周知的常规沉积方法例如超高真空化学汽相沉积(UHVCVD)或快速热化学汽相沉积(RTCVD)来形成SiGe层14的渐变部分。SiGe层14的渐变部分具有典型的大约100至大约1500nm的厚度。
在达到目标Ge含量之后，在提供图1A中所示的SiGe层14的渐变部分上形成厚的上方弛豫SiGe缓冲部分。利用本领域技术人员众所周知的沉积方法例如UHVCVD或RTCVD来形成SiGe层14的弛豫缓冲部分。SiGe层14的上方弛豫SiGe缓冲部分具有典型的大约500至大约3000nm的厚度。
如上所述形成的SiGe层14是具有高Ge含量(大于25原子百分比)的高弛豫(大于90％)层。SiGe层14的厚度是渐变部分和上方弛豫SiGe缓冲部分的总厚度。典型地，使用上面所提供的数字，SiGe层14具有大约1至大约5μm的厚度。应当注意，在图1A中没有具体地显示不同的部分(也就是，下方渐变部分和上方弛豫SiGe缓冲部分)。如果显示，则紧靠牺牲衬底12的表面的SiGe层14的下方部分将包含低Ge含量区，在低Ge含量区上方的区域将包括Ge含量以逐级方式增加的区域，并且Ge含量渐增部分上的上方部分将包括弛豫SiGe缓冲区。
因为SiGe层14的表面典型地是粗糙的，具有40至100nm的峰-峰粗糙度Rmax，所以在本发明的这种情况下典型地需要平面化工艺例如化学机械抛光(CMP)使SiGe层14变平滑和变薄。因此，现在可以对图1A中所示的结构进行能够使SiGe层14变平滑和变薄的CMP工艺。为了减轻或消除导致在随后清洗步骤中难以去除常规CMP工艺所产生的颗粒的平面化工艺过程中的嵌入颗粒问题，在本发明中利用大约1～2psi的非常规的低下力。如上所述，平面化步骤提供一种结构，其中SiGe层14是平滑的和薄的，即具有小于10nm的Rmax，以及具有大约500至大约1000nm的厚度。
在平面化工艺之后，典型地对结构10尤其是层14进行能够从SiGe层14的表面去除不想要的颗粒的清洗步骤。不想要的颗粒由上述CMP工艺产生。虽然可以利用任意的清洗工艺，但是在本发明中利用改良RCA湿法清洗工艺。改良RCA工艺利用NH4OH(氢氧化氨)、H2O2(过氧化氢)以及去离子水(DI)的组合，其中组分的比例是1∶1∶5。在50℃-60℃下加热的该组合可以彻底地清洗由CMP留在SiGe缓冲晶片上的残余物(包括颗粒)。改良RCA清洗工艺在本发明中是优选的，因为它能够形成以羟基为结尾的亲水表面。清洗工艺可以包括单个清洗步骤，但是多个清洗步骤是优选的。
在提供足够清洁和无颗粒的SiGe表面之后，在SiGe层14上形成低温氧化物16。在本发明中，可以直接在SiGe层14上形成低温氧化物16，或者可以首先形成高温氧化物然后在高温氧化物上形成低温氧化物16。通过本领域技术人员众所周知的两种工艺即等离子体增强化学汽相沉积(PECVD)工艺或低压化学汽相沉积(LPCVD)工艺来形成低温氧化物16。在大约450℃或更低的沉积温度下形成低温氧化物。在本发明的这种情况下形成的低温氧化物(下文中称作LTO)16具有典型的大约200至大约400nm的厚度。更优选地，LTO16具有大约280至大约320nm的厚度。如本领域技术人员众所周知的，LTO的特征在于具有非晶结构。
当利用高温氧化物(HTO)时，首先形成HTO，然后是LTO16的形成。在形成HTO的那些实施方案中，通过快速热化学汽相沉积工艺或沉积温度大于500℃的任意其他沉积工艺来形成HTO。如果存在，则HTO具有典型的大约5至大约30nm的厚度。更优选地，HTO将具有大约10至大约20nm的厚度。如本领域技术人员众所周知的，HTO可以是小于大约5nm的某个临界厚度下的晶体氧化物。
应当注意，在本发明的附图中，没有显示HTO层。在存在HTO的实施方案中，HTO应当位于SiGe层14与上方LTO16之间。HTO的存在有助于调整将随后形成的界面键合层的厚度。
接下来，在第一退火温度T1下执行第一退火步骤，这能够在LTO16与SiGe层14之间形成界面键合层18。在存在HTO的实施方案中，界面键合层18位于HTO/LTO堆叠与SiGe层14之间。根据本发明，界面键合层18包括Si、Ge和O元素。因此，界面键合层18在这里称作SiGeO层。
在大约600°至大约700℃的温度T1下执行本发明中所利用的第一退火步骤大约300至大约1000分钟的时间。更特别地，在大约620°至大约630℃的温度T1下执行形成界面层18的第一退火步骤大约450至大约800分钟的时间。在包含He，N2，Ar，Kr，Ne，Xe或它们的混合物的惰性气氛中典型地执行第一退火步骤。可选地，可以利用包含N2和H2的混合物的形成气体。可以在利用单个斜升率的单个目标温度下执行第一退火，或者可以利用使用多种斜率和浸润时间的多种斜坡和浸润周期。
第一退火也适合于驱逐出LTO16内的过多羟基和挥发性气体以及增密LTO16的目的。调节退火温度以及/或者改变退火时间可以调整界面层18的厚度。典型地，由本发明的第一退火步骤形成的界面层18具有大约10至大约50nm的厚度，并且大约25至大约35nm的厚度是更典型的。
除了上面的特征之外，界面层18对于在下文中提到的后键合以及分离退火过程中停止从SiGe层14的任意出气以保证形成基本低缺陷和高质量的SGOI衬底是至关重要的。本质上，界面层18帮助“集结”结构缺陷和任意的残余气体，促进SiGe层14和LTO16之间更强和更稳定的界面。例如，在图1B中显示已执行第一退火步骤之后形成的作为结果的结构。
接下来，如图1C中所示，在SiGe层14的一个区域中形成注入区20。穿过LTO16、界面层18将H离子22例如H2 +注入到SiGe层14中形成注入区20。注入区20具有位于SiGe层14的上表面下方大约200至大约500nm深度的峰值离子浓度。通过氢离子的注入形成注入区20。注入条件可以根据SiGe层14的厚度而改变。用于形成层注入区20的典型注入条件如下：大约60至大约150KeV的离子能量以及大约3E16至大约5E16个原子/cm2的氢离子剂量。更典型地，利用在大约120至大约125KeV的能量以及大约3.5E16至大约4.5E16个原子/cm2的氢离子剂量下执行的离子注入工艺来形成注入区20。
接下来，可以使用另一个CMP步骤将LTO16厚度减薄到可以由本领域技术人员选择的期望厚度值。典型地，对于大多数类型的器件，在本发明的这种情况下，将LTO16减薄到大约100至大约200nm的厚度，并且大约140至大约160nm的厚度是更典型的。在发明方法的这种情况下执行的CMP工艺也用来获得满足晶片键合的典型表面要求的，即均方根粗糙度Rrms小于0.5nm的平滑LTO表面。在CMP工艺之后，可以利用如上所述的进一步的清洗步骤来清洗LTO16的平滑表面。
接下来，将图1C中所示的结构键合到半导体衬底24，提供例如图1D中所示的结构。如所示，将图1C中所示的暴露的LTO表面键合到半导体衬底24的表面。半导体衬底24包括可以用作牺牲衬底12的上述半导体材料的一种。键合步骤包括首先使半导体衬底24的表面与LTO16的表面密切接触。可以接触步骤过程中以及/或者之后施加外部压力。
在正常室温下执行接触进而初始键合。“正常室温”是指大约18°至大约40℃的温度。在键合工艺之前，对将键合到LTO16的半导体衬底24的表面进行清洗工艺，例如上述的改良RCA清洗工艺。应当注意，改良RCA清洗工艺形成以羟基为结尾的亲水表面。LTO16和半导体衬底24上的亲水表面的形成帮助促进两个层之间的键合。特别地，通过氢键的形成以及随后更强的硅氧键的形成在这些配合表面(LTO16和半导体衬底24)处促进键合。
在包括接触键合的初始键合工艺之后，键合工艺还包括后键合退火(即第二退火步骤)，在相对低的温度T2下执行后键合退火，以防止在该后退火(即第二退火)过程中所实现的键合加强之前发生注入区20中的氢诱发开裂传播。典型地，在大约225°至大约350℃的温度T2下执行第二退火步骤大约5至大约30小时的时间。更典型地，在大约250°至大约300℃的温度T2下执行第二退火步骤大约16至大约24小时的时间。在上述气氛的一种中执行该退火步骤，并且可以利用包含不同的斜升率、浸润周期以及冷却速率的多种加热策略。
在键合增强的第二退火步骤之后，在大于T2的温度T3下执行第三退火步骤，以允许发生氢诱发Oswald催熟效应，也就是在SiGe层14中在注入区20的平面处形成开裂。也就是，在注入区20处形成开裂的温度下执行T3，该开裂能够从结构中分离即分开SiGe层14的一部分以及下方牺牲衬底12。剃刀刀锋或其他类似手段可以用来辅助分离工艺。例如，在图1E中显示作为结果的结构。
典型地，在大约485°至大约550℃的温度T3下执行第三退火步骤(可以称作分离退火)大约4至大约6小时的时间。更典型地，在大约495°至大约505℃的温度T3下执行第三退火步骤大约4.5至大约5.5小时的时间。在上述气氛的一种中执行该第三退火步骤，并且可以利用包含不同的斜升率、浸润周期以及冷却速率的多种加热策略。
根据本发明，加强键合对的温度T2小于引起结构分裂的温度T3。此外，用于在LTO16和完全弛豫SiGe层14之间形成键合界面的温度T1大于分裂温度T3。并且，温度T1等于或大于T4(在下文中讨论)。
可以执行在大于T3的第四温度T4下执行的重新退火步骤，以进一步加强层之间的键合。在大约600°至大约700℃的温度T4下典型地实施在本发明中执行的重新退火步骤即第四退火大约1至大约10小时的时间。更典型地，在大约620°至大约630℃的温度T4下执行第四退火步骤大约7.5至大约8.5小时的时间。在上述气氛的一种中执行该第四退火步骤，并且可以利用包含不同的斜升率、浸润周期以及冷却速率的多种加热策略。
应当注意，可以执行第二和第三退火步骤，而不破坏相同退火室内的真空。可选地，如果希望的话，可以在不同的退火室中执行第二、第三以及第四退火。
在本发明的这种情况下，可以对在分裂工艺之后留下的SiGe层14进行减薄步骤，其中CMP、离子束刻蚀，或高压氧化以及湿法刻蚀工艺可以用来将SiGe层14减薄到期望的最终厚度。典型地，SiGe层14的期望最终厚度为大约5至大约50nm，并且大约10至大约25nm的最终期望厚度是更典型的。在减薄之前，可以利用上述的低下力CMP工艺使留下的SiGe层14的表面变平滑。
上面的处理步骤提供绝缘体上SiGe(SGOI)衬底26(参见图1E)，该衬底包括半导体衬底24、位于半导体衬底24上的低温氧化物16，以及位于低温氧化物16上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的完全弛豫SiGe层14。如所示，在低温氧化物16与完全弛豫SiGe层14之间仍然存在界面层18。应当注意，LTO16是最终SGOI衬底26的隐埋绝缘层。
图2显示进一步的处理步骤，其中在SiGe层14上形成应变半导体层28，或者可选地可以在应变半导体层28的形成之前形成具有与层14相同Ge含量或不同Ge含量的薄的(大约10nm或更小的量级)再生长SiGe层。如上所述形成再生长SiGe层。通过外延生长工艺形成可以包括Si，SiGe，SiC，SiGeC等的应变半导体层28。在本发明的这种情况下形成的应变半导体层28典型地具有大约2至大约20nm的厚度，并且大约3至大约10nm的厚度是更典型的。
应当注意，层14进而应变半导体层28的表面晶体取向可以是(100)，(110)，(111)或者任意其他类似结晶取向。
然后可以执行常规的CMOS处理步骤，以在图2中所示的结构的表面上提供至少一个CMOS器件例如FET。
提供下面的例子来说明用于形成基本无缺陷的高Ge含量SGOI衬底的本发明的方法。
实例
在该实例中，利用本发明的处理步骤提供基本低缺陷的高Ge含量SGOI晶片。该工艺遵循上面概述的一般步骤，但是提供发明方法的更详细和具体的实施。该工艺以常规RCA湿法清洗所清洗的体Si晶片开始。然后利用常规的沉积工艺在体Si晶片上沉积渐变SiGe缓冲层。SiGe缓冲层的总厚度为大约1.5至2.0μm。具有大约1.5psi的下力的化学机械抛光(CMP)用来使SiGe缓冲层的表面变平滑，并且同时将缓冲层的厚度减小几百纳米的量。然后，除了通常与CMP关联的常规刷洗之外，进一步在改良RCA溶液中清洗晶片几次以去除CMP所留下的颗粒和残余物。一旦晶片达到所要求的清洁度(通常在晶片上的由颗粒扫描器计算的几十至几百个颗粒是可接受的)，则在平滑的且清洁的SiGe层上沉积具有大约300nm厚度的LTO。为了消除由涉及高温的随后工艺步骤中的出气所诱发的缺陷，在625℃下将具有沉积LTO的晶片退火大约800分钟。图3中所示的TEM横截面表明了在LTO和SiGe缓冲层之间形成了具有大约30至40nm厚度的SiGeO界面氧化物层。在图3中，Si处理衬底＝半导体衬底24，BOX＝LTO16，SiGeO＝界面18，t-SiGe＝SiGe层14，以及其余层如所示的可以在本申请的SGOI衬底上形成的额外层。
然后，在大约130KeV的能量以及高达大约3.6E16个原子/cm2的剂量下用离子化氢H2 +对晶片进行离子注入。基于SIMS数据(没有显示)，该能量下的离子化氢穿透LTO层并且达到SiGe缓冲层中的大约300nm的深度。在氢注入之后，抛光LTO层以将其厚度减小到大约150nm的指定厚度，以及使其表面平滑以满足键合的表面条件即Rrms＜0.5nm。使用刷洗以及随后改良RCA清洗来清洗CMP的颗粒残余物。在新鲜的改良RCA清洗溶液中重新清洗LTO的表面以及Si处理衬底，并且在使两个表面接触之前在N2气氛中使这两个键合表面变干。
在300℃下实施后键合退火20小时，以通过将氢键转变成共价键来加强LTO和Si晶片之间的键合。通过在500℃下退火5小时来分裂键合对。然后，在625℃下将具有转移层的处理晶片退火8小时，以进一步加强SGOI衬底的完整性。CMP接触抛光用来使转移的SGOI层变平滑。可以通过CMP或离子束刻蚀进一步减小最终SGOI厚度。
对在这种SGOI衬底上构建的应变Si-MODFET器件执行迁移率实验，这些实验的结果概列如下：
在295K下：1741cm2/Vs，1.46×1012cm-2，
在25K下：16,062cm2/Vs，1.26×1012cm-2，
迁移率实验的结构表明了可以使用发明的SGOI衬底材料获得高迁移率。类似地，对于当前的应变Si MOSFET器件，已在具有20-50原子百分比的Ge含量的SGOI衬底上证明了500-1000cm2/Vs的电子迁移率。
对于n-MOSFET或n-MODFET器件应用，可以在最终SGOI结构上沉积外延硅，以形成增强电子迁移率的张应变硅层。类似地，可以在最终SGOI结构上沉积高Ge含量SiGe层(即大于50％)，以形成适合于p-MOSFET或p-MODFET器件应用的增强空穴迁移率的压应变SiGe沟道。
虽然已关于其优选实施方案具体显示以及描述了本发明，但是本领域技术人员应当明白，可以做出在形式和细节上的前述及其他改变，而不背离发明的本质和范围。因此，本发明不局限于所描述以及所说明的精确形式和细节，而是处于附加权利要求书的本质和范围内。

Claims (40)

1.一种形成绝缘体上SiGe衬底的方法，包括步骤：
在包含位于牺牲衬底上的完全弛豫SiGe层的结构上形成低温氧化物；
在第一温度下对包含所述低温氧化物的所述结构进行第一退火，以在低温氧化物与所述SiGe层之间形成包含Si、Ge和O元素的界面层；
在所述完全弛豫SiGe层中提供注入区；
将所述低温氧化物键合到半导体衬底的表面，其中所述键合包括在所述低温氧化物的所述暴露表面与所述半导体衬底之间形成键合的接触键合、加强所述键合的第二温度下的第二退火、以及在大于第二温度的第三温度下执行的引起所述完全弛豫SiGe层中的所述注入区处的分离的第三退火，由此所述牺牲衬底和完全弛豫SiGe层的一部分被去除；以及
在大于第三温度的第四温度下将结构重新退火以形成绝缘体上SiGe(SGOI)衬底，该衬底包括半导体衬底、位于所述半导体衬底上的所述低温氧化物、以及位于所述低温氧化物上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的所述完全弛豫SiGe层，其中所述低温氧化物和所述完全弛豫SiGe层通过所述界面层分开。
2.根据权利要求1的方法，其中所述完全弛豫SiGe层具有大于90％的测量弛豫值。
3.根据权利要求1的方法，其中所述完全弛豫SiGe层包括下方渐变部分和上方弛豫缓冲部分。
4.根据权利要求3的方法，其中所述下方渐变部分包括具有靠近所述牺牲衬底的表面的具有10原子百分比或更少Ge的低Ge含量区、Ge含量以逐级方式增加的中间区，以及具有大于25原子百分比的Ge含量的上方区。
5.根据权利要求1的方法，其中通过包括超高真空化学汽相沉积或快速热化学汽相沉积的沉积工艺来形成所述完全弛豫SiGe。
6.根据权利要求1的方法，其中在形成所述低温氧化物之前对所述完全弛豫SiGe层进行包括大约1至大约2psi的下力的化学机械抛光工艺。
7.根据权利要求6的方法，其中所述化学机械抛光工艺提供具有小于10nm的峰-峰粗糙度以及大约500至大约1000nm的厚度的平滑且减薄的SiGe层。
8.根据权利要求6的方法，还包括进行所述化学机械抛光工艺的清洗步骤。
9.根据权利要求8的方法，其中所述清洗步骤为所述完全弛豫SiGe层提供无颗粒表面。
10.根据权利要求1的方法，其中所述形成所述低温氧化物包括在大约450℃或更低的温度下执行的沉积工艺。
11.根据权利要求1的方法，还包括在形成所述低温氧化物之前形成高温氧化物，利用在大于500℃的温度下执行的沉积工艺来形成所述高温氧化物。
12.根据权利要求1的方法，其中在大约600°至大约700℃的温度下执行所述第一退火大约300至大约1000分钟的时间。
13.根据权利要求1的方法，其中所述形成所述注入区包括氢离子注入工艺。
14.根据权利要求1的方法，还包括在所述键合之前清洗所述低温氧化物以及所述半导体衬底，其中在各个材料上形成亲水表面。
15.根据权利要求1的方法，其中所述在正常室温下执行所述接触键合。
16.根据权利要求1的方法，其中所述第二温度为大约225°至大约350℃。
17.根据权利要求1的方法，其中所述第三温度为大约485°至大约550℃。
18.根据权利要求1的方法，其中所述第四温度为大约600°至大约700℃。
19.根据权利要求1的方法，其中可以执行所述第二和第三退火而不破坏真空。
20.根据权利要求1的方法，其中第二温度小于第三温度，并且第一温度大于第三温度，但等于或大于第四温度。
21.根据权利要求1的方法，还包括在所述重新退火之后执行的减薄步骤。
22.根据权利要求21的方法，其中所述减薄步骤包括化学机械抛光、离子束刻蚀、或者高压氧化及湿法刻蚀的组合。
23.根据权利要求1的方法，还包括在所述重新退火之后在完全弛豫SiGe层上形成应变半导体层。
24.根据权利要求23的方法，其中在形成所述应变半导体层之前再生长弛豫SiGe层。
25.一种绝缘体上SiGe(SGOI)衬底，包括：
半导体衬底；
位于所述半导体衬底上的隐埋氧化物层；以及
位于所述隐埋氧化物层上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的完全弛豫SiGe层，其中所述隐埋氧化物层和所述完全弛豫SiGe层通过包括Si、Ge和O元素的界面层分开。
26.根据权利要求25的SGOI衬底，其中所述完全弛豫SiGe层具有大于90％的测量弛豫值。
27.根据权利要求25的SGOI衬底，其中所述界面层具有大约10至大约50nm的厚度。
28.根据权利要求25的SGOI衬底，其中所述完全弛豫SiGe层具有大约5至大约50nm的厚度。
29.根据权利要求25的SGOI衬底，其中所述隐埋氧化物包括低温氧化物。
30.根据权利要求25的SGOI衬底，其中所述隐埋氧化物包括低温氧化物和高温氧化物的堆叠。
31.一种半导体结构，包括：
位于绝缘体上SiGe(SGOI)衬底上的应变半导体层，所述SGOI衬底包括半导体衬底、位于所述半导体衬底上的隐埋氧化物层、以及位于所述隐埋氧化物层上的具有大约104至大约105个缺陷/cm2或更小的缺陷密度和大于25原子百分比的Ge含量的完全弛豫SiGe层，其中所述隐埋氧化物层和所述完全弛豫SiGe层通过包括Si、Ge和O元素的界面层分开。
32.根据权利要求31的半导体结构，其中所述完全弛豫SiGe层具有大于90％的测量弛豫值。
33.根据权利要求31的半导体结构，其中所述界面层具有大约10至大约50nm的厚度。
34.根据权利要求31的半导体结构，其中所述完全弛豫SiGe层具有大约5至大约50nm的厚度。
35.根据权利要求31的半导体结构，其中所述隐埋氧化物包括低温氧化物。
36.根据权利要求31的半导体结构，其中所述隐埋氧化物包括低温氧化物和高温氧化物的堆叠。
37.根据权利要求31的半导体结构，还包括位于所述应变半导体上的至少一个CMOS器件。
38.根据权利要求37的半导体结构，其中所述至少一个CMOS器件是FET。
39.根据权利要求31的半导体结构，其中所述应变半导体层以及所述完全弛豫SiGe层具有相同的表面结晶取向。
40.根据权利要求39的半导体结构，其中所述表面结晶取向包括(100)，(111)或(110)。
CNB2005800293853A 2004-09-13 2005-03-15 绝缘体上sige衬底及其形成方法 Expired - Fee Related CN100456424C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/939,736 2004-09-13
US10/939,736 US7235812B2 (en) 2004-09-13 2004-09-13 Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Publications (2)

Publication Number Publication Date
CN101010781A true CN101010781A (zh) 2007-08-01
CN100456424C CN100456424C (zh) 2009-01-28

Family

ID=36032957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800293853A Expired - Fee Related CN100456424C (zh) 2004-09-13 2005-03-15 绝缘体上sige衬底及其形成方法

Country Status (7)

Country Link
US (3) US7235812B2 (zh)
EP (1) EP1800345B1 (zh)
JP (1) JP4906727B2 (zh)
KR (1) KR100968320B1 (zh)
CN (1) CN100456424C (zh)
TW (1) TWI353670B (zh)
WO (1) WO2006031247A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN101866875A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移和离子注入技术制备sgoi材料的方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN102106006B (zh) * 2008-06-02 2014-12-10 Lg伊诺特有限公司 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
CN106611793A (zh) * 2015-10-21 2017-05-03 三星电子株式会社 应变堆叠的纳米片fet和/或量子阱堆叠的纳米片
CN107731817A (zh) * 2017-10-27 2018-02-23 重庆邮电大学 制造双极互补金属氧化半导体器件的方法及硅基多层结构
CN107799459A (zh) * 2016-09-06 2018-03-13 中芯国际集成电路制造(上海)有限公司 一种绝缘体上锗硅衬底及其制造方法和半导体器件
CN108183104A (zh) * 2017-12-27 2018-06-19 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN108447819A (zh) * 2018-04-18 2018-08-24 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN108701589A (zh) * 2016-02-16 2018-10-23 G射线瑞士公司 用于跨越键合界面传输电荷的结构、系统和方法
CN109427828A (zh) * 2017-09-04 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN111508892A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 Soi晶圆片的制作方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US7550370B2 (en) * 2004-01-16 2009-06-23 International Business Machines Corporation Method of forming thin SGOI wafers with high relaxation and low stacking fault defect density
WO2006033292A1 (ja) * 2004-09-24 2006-03-30 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
JP2006303089A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコン基板の洗浄方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
KR100673020B1 (ko) 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US20070257315A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7897480B2 (en) * 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US20100176482A1 (en) * 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5961332B2 (ja) * 2009-09-17 2016-08-02 サイオニクス、エルエルシー 感光撮像素子および関連方法
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
US8124470B1 (en) 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
US8859389B2 (en) * 2011-01-28 2014-10-14 Kabushiki Kaisha Toshiba Methods of making fins and fin field effect transistors (FinFETs)
JP5830255B2 (ja) * 2011-03-03 2015-12-09 信越化学工業株式会社 半導体基板の製造方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US8564085B2 (en) * 2011-07-18 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor structure
US8865507B2 (en) 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
WO2013056249A1 (en) * 2011-10-13 2013-04-18 Sionyx, Inc. Three dimensional architecture semiconductor devices and associated methods
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
TWI458090B (zh) * 2011-12-22 2014-10-21 Nat Inst Chung Shan Science & Technology Structure and method for manufacturing a crystalline layer on a patterned insulating layer
US8648388B2 (en) 2012-02-15 2014-02-11 International Business Machines Corporation High performance multi-finger strained silicon germanium channel PFET and method of fabrication
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
US8828762B2 (en) 2012-10-18 2014-09-09 International Business Machines Corporation Carbon nanostructure device fabrication utilizing protect layers
JP2016504047A (ja) * 2013-01-18 2016-02-12 グリコトープ ゲーエムベーハー タンパク質発現を向上させるための融合ペプチド
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
CN104078407B (zh) * 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
EP3039708A1 (en) * 2013-08-26 2016-07-06 The Regents Of The University Of Michigan Thin film lift-off via combination of epitaxial lift-off and spalling
US9343303B2 (en) 2014-03-20 2016-05-17 Samsung Electronics Co., Ltd. Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
GB2541146B (en) * 2014-05-23 2020-04-01 Massachusetts Inst Technology Method of manufacturing a germanium-on-insulator substrate
JP6686419B2 (ja) * 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
US10658474B2 (en) 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates
US11851325B2 (en) 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
CN110676158B (zh) * 2019-09-30 2022-06-14 闽南师范大学 一种实现晶格阻断的零气泡Ge/Si异质混合集成方法
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
EP1364411A1 (en) * 2001-03-02 2003-11-26 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US20020167048A1 (en) * 2001-05-14 2002-11-14 Tweet Douglas J. Enhanced mobility NMOS and PMOS transistors using strained Si/SiGe layers on silicon-on-insulator substrates
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US7194760B2 (en) 2001-05-21 2007-03-20 Nokia Corporation Method for protecting privacy when using a Bluetooth device
JP3648466B2 (ja) * 2001-06-29 2005-05-18 株式会社東芝 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法
US20020049817A1 (en) 2001-07-12 2002-04-25 Eatamar Drory Storageless system and method for unified messaging on existing mail accounts via standard internet mail protocols
CN1184692C (zh) * 2001-08-24 2005-01-12 中国科学院上海冶金研究所 一种多层结构绝缘层上锗化硅材料及制备方法
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
KR20060056331A (ko) * 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106006B (zh) * 2008-06-02 2014-12-10 Lg伊诺特有限公司 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN101866875A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移和离子注入技术制备sgoi材料的方法
CN101866875B (zh) * 2010-06-01 2011-12-07 中国科学院上海微系统与信息技术研究所 一种利用层转移和离子注入技术制备sgoi材料的方法
CN101866874B (zh) * 2010-06-01 2013-05-22 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN106611793A (zh) * 2015-10-21 2017-05-03 三星电子株式会社 应变堆叠的纳米片fet和/或量子阱堆叠的纳米片
CN106611793B (zh) * 2015-10-21 2021-07-06 三星电子株式会社 应变堆叠的纳米片fet和/或量子阱堆叠的纳米片
CN108701589A (zh) * 2016-02-16 2018-10-23 G射线瑞士公司 用于跨越键合界面传输电荷的结构、系统和方法
CN107799459A (zh) * 2016-09-06 2018-03-13 中芯国际集成电路制造(上海)有限公司 一种绝缘体上锗硅衬底及其制造方法和半导体器件
CN107799459B (zh) * 2016-09-06 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种绝缘体上锗硅衬底及其制造方法和半导体器件
CN109427828A (zh) * 2017-09-04 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109427828B (zh) * 2017-09-04 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN107731817A (zh) * 2017-10-27 2018-02-23 重庆邮电大学 制造双极互补金属氧化半导体器件的方法及硅基多层结构
CN107731817B (zh) * 2017-10-27 2019-11-29 重庆邮电大学 制造双极互补金属氧化半导体器件的方法及硅基多层结构
CN108183104A (zh) * 2017-12-27 2018-06-19 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN108183104B (zh) * 2017-12-27 2023-07-04 长鑫存储技术有限公司 半导体存储器件结构及其制作方法
CN108447819A (zh) * 2018-04-18 2018-08-24 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN108447819B (zh) * 2018-04-18 2021-06-11 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN111508892A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 Soi晶圆片的制作方法

Also Published As

Publication number Publication date
EP1800345B1 (en) 2013-08-14
US20060054891A1 (en) 2006-03-16
US20090004831A1 (en) 2009-01-01
EP1800345A2 (en) 2007-06-27
CN100456424C (zh) 2009-01-28
EP1800345A4 (en) 2008-11-05
WO2006031247A2 (en) 2006-03-23
JP2008512868A (ja) 2008-04-24
WO2006031247A3 (en) 2006-10-12
JP4906727B2 (ja) 2012-03-28
TWI353670B (en) 2011-12-01
KR100968320B1 (ko) 2010-07-08
KR20070055513A (ko) 2007-05-30
US7235812B2 (en) 2007-06-26
US20070218647A1 (en) 2007-09-20
US7445977B2 (en) 2008-11-04
TW200623408A (en) 2006-07-01
US7704815B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
CN100456424C (zh) 绝缘体上sige衬底及其形成方法
US7897480B2 (en) Preparation of high quality strained-semiconductor directly-on-insulator substrates
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
KR100878061B1 (ko) 복합물 기판의 제조방법
US6893936B1 (en) Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7282425B2 (en) Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7335545B2 (en) Control of strain in device layers by prevention of relaxation
US6583000B1 (en) Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
US7498229B1 (en) Transistor and in-situ fabrication process
US20020090758A1 (en) Method and resulting device for manufacturing for double gated transistors
US20060011984A1 (en) Control of strain in device layers by selective relaxation
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
TW200418131A (en) Strained semiconductor on insulator substrate and method of forming the same
Clavelier et al. Review of some critical aspects of Ge and GeOI substrates
Cheng et al. Relaxed Silicon-Germanium on Insulator (SGOI)
Morishita et al. RECENT ADVANCES IN SOS MATERIALS AND DEVICES

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20210315

CF01 Termination of patent right due to non-payment of annual fee