CN107799459B - 一种绝缘体上锗硅衬底及其制造方法和半导体器件 - Google Patents
一种绝缘体上锗硅衬底及其制造方法和半导体器件 Download PDFInfo
- Publication number
- CN107799459B CN107799459B CN201610804720.2A CN201610804720A CN107799459B CN 107799459 B CN107799459 B CN 107799459B CN 201610804720 A CN201610804720 A CN 201610804720A CN 107799459 B CN107799459 B CN 107799459B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- silicon
- germanium
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 172
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 239000012212 insulator Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000001039 wet etching Methods 0.000 claims abstract description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- -1 8slm Chemical compound 0.000 description 1
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
Abstract
本发明提供一种绝缘体上锗硅衬底及其制造方法和半导体器件，涉及半导体技术领域。该方法包括：提供第一衬底，在所述第一衬底的正面依次形成缓冲层、牺牲层和锗硅层；提供第二衬底，在所述第二衬底上形成第一绝缘层；将所述第一衬底上的形成有所述锗硅层的面和所述第二衬底上形成有所述第一绝缘层的面相接合；形成从所述第一衬底的背面开始，依次贯穿所述第一衬底和所述缓冲层的若干开口，所述开口暴露所述牺牲层；通过所述开口，湿法刻蚀去除所述牺牲层，并同时使剩余的所述第一衬底和所述缓冲层从所述牺牲层上剥离。根据本发明的制造方法制备获得绝缘体上锗硅衬底，该绝缘体上锗硅衬底的锗硅层厚度均匀，质量更好。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种绝缘体上锗硅衬底及其制造方法和半导体器件。
背景技术
在半导体技术领域中，随着射频电路(RF)工作频率和集成度的提高，衬底材料对电路性能的影响越来越大。绝缘体上硅(SOI)衬底因其良好的电学性能和与CMOS工艺兼容的特点，在射频电路等领域得到了广泛的应用。
目前为了提高电子迁移率，绝缘体上锗硅开始被用作衬底，SiGe层的电子迁移率高于纯硅材料，约是纯硅材料的2倍，利用这种高电子迁移率不仅能够降低噪声、偏置电流和馈电功率，还可提高工作频率，与纯硅材料相比，SiGe还能够在非常宽的温度范围内实现稳定的工作特性，因此由于SiGe具有上述显著的优点，其被广泛应用于双极型和先进的CMOS器件中。
而目前如何制备高质量的绝缘体上锗硅衬底，仍然是业界内急需解决的技术问题之一。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一中提供一种绝缘体上锗硅衬底的制造方法，包括：
提供第一衬底，在所述第一衬底的正面依次形成缓冲层、牺牲层和锗硅层；
提供第二衬底，在所述第二衬底上形成第一绝缘层；
将所述第一衬底上的形成有所述锗硅层的面和所述第二衬底上形成有所述第一绝缘层的面相接合；
形成从所述第一衬底的背面开始，依次贯穿所述第一衬底和所述缓冲层的若干开口，所述开口暴露所述牺牲层；
通过所述开口，湿法刻蚀去除所述牺牲层，并同时使剩余的所述第一衬底和所述缓冲层从所述牺牲层上剥离。
进一步，在将所述第一衬底和所述第二衬底相接合之前，还包括在所述第一衬底上的所述锗硅层表面上形成第二绝缘层的步骤。
进一步，在所述锗硅层上形成所述第二绝缘层的方法包括以下步骤：
在所述锗硅层上生长硅外延层；
对所述硅外延层进行氧化，以形成所述第二绝缘层。
进一步，所述缓冲层的材料包括锗硅；所述牺牲层的材料包括锗。
进一步，在同一沉积腔室中，依次顺序外延生长所述缓冲层、锗硅层、所述牺牲层和所述硅外延层。
进一步，在所述第二衬底上形成所述第一绝缘层的方法包括以下步骤：
在所述第二衬底的表面上沉积形成多晶硅层；
至少氧化部分所述多晶硅层，以形成所述第一绝缘层。
进一步，所述第一绝缘层的厚度范围为0.1μm～5μm。
进一步，在形成所述开口之前，所述第一衬底和所述第二衬底相接合之后，还包括从所述第一衬底的背面开始对所述第一衬底进行减薄处理的步骤。
进一步，所述减薄处理之后，剩余的所述第一衬底的厚度范围为0～30μm。
进一步，形成所述开口的方法包括以下步骤：
在所述第一衬底的背面形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜，依次刻蚀所述第一衬底和所述缓冲层，直到暴露所述牺牲层，以形成所述若干开口。
进一步，所述湿法刻蚀对所述牺牲层的刻蚀速率大于对所述缓冲层和/或所述第一衬底的刻蚀速率。
进一步，所述湿法刻蚀使用包括双氧水的刻蚀剂或使用包括HClO4和Ce(NH4)2(NO3)6的刻蚀剂。
进一步，在所述第一衬底上形成所述缓冲层之前，还包括对所述第一衬底进行清洗的步骤。
本发明另一方面提供一种使用前述的制造方法形成的绝缘体上锗硅衬底。
本发明再一方面提供一种半导体器件，其包括前述的绝缘体上锗硅衬底。
根据本发明的制造方法，可以制备获得绝缘体上锗硅衬底，且该绝缘体上锗硅衬底的锗硅层厚度均匀，因此，制备获得的绝缘体上锗硅衬底的质量更好。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F示出了本发明一实施例中的一种绝缘体上锗硅衬底的制造方法的相关步骤形成的结构的剖视图；
图2示出了本发明的一实施例的一种绝缘体上锗硅衬底的制造方法的示意性流程图；
图3示出了本发明一实施例中的绝缘体上锗硅衬底结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了制备高质量的绝缘体上锗硅衬底，本发明提出一种绝缘体上锗硅衬底的制造方法，如图2所示，其主要包括：
步骤S201，提供第一衬底，在所述第一衬底的正面依次形成缓冲层、牺牲层和锗硅层；
步骤S202，提供第二衬底，在所述第二衬底上形成第一绝缘层；
步骤S203，将所述第一衬底上的形成有所述锗硅层的面和所述第二衬底上形成有所述第一绝缘层的面相接合；
步骤S204，形成从所述第一衬底的背面开始，依次贯穿所述第一衬底和所述缓冲层的若干开口，所述开口暴露所述牺牲层；
步骤S205，通过所述开口，湿法刻蚀去除所述牺牲层，并同时使剩余的所述第一衬底和所述缓冲层从所述牺牲层上剥离。
根据本发明的制造方法，可以制备获得绝缘体上锗硅衬底，且该绝缘体上锗硅衬底的锗硅层厚度均匀，因此，制备获得的绝缘体上锗硅衬底的质量更好。
实施例一
下面，参考图1A至图1F对本发明的绝缘体上锗硅衬底的制造方法做详细描述，其中，图1A-图1F示出了本发明一实施例中的一种绝缘体上锗硅衬底的制造方法的相关步骤形成的结构的剖视图。
首先，如图1A所示，提供第一衬底100，在所述第一衬底100的正面依次形成缓冲层101、牺牲层102和锗硅层103。
第一衬底100可以为硅衬底，其也可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，本实施例中，第一衬底100较佳地为硅衬底。
在所述第一衬底100的正面依次形成缓冲层101、牺牲层102和锗硅层103。
缓冲层101的材料可以为本领域技术人员熟知的任何适合的半导体材料，该缓冲层101与之后形成的牺牲层102为不同的材料，本实施例中，较佳地，所述缓冲层101的材料为SiGe。
牺牲层102的材料可以为任意适合的半导体材料，其与缓冲层101和之后的锗硅层为不同的材料，本实施例中，牺牲层102的材料为Ge，通过外延生长工艺形成。
在牺牲层102上外延生长形成锗硅层103，其中锗硅层103的厚度可根据实际器件的需求进行合理选择，例如，锗硅层103的厚度范围可以为5nm～100nm。
其中，缓冲层101、牺牲层102和锗硅层103可以均使用选择性外延生长工艺形成，选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。所述选择性外延生长可以在UHV/CVD反应腔中进行。所述选择性外延生长是在压强为1～100托且温度为500～1000摄氏度的工艺条件下进行的。
在一个示例中，使用化学气相沉积工艺形成锗硅，其可以使用硅烷(SiH4)、二氯硅烷(SiH2Cl2,简称DCS)、三氯硅烷(SiHCl3,简称TCS)和Si2H6中的一种或几种气体作为硅源，以及使用GeH4作为锗源，可以在400℃～900℃范围内的温度下进行，硅源气体(例如，SiH4)的气体流量的范围可以为5～500sccm，锗源气体(例如GeH4)的气体流量的范围可以为5～500sccm。
而沉积材料为Ge的牺牲层102时，可直接在同一沉积腔室中进行，例如，切换源气体，向沉积腔室中通入锗源气体(例如GeH4),沉积形成Ge牺牲层。
之后，继续在同一沉积腔室中进行锗硅层103的沉积，此时可向沉积腔室中通入硅源气体和锗源气体，进而沉积形成锗硅层103。
其中，通过选择性外延生长形成的锗硅层103的厚度具有优异的均匀性。
在一个示例中，在形成所述缓冲层101之前，还包括对第一衬底100的表面进行清洗的步骤。
清洗可能为反应性(reactive)或非反应性(non-reactive)清洗制程。举例来说，反应性制程例如为采用含氢等离子(hydrogen-containing plasma)的一等离子制程，而非反应性制程例如为采用含氩等离子(argon-containing)的一等离子制程。
用例如SC-1溶液(氨溶液/过氧化氢溶液的混合液)和SC-2溶液(盐酸/过氧化氢溶液的混合液)进行清洗，以清除留在第一衬底100表面上的外来物质。
接着，如图1B所示，在所述第一衬底100上的所述锗硅层103表面上形成绝缘层105。
其中，绝缘层105的材料可以为本领域技术人员熟知的任何合适的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物和氮氧化物。本实施例中，较佳地绝缘层105的材料使用氧化物(例如氧化硅)，该绝缘层105除了用作之后形成的绝缘体上锗硅衬底的绝缘埋层外，还作为第一衬底100和之后的第二衬底的键合层。
可采用本领域技术人员熟知的任何方法形成该绝缘层105，例如化学气相沉积方法、物理气相沉积方法、原子层沉积方法或者热氧化的方法等。
本实施例中，较佳地，在所述锗硅层上形成所述绝缘层105的方法包括以下步骤：
如图1A所示，在形成所述锗硅层103之后，在所述锗硅层103上生长硅外延层104。
可以使用选择性外延生长形成该硅外延层104，选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。所述选择性外延生长可以在UHV/CVD反应腔中进行。所述选择性外延生长是在压强为1～100托且温度为500～1000摄氏度的工艺条件下进行的。
其中，本步骤较佳地，可以在形成锗硅层103之后，直接在同一沉积腔室中再继续外延生长硅外延层104，其中，沉积时可以使用硅源气体作为反应气体，硅源气体可以为硅烷(SiH4)、二氯硅烷(SiH2Cl2,简称DCS)、三氯硅烷(SiHCl3,简称TCS)和Si2H6中的一种或几种。
本实施例中，在同一沉积腔室中，依次顺序完成对缓冲层101、牺牲层102、锗硅层103和硅外延层104的外延生长，因此，不需频繁的更换沉积腔室等，使得工艺过程更加简单省时。
且通过选择性外延生长工艺形成的锗硅层103的厚度均匀性更好。
接着，对所述硅外延层104进行氧化，以形成所述绝缘层105。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等对所述硅外延层104进行氧化，以形成绝缘层105，且可以使得基本上全部的硅外延层104被氧化为绝缘层105。
接着，如图1C所示，提供第二衬底200，在所述第二衬底200上形成绝缘层202。
所述第二衬底200可以为硅衬底，其也可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，本实施例中，第二衬底200较佳地为硅衬底。
绝缘层202的材料可以为本领域技术人员熟知的任何合适的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物和氮氧化物。本实施例中，较佳地绝缘层202的材料使用氧化物(例如氧化硅)，该绝缘层202除了用作之后形成的绝缘体上锗硅衬底的绝缘埋层外，还作为第二衬底200和之后的第一衬底100的键合层。
可采用本领域技术人员熟知的任何方法形成该绝缘层202，例如化学气相沉积方法、物理气相沉积方法、原子层沉积方法或者热氧化的方法等。
在一个示例中，形成绝缘层202的方法以下步骤：
首先，在所述第二衬底200的表面上沉积形成多晶硅层201，接着，至少氧化部分所述多晶硅层201，以形成所述绝缘层202。
可以使用任何可行的沉积方法形成该多晶硅层201，示例性地，多晶硅层201的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层201的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等对所述多晶硅层201进行氧化，以形成绝缘层202。
可选地，所述绝缘层202的厚度范围可以为0.1μm～5μm，该厚度范围仅作为示例，对于其他的可行的厚度可以适用于本发明。
之后，如图1D所示，将所述第一衬底100上的形成有所述锗硅层103的面和所述第二衬底200上形成有所述绝缘层202的面相接合。
具体地，在锗硅层103上形成有绝缘层105时，则可通过绝缘层105和绝缘层202的接合，使得第一衬底100和第二衬底200相接合(也称键合)。
在一个示例中，绝缘层105和绝缘层202均为氧化硅，则可通过热键合工艺，以将第一衬底100和第二衬底200接合，可选地，所述热键合过程中，施加的键合压力为1～10N，键合时间为10～60s。
进一步地，还可从所述第一衬底100的背面开始对所述第一衬底100进行减薄处理。该减薄处理可以使用背面研磨工艺或者CMP(化学机械研磨)或其他合适的方法。
可选地，所述减薄处理之后，剩余的所述第一衬底100的厚度范围可以为0～30μm。其中剩余的所述第一衬底100的厚度为0，则表示，该减薄处理将第一衬底100全部研磨去除。
接着，如图1E所示，形成从所述第一衬底100的背面开始，依次贯穿所述第一衬底100和所述缓冲层101的若干开口106，所述开口106暴露所述牺牲层102。
具体地，形成所述若干开口106的方法步骤包括：
在所述第一衬底100的背面形成图案化的光刻胶层(未示出)，该图案化的光刻胶层定义预定形成的开口的尺寸和位置等，之后，以所述图案化的光刻胶层为掩膜，依次刻蚀所述第一衬底100和所述缓冲层101，直到暴露所述牺牲层102，以形成所述若干开口106。
形成开口的数量可以根据实际的器件需求进行合理设定，其至少为一个所述开口106，而为了使得刻蚀更均匀，在第一衬底100和缓冲层101中均匀分布多个开口106，例如2个、3个、4个、5个等。
其中对第一衬底100和缓冲层101的刻蚀可以使用本领域技术人员习知的任何可行的方法，例如干法刻蚀或者湿法刻蚀，其中较佳地使用干法刻蚀，干法刻蚀可以使用例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
接着，如图1F所示，通过所述开口106，湿法刻蚀去除所述牺牲层102，并同时使剩余的所述第一衬底100和所述缓冲层101从所述牺牲层102上剥离。
本步骤中，湿法刻蚀具有对牺牲层102高的刻蚀选择比，也即所述湿法刻蚀对所述牺牲层102的刻蚀速率大于对所述缓冲层101和/或所述第一衬底100的刻蚀速率。
该湿法刻蚀对牺牲层102的刻蚀为各向同性刻蚀，所述湿法刻蚀使用包括双氧水的刻蚀剂或使用包括HClO4和Ce(NH4)2(NO3)6的刻蚀剂，包括HClO4和Ce(NH4)2(NO3)6的刻蚀剂为包括HClO4和Ce(NH4)2(NO3)6的水溶液，该些刻蚀剂对于牺牲层102(例如，锗)具有很高的刻蚀速率，而对于缓冲层101(例如，锗硅)和/或第一衬底100(例如，硅)具有非常低的刻蚀速率。
而当湿法刻蚀将牺牲层102完全刻蚀去除之后，附着于牺牲层102上的缓冲层101以及第一衬底100则直接从牺牲层102上剥离，进而实现对缓冲层101以及第一衬底100的去除。
至此，完成了对于绝缘体上锗硅衬底的制作，本发明中形成的绝缘体上锗硅衬底包括作为底层硅衬底的第二衬底200以及第二衬底200上的绝缘层，该绝缘层包括绝缘层105和绝缘层202，以及位于绝缘层105上的锗硅层103，进一步地，在第二衬底200和绝缘层202之间还可以设置有多晶硅层201。
之后，该绝缘体上锗硅衬底可以用于形成各种半导体器件，包括但不限于各种CMOS器件以及构成射频电路的各种元件等。
综上所述，根据本发明的制造方法，可以制备获得绝缘体上锗硅衬底，且该绝缘体上锗硅衬底的锗硅层厚度均匀，因此，制备获得的绝缘体上锗硅衬底的质量更好，另外，本发明的制造方法简单易实施，与CMOS工艺具有很好的兼容性。
实施例二
本发明还提供一种使用前述实施例一中的制作获得的绝缘体上锗硅衬底。
下面参考图3对本发明的绝缘体上锗硅衬底做详细描述，其中，图3示出了本发明一实施例中的绝缘体上锗硅衬底结构的剖视图。
具体地，该绝缘体上锗硅衬底包括体衬底300，设置在体衬底300表面上的多晶硅层301，以及设置在多晶硅层301表面上的绝缘层302和绝缘层302上的绝缘层303，在绝缘层303的表面上设置有锗硅层304。
所述体衬底300可以为硅衬底，其也可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，本实施例中，体衬底300较佳地为硅衬底。
其中，多晶硅层301为选择性设置，绝缘层302可以为氧化多晶硅层301而获得。
而绝缘层303则可以为通过对硅外延层的氧化而获得。
其中，绝缘层302的材料可以为本领域技术人员熟知的任何合适的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物和氮氧化物。
本实施例中，绝缘层302和绝缘层303均为硅的氧化物。其中绝缘层302和绝缘层303通过氧化物的热键合(也称氧化硅熔融键合)而接合在一起，共同作为绝缘体上锗硅衬底的绝缘层。
可选地，所述绝缘层302的厚度范围可以为0.1μm～5μm，该厚度范围仅作为示例对于其他的可行的厚度可以适用于本发明。
由于通过实施例一中方法制备获得的绝缘体上锗硅衬底的锗硅层厚度均匀，质量更好。因此，本实施例中的绝缘体上锗硅衬底也具有相同的优点。
实施例三
本发明还提供一种半导体器件，该半导体器件包括实施例二中的绝缘体上锗硅衬底，或者包括使用实施例一中的方法制备获得的绝缘体上锗硅衬底。
该半导体器件可以为本领域技术人员熟知的任何可以使用绝缘体上锗硅衬底作为衬底的半导体器件，包括但不限于各种CMOS器件、FinFET器件以及构成射频电路的各种元件等，在此不做赘述。
由于通过实施例一中方法制备获得的绝缘体上锗硅衬底的锗硅层厚度均匀，质量更好。因此，本实施例中的绝缘体上锗硅衬底也具有相同的优点。而由于本发明的半导体器件，采用了上述绝缘体上锗硅衬底，因此同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种绝缘体上锗硅衬底的制造方法，其特征在于，包括：
提供第一衬底，在所述第一衬底的正面依次形成缓冲层、牺牲层和锗硅层；
提供第二衬底，在所述第二衬底上形成第一绝缘层；
将所述第一衬底上的形成有所述锗硅层的面和所述第二衬底上形成有所述第一绝缘层的面相接合；
形成从所述第一衬底的背面开始，依次贯穿所述第一衬底和所述缓冲层的若干开口，所述开口暴露所述牺牲层；
通过所述开口，湿法刻蚀去除所述牺牲层，并同时使剩余的所述第一衬底和所述缓冲层从所述牺牲层上剥离；其中，在将所述第一衬底和所述第二衬底相接合之前，还包括在所述第一衬底上的所述锗硅层表面上形成第二绝缘层的步骤，所述第二绝缘层作为与所述第二衬底相接合的层。
2.如权利要求1所述的制造方法，其特征在于，在所述锗硅层上形成所述第二绝缘层的方法包括以下步骤：
在所述锗硅层上生长硅外延层；
对所述硅外延层进行氧化，以形成所述第二绝缘层。
3.如权利要求2所述的制造方法，其特征在于，所述缓冲层的材料包括锗硅；所述牺牲层的材料包括锗。
4.如权利要求3所述的制造方法，其特征在于，在同一沉积腔室中，依次顺序外延生长所述缓冲层、所述牺牲层、所述锗硅层和所述硅外延层。
5.如权利要求1所述的制造方法，其特征在于，在所述第二衬底上形成所述第一绝缘层的方法包括以下步骤：
在所述第二衬底的表面上沉积形成多晶硅层；
至少氧化部分所述多晶硅层，以形成所述第一绝缘层。
6.如权利要求1或5所述的制造方法，其特征在于，所述第一绝缘层的厚度范围为0.1μm～5μm。
7.如权利要求1所述的制造方法，其特征在于，在形成所述开口之前，所述第一衬底和所述第二衬底相接合之后，还包括从所述第一衬底的背面开始对所述第一衬底进行减薄处理的步骤。
8.如权利要求7所述的制造方法，其特征在于，所述减薄处理之后，剩余的所述第一衬底的厚度范围为0～30μm。
9.如权利要求1所述的制造方法，其特征在于，形成所述开口的方法包括以下步骤：
在所述第一衬底的背面形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜，依次刻蚀所述第一衬底和所述缓冲层，直到暴露所述牺牲层，以形成所述若干开口。
10.如权利要求1所述的制造方法，其特征在于，所述湿法刻蚀对所述牺牲层的刻蚀速率大于对所述缓冲层和/或所述第一衬底的刻蚀速率。
11.如权利要求1或3或10所述的制造方法，其特征在于，所述湿法刻蚀使用包括双氧水的刻蚀剂或使用包括HClO4和Ce(NH4)2(NO3)6的刻蚀剂。
12.如权利要求1所述的制造方法，其特征在于，在所述第一衬底上形成所述缓冲层之前，还包括对所述第一衬底进行清洗的步骤。
13.一种使用如权利要求1至12任一项所述的制造方法形成的绝缘体上锗硅衬底。
14.一种半导体器件，其特征在于，包括如权利要求13所述的绝缘体上锗硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610804720.2A CN107799459B (zh) | 2016-09-06 | 2016-09-06 | 一种绝缘体上锗硅衬底及其制造方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610804720.2A CN107799459B (zh) | 2016-09-06 | 2016-09-06 | 一种绝缘体上锗硅衬底及其制造方法和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799459A CN107799459A (zh) | 2018-03-13 |
| CN107799459B true CN107799459B (zh) | 2020-06-09 |
Family
ID=61530604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610804720.2A Active CN107799459B (zh) | 2016-09-06 | 2016-09-06 | 一种绝缘体上锗硅衬底及其制造方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799459B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461650A (zh) * | 2018-11-13 | 2019-03-12 | 长江存储科技有限责任公司 | 一种3d nand存储器结构及其晶圆减薄方法 |
| CN112447771B (zh) * | 2020-10-16 | 2023-12-01 | 广东省大湾区集成电路与系统应用研究院 | GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
| CN102130221A (zh) * | 2010-01-13 | 2011-07-20 | 晶元光电股份有限公司 | 发光二极管的形成方法 |
| CN102222734A (zh) * | 2011-07-07 | 2011-10-19 | 厦门市三安光电科技有限公司 | 一种倒置太阳能电池制作方法 |
| CN103594411A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 绝缘体上锗硅的形成方法 |
| CN103296155B (zh) * | 2013-06-06 | 2016-04-20 | 刘凤全 | 一种薄膜led外延芯片的制造方法 |
-
2016
- 2016-09-06 CN CN201610804720.2A patent/CN107799459B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
| CN102130221A (zh) * | 2010-01-13 | 2011-07-20 | 晶元光电股份有限公司 | 发光二极管的形成方法 |
| CN102222734A (zh) * | 2011-07-07 | 2011-10-19 | 厦门市三安光电科技有限公司 | 一种倒置太阳能电池制作方法 |
| CN103594411A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 绝缘体上锗硅的形成方法 |
| CN103296155B (zh) * | 2013-06-06 | 2016-04-20 | 刘凤全 | 一种薄膜led外延芯片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799459A (zh) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
| US7439110B2 (en) | Strained HOT (hybrid orientation technology) MOSFETs | |
| US8183134B2 (en) | Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces | |
| KR100734239B1 (ko) | 저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법 | |
| US8652915B2 (en) | Methods of fabricating semiconductor devices using preliminary trenches with epitaxial growth | |
| JP7074393B2 (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
| KR101294957B1 (ko) | 에피택셜 성장을 위한 역 사다리꼴 리세스 | |
| US20090057762A1 (en) | Nanowire Field-Effect Transistors | |
| US10923348B2 (en) | Gate-all-around field effect transistor using template-assisted-slective-epitaxy | |
| US8546203B1 (en) | Semiconductor structure having NFET extension last implants | |
| CN110291645B (zh) | 用于垂直型功率器件的方法和系统 | |
| US20170278925A1 (en) | Introducing material with a lower etch rate to form a t-shaped sdb sti structure | |
| CN107799459B (zh) | 一种绝缘体上锗硅衬底及其制造方法和半导体器件 | |
| US20170018421A1 (en) | Stress relaxed buffer layer on textured silicon surface | |
| US20110304021A1 (en) | Epitaxial Growth of III-V Compound Semiconductors on Silicon Surfaces | |
| US20190244854A1 (en) | Substrate having two semiconductor materials on insulator | |
| US10147596B2 (en) | Methods and solutions for cleaning INGAAS (or III-V) substrates | |
| CN106910715B (zh) | 一种半导体器件及其制造方法 | |
| US9349814B2 (en) | Gate height uniformity in semiconductor devices | |
| CN110224029B (zh) | 一种半导体器件及其制作方法及包括该器件的电子设备 | |
| JPWO2006092848A1 (ja) | 半導体装置及びその製造方法 | |
| US20110223706A1 (en) | Method of forming a photodetector | |
| CN110310924A (zh) | 一种半导体器件的制作方法 | |
| CN106910706B (zh) | 一种半导体器件的制造方法 | |
| CN105097694B (zh) | 一种半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180524 Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Core integrated circuit (Ningbo) Co., Ltd. Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation Applicant before: Semiconductor Manufacturing International (Beijing) Corporation |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |