KR100734239B1 - 저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법 - Google Patents
저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR100734239B1 KR100734239B1 KR1020050103864A KR20050103864A KR100734239B1 KR 100734239 B1 KR100734239 B1 KR 100734239B1 KR 1020050103864 A KR1020050103864 A KR 1020050103864A KR 20050103864 A KR20050103864 A KR 20050103864A KR 100734239 B1 KR100734239 B1 KR 100734239B1
- Authority
- KR
- South Korea
- Prior art keywords
- germanium
- layer
- substrate
- geoi
- insulator
- Prior art date
Links
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 115
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000012212 insulator Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 111
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 10
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 8
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 238000000678 plasma activation Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 23
- 235000012431 wafers Nutrition 0.000 description 39
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Inorganic Insulating Materials (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은, 저머늄 기판 또는 에피택셜 저머늄층을 포함하는 기판을 제공하는 단계; 저머늄 기판의 일 주면 상 또는 내부에 유전층을 제공하는 단계; 핸들 기판에 소스 기판을 부착하여 소스 핸들 복합체를 형성하는 단계; 및 소스 핸들 복합체로부터 소스 기판 내에 제공되고 주면에 실질적으로 평행한 소정의 분리 영역에서 소스 기판을 분리하여 저머늄 온 절연체 웨이퍼를 형성하는 단계를 포함하는 저머늄 온 절연체 웨이퍼의 제조 방법에 관한 것이다. 유전체 막의 특성을 개선시키고 동시에 더욱 비용 효과적인 제조 공정을 얻기 위하여, 저머늄 기판과 핸들 기판 사이에 유전층으로서 저머늄옥시질화물층을 제공하는 것이 개시되어 있다.
저머늄 기판, 저머늄 옥시질화물, 분리 영역, 전자 사이클로트론 공명 플라즈마, 플라즈마 양극 산화
Description
도 1a 내지 1f는 본 발명의 제 1 실시예에 따른 저머늄 온 절연체(germanium on insulator)형 웨이퍼의 제조 방법을 나타내는 도면이다.
도 2a 내지 2f는 본 발명의 제 2 실시예에 따른 저머늄 온 절연체형 웨이퍼의 제조 방법을 나타내는 도면이다.
본 발명은 저머늄 온 절연체(germanium on insulator, GeOI)형 웨이퍼의 제조 방법에 관한 것이다.
저머늄(Ge)은 전자와 홀의 높은 이동도로 인하여, 범용적인 실리콘과 함께 반도체 장치용 재료로서 주목되고 있다. 누설 전류를 방지하기 위하여 점차 실리콘 온 절연체(silicon on insulator, SOI)형 웨이퍼 상에 실리콘 소자를 형성하는 것과 같이, 저머늄 상에서 형성시킨 소자에 대하여도 동일한 경향을 확인할 수 있다. 실리콘과 저머늄 사이의 중요한 차이점은, 실리콘 산화물과 달리, 저머늄의 자연 산화물이 안정된 GeOI형 웨이퍼에서 유전체(또는 절연체)로서 기능할 수 있 도록 충분히 안정적이지 않다.
종래에, 이러한 문제점을 극복하기 위하여, 절연체로서 예를 들면, 테오스(tetra-ethyl-ortho-silicate, TEOS) 또는 사일렌(SiH4)으로 형성한 실리콘 산화물인 저온 산화물(low temperature oxide, LTO) 또는 고온 산화물(high temperature oxides, HTO)과 같은 유사 실리콘 산화물(silicon dioxide-like)층 또는 실리콘 질화물(Si3N4)이나 저머늄 질화물(Ge3N4)과 같은 비산화물(non oxide-like)층을 사용하는 것이 제안되었다. 일반적으로, 이들 층은 저압 화학기상증착(LPCVD) 또는 플라즈마 강화 화학기상증착(PECVD) 공정에 의하여 증착된다. 이들 절연체는 벌크 저머늄 웨이퍼 또는 예를 들면, 저머늄 웨이퍼보다 값이 싼 실리콘 또는 실리콘 탄화물(silicon carbide) 웨이퍼와 같은 다른 종류의 웨이퍼 상에 미리 형성된 저머늄 박막층 상에 증착된다.
그러나, 보조적인 절연체(auxiliary insulator)의 증착은 다음의 문제점이 있다. 우선, 보조적 층인 절연체의 증착은 실리콘 산화물(SiO2)층과 저머늄 사이의 계면층이 잘 제어되지 않는 것을 의미한다. 이 계면은 상기 증착에 선행하여 Ge 상에서 수행된 표면 처리(예를 들면, 세정)에 의존한다. 둘째, 증착된 층의 전기적 특성 뿐만 아니라 구조적 특성을 향상시키기 위하여 열 어닐링을 수행하는 것이 요구된다. 셋째, 증착된 층의 거칠기는 열성장된 층에 비하여 더 크고, 그에 따라, 증착되고 어닐링된 산화물의 표면 특성을 개선시키기 위하여 연마(polishing) 공정을 수행할 필요가 있다. GeOI 웨이퍼의 제조 공정 동안, 유전체의 표면 특성 은 그 표면이 핸들 기판에 결합될 것이므로 중요한 역할을 한다.
사실상, GeOI 형 웨이퍼를 얻기 위한 전형적인 방법은, a) 일 주면(main surface) 상에 증착되고, 어닐링되며, 연마된 유전층을 구비하는 저머늄(Ge) 기판 또는 에피택셜 저머늄층을 포함하는 기판과 같은 소오스 기판을 제공하는 단계; b) 소스 핸들 복합체를 형성하기 위하여 핸들 기판에 상기 구조체를 부착시키는 단계; 및 c) 상기 소스 핸들 복합체의 나머지 부분으로부터 실질적으로 상기 일 주면에 평행하도록 이미 형성된 소정의 스플릿 영역에서 상기 소스 기판의 일부를 분리함으로써, 상기 핸들 기판 상에 상기 유전층과 함께 Ge 박막을 전이시키는 단계를 포함한다.
저머늄의 자연 산화막이 GeOI 형 웨이퍼 상에서 유전체로서 사용될 수 없다는 것과 그로 인하여 다른 종류의 산화물 또는 질화물이 증착되고, 어닐링되며 연마될 필요가 있다는 문제점의 관점에서, 현재 기술의 GeOI 웨이퍼는 열악한 특성의 유전체막, 저생산성 및 그에 따른 웨이퍼당 비용이 높아지는 문제가 있다.
따라서, 본 발명의 목적은 상기 유전체와 관련된 문제점을 극복할 수 있는 GeOI형 웨이퍼의 개선된 제조 공정을 제공하는 것이다.
본 발명의 목적은 청구항 제 1 항에 따른 제조 방법으로 해결된다.
저머늄 기판의 일 주면 상에 또는 내부에 저머늄 옥시질화물(GeOxNy)을 제공 하는 단계는 다음의 이점을 제공한다. 우선, 이것은 현재 기술의 GeOI 웨이퍼에서 사용되는 유전체층과 비교하여 매우 우수한 전기적 특성을 갖는 저머늄/저머늄 옥시질화물 계면을 제공한다. 여기서, 상기 저머늄 옥시질화물 계면은 GeOxNy와 내부에 GeOxNy이 형성되는 저머늄 사이의 계면이다. 또한, 저머늄 옥시질화물 표면은 표면 거칠기, 나노토폴로지, 측면 편평도 및 입자 밀도의 관점에서 웨이퍼 본딩 기준을 만족하며, 그에 따라, 상기 핸들 기판과 용이하게 결합될 수 있다.
바람직한 실시예에 따르면, 상기 제조 방법은 단계 b)와 단계 c) 사이에 소스 기판 내에 소정의 스플릿 영역을 형성하는 단계를 더 포함할 수 있으며, 그 결과, 저머늄 옥시질화물층을 제공하는 단계 및 상기 핸들 기판에 상기 소스 기판을 부착하는 단계를 더 포함한다. 이것은, 상기 저머늄 옥시질화물과 상기 소스 기판의 저머늄 사이의 계면이 잘 한정되고, GeOI 웨이퍼 상에 제조될 소자가 신뢰성있는 기능을 보장하는 우수한 전기적 특성을 갖는다는 이점을 가진다. 바람직하게는, 상기 소정의 스플릿 영역을 얻기 위하여, 상기 소스 기판 내로 예를 들면, 헬륨 또는 수소 이온과 같은 원자 종을 이온주입할 수 있다. 이에 의하여, 놀랍게도, 이온주입이 발생하는 GeOxNy 층에서 바람직한 특성이 약화되지 않는 것을 관측하였다.
바람직하게는, 단계 b)는 저머늄 기판을 산화시키거나 상기 소스 기판 상에 자연 산화막을 사용하여 상기 저머늄 산화물을 질화시켜 저머늄 산화질화물층을 형성하는 단계를 포함할 수 있다. 특히, 증착된 층에 비하여 열성장 산화물층이 예 를 들면, 개선된 표면거칠기와 같은 더 우수한 막 특성의 이점을 가지고 있기 때문에, 저머늄 기판을 열산화하는 것이 바람직할 수 있다. 또한, 열산화 공정 이외에도 Ge를 산화시키기 위하여, 예를 들면, 산소 플라즈마 분위기를 이용하는 전자 사이클로트론 공명 플라즈마 산화법 또는 플라즈마 양극 산화법과 같은 대체 기술이 적용될 수 있다. 열산화법과 비교하여, 성장 속도가 개선될 수 있고/있거나 성장 온도가 강하될 수 있다. 그 후에는, 얻어진 유전체를 안정화시키기 위하여, 저머늄 산화물의 질화 공정을 수행하여 최종적으로 상기한 이점을 갖는 안정한 저머늄 옥시질화물층을 얻을 수 있다.
바람직하게는, 단계 b)는 암모니아, 이산화질소 또는 일산화질소 중 적어도 하나 이상을 사용하여 질화 공정을 수행하는 단계를 포함할 수 있다. 이들 성분은 생산 비용을 더욱 감축시키는 단순한 방법으로도 질화 공정이 수행될 수 있도록 한다. 선택적으로는, 질화 공정은 암모니아, 이산화질소 또는 일산화질소 중 적어도 하나 이상의 플라즈마를 이용하는 플라즈마 양극 질화법 기술에 의하여 수행될 수 있다.
다른 실시형태에서, 단계 b)는 급속 열 질화법(rapid thermal nitridation)에 의하여 저머늄 옥시질화물층을 형성하는 단계를 포함할 수 있다. 이것은 가열된 저머늄 기판, 저머늄층 또는 기존의 산화된 저머늄층을 상대적으로 짧은 시간동안 암모니아 분위기 내에 배치하는 단계로 이루어진다.
일 실시형태에 따르면, 단계 b)는 질소원자(N) 또는 질소분자(N2) 이온을 주 입하는 단계를 포함할 수 있다. 이에 의하여, 이온주입은, 저머늄 옥시질화물층을 직접 형성하거나, 이미 형성된 저머늄 옥시질화물층의 화학양론을 바꾸기 위하여 사용될 수 있다. 이온의 도즈(dose) 및 에너지를 조절함으로써, 화학양론적 GeN2O에서부터 비화학양론적 GeNxOv에 이르는 다양한 저머늄 옥시질화물을 얻을 수 있으며, 그에 의해 최종 제품의 요구 사항에 따라 다른 종류의 저머늄 옥시질화물층을 형성할 수 있는 자유도를 가질 수 있다.
바람직하게는, 단계 b)는 저머늄의 표면을 특히 사이클릭 불산(CHF)를 사용하여 세정하는 단계를 더 포함할 수 있다. 저머늄 기판의 표면을 세정함으로써, 저머늄 옥시질화물 계면의 특성을 개선시키며, 그에 의해 저머늄 온 절연체 웨이퍼의 전기적 특성을 더욱 개선시킬 수 있다.
바람직한 실시형태에 따르면, 단계 c) 이전에, 약 0 Å 내지 20 Å의 두께를 갖는 저머늄 옥시질화물(GeOxNy)층의 표면층을 플라즈마 활성화법에 의하여 활성화시킬 수 있다. 플라즈마 활성화법을 적용함으로써, 핸들 기판에 부착될 때, 저머늄 옥시질화물층의 표면 화학은 비활성화된 표면에서 얻어질 수 있는 것보다 더 강한 화학 결합을 형성하도록 조절될 수 있다. 플라즈마 활성화법은 플라즈마 활성화 질화법일 수 있다. 이것은 최종 제품을 생산하기 위한 어닐링 온도 및 어닐링 시간을 단축시킨다.
바람직하게는, 핸들 기판의 재료는 GeOxNy층과 결합시 우수한 결합특성을 얻을 수 있는 저머늄, 실리콘, 실리콘 상의 (열산화된) 이산화실리콘, 실리콘 탄화 물, 갈륨비소화물 또는 석영 중 하나이다. 그러므로, 실질적으로, 저머늄 웨이퍼 또는 저머늄층을 포함하는 소스 기판 자체 상에서 저머늄 옥시질화물이 성장하기 때문에, 단일 및 동일한 방법에 의하여 복수의 다른 저머늄 온 절연체 웨이퍼를 얻을 수 있다.
바람직한 실시형태에 따르면, 제조 방법은 소스 핸들 복합체를 형성하는 단계 이전에 GeOxNy층 상에 부가층, 특히 증착된 이산화실리콘(SiO2)층을 제공하는 단계를 더 포함할 수 있다. 결합될 표면이 결합 기술을 위하여 더욱 규격에 맞는 표면이 되는 점에서, 이 부가층은 접착 단계를 용이하게 하기 위하여 사용될 수 있다.
바람직하게는, 상기 부가층을 제공하는 단계 이전에, GeOxNy층 상에 제 2 부가층, 특히 HfO2 또는 Si3N4층을 제공할 수 있다. 이 제 2 부가층은 GeOI웨이퍼에 증가된 내성, 특히 케미컬 손상에 대한 내성을 제공한다. 상기 구조체 내의 GeOxNy층의 역할은 우수한 전기적 특성을 보장하게 될 것이다.
바람직하게는, 소정의 분리 영역을 제공하는 단계 이전에, 부가층이 제공될 수 있다. 예를 들면, 주입된 이온의 에너지를 자유롭게 선택할 수 있기 때문에, 이것은 소정의 분리 영역을 형성하는 것을 최적화하기 위하여 이용될 수 있다.
다른 실시형태에 따르면, 증착된 산화물층의 존재가 매몰 산화층의 전기적 특성에 적합하지 않은 경우, 소스 핸들 복합체를 형성하는 단계 이전에 상기 부가층을 제거할 수 있다. 소스 핸들 복합체를 형성하는 단계 이전에 부가층을 제거하는 것은 이온 주입동안 발생할 수 있는 표면 상의 손상이 최종 제품의 특성을 열화시 키지 않도록 하는 이점을 갖는다.
또한, 본 발명은 상기 언급된 방법에 의해 제조된 저머늄 온 절연체(GeOI) 웨이퍼에 관한 것이다.
이하, 도면을 참조하여 본 발명의 바람직한 실시형태를 개시한다.
본 발명에 따른 저머늄 온 절연체형 웨이퍼의 제조 방법은 스마트 절단 기술(Smart Cut technology)을 이용하여 개시하였다. 그러나, 다른 적합한 반도체 온 절연체의 제조 기술도 본 발명에 채택될 수도 있다.
도 1a는 저머늄(Ge) 기판(1) 또는 다른 실시형태로서 그 하나의 주면 상에 제공된 에피택셜 저머늄층이 제공되는 기판을 나타낸다. 상기 소스 기판의 표면(3)은 이후 공정에 선행하여 예를 들면 사이클릭 불산(cyclic fluoric acid, CHF)을 이용하여 세정될 수 있다.
도 1b는 핸들 기판(5), 예를 들면, 저머늄 웨이퍼, 실리콘 웨이퍼, 열성장된 실리콘 산화막(thermally growned silicon dioxide)을 구비하는 실리콘 웨이퍼, 실리콘 카바이드 웨이퍼, 실리콘 저머늄 전면을 구비하는 웨이퍼 또는 갈륨 비소 웨이퍼 등을 나타낸다. 결국에는, 석영형 웨이퍼를 사용할 수도 있다. 상기 핸들 기판(5)과 함께 소스 기판(1)은 모두, 예를 들면, 200 mm 또는 300 mm형 웨이퍼와 같은 적합한 크기 또는 형태를 가질 수 있다.
도 1c는 Ge 기판(1)의 주면(3) 상에 또는 그 내부의 저머늄 옥시질화물층을 제공하는 저머늄 온 절연체 웨이퍼의 제조 방법의 단계 b)를 나타낸다. 저머늄 옥시질화물층(7)을 얻기 위하여, 본 실시형태에서는 Ge 기판(1)의 표면층을 산화시킴 으로써 저머늄의 자연 산화물이 적어도 Ge 기판(1)의 주면(3) 상에 또는 그 내부에 열성장된다. 이것은 산소 함유 분위기에서 약 550 ℃의 온도에서 얻을 수 있다. 그에 따라, 저머늄 산화물막은 일반적으로 약 500 Å 내지 3000 Å 범위, 특히 약 1500 Å의 두께로 성장할 수 있다. 그 후, 예를 들면, 약 350 ℃의 온도에서 발생하는 질화물 형성 공정(또는 질화 공정)이 수행되며, 질화 공정 동안 암모니아(NH3) 함유 분위기에서 온도는 약 600 ℃까지 증가될 수 있다. 또한, 다른 실시형태로서, 질화 공정을 수행하기 위하여 이산화 질소 또는 일산화질소(NO2 또는 NO)를 사용할 수 있다. 통상적으로, 이러한 공정은 처리되는 재료의 두께에 따라, 그리고, 약 500 Å 내지 3000 Å 범위, 특히 약 1500 Å의 두께를 갖는 저머늄 옥시질화물층에 대하여 약 10 분에서 수 시간 동안 진행될 수 있다. 이들 조건하에서, 주로 화학양론적 GeN2O를 얻을 수 있지만, 상기 제안된 방법에 의하여 상기 언급된 하나 이상의 공정 변수를 변화시킴으로써 비화학양론적 저머늄 옥시질화물층도 얻을 수 있다. 우수한 표면 특성을 갖는 열성장된 산화물과 그 표면 특성에 영향을 주지 않거나 단지 제한된 영향만을 주는 질화 공정으로, 후술하는 결합 단계를 위한 우수한 계면을 얻을 수 있다.
또한, 저머늄 산화물을 열성장시키는 것 대신에, 전자 사이클로트론 공명 플라즈마 기술 또는 플라즈마 양극 산화 기술을 사용하여 성장시킬 수 있다. 그 후에, 상기 산화물 성장은 약 80 ℃ 내지 400 ℃의 온도에서 수행될 수 있거나, 비슷한 성장 온도에서 열산화 공정과 비교하여 약 4배 더 높은 산화 속도를 얻기 위해 서도 수행될 수 있다. 또한, 저머늄 산화물 또는 저머늄 옥시질화물 층 내에, 추가적으로 N 또는 N2 이온을 주입할 수 있다. 상기 이온의 도즈 및 에너지는 주입층의 소정의 두께와 화학양론에 따라 선택된다.
다른 실시형태에 따르면, 약 100 Å의 저머늄 옥시질화물층(7)은 급속 열 질화 공정(rapid thermal nitridation), 예를 들면, 저머늄 또는 저머늄 산화물을 약 1분 동안 암모니아(NH3) 분위기에서 약 600 ℃로 가열되도록 배치함으로써 얻을 수 있다. 또한, 본 발명의 또 다른 실시형태에 따르면, 상기 저머늄 산화물은 주위 대기에 노출되는 동안 저머늄 웨이퍼 표면 상에 존재하는 자연 산화물(수 Å에서 수십 Å 사이의 두께를 가짐)로 이루어질 수 있다.
도 1d에 나타낸 후속 단계에서, 소스 기판(1) 내부에 저머늄 옥시질화물층(7)이 제공된 주면(3)에 실질적으로 평행한 소정의 분리 영역(9)을 형성한다. 스마트 절단 기술에서, 소스 기판(1) 내부로 소정의 에너지 및 도즈를 가진 원자종(8), 예를 들면, 수소 이온을 주입함으로써 얻을 수 있다. 일반적으로, 이러한 이온주입은 미리 제공된 저머늄 옥시질화물층(7)을 통하여 행한다.
도 1e에 나타낸 후속 단계에서, 핸들 기판(5) 및 상부에 저머늄 옥시질화물층(7)을 구비하는 소스 기판(1)을 결합하여 소스 핸들 복합체(11)를 생성한다. 핸들 기판(5)의 일 주면(13)과 저머늄 옥시질화물층(7)의 표면(15) 사이에서 결합이 발생한다. 저머늄 옥시질화물 표면(15)의 표면 성질이 표면 거칠기, 통상 10 Å 미만, 특히 5 Å 미만의 나노 형성, 자리 편평도(site flatness) 및 입자 밀도에 관한 결합 기준(criteria)을 충족하기 때문에, 상기 두 기판 사이의 결합은 저머늄 옥시질화물층(7)의 표면(15)을 먼저 연마하지 않고서도 달성할 수 있다. 이것은 실리콘 산화물과 같은 산화물이 증착되고 그 후 어닐닝하고 마지막으로 CMP 연마를 하는 종래 기술의 공정과 비교되는 주요 이점이 된다.
변형 실시형태에 따르면, 약 0 Å 내지 20 Å의 두께를 가지는 표면층의 플라즈마 활성화 질화 공정을 수행함으로써 저머늄 옥시질화물 표면층에 대한 플라즈마 활성화가 수행될 수 있다.
도 1f는 스마트 절단 기술에서 소스 핸들 결합체(11)의 열 어닐닝으로 이루어지는 분리 단계의 결과를 나타낸다. 어닐링하는 동안, 소스 기판의 잔존 부분(21)과 결합에 의하여 본래의 소스 기판(10)으로부터 핸들 기판(5) 상으로 모두 전이된 핸들 기판(5), 저머늄 옥시질화물층(7) 및 저머늄층(19)로 이루어진 저머늄 온 절연체 웨이퍼(17) 사이에 완전한 분리가 발생될 때까지, 절연체 웨이퍼 소정의 분리 영역(9)이 약화된다. SOI 스마트 절단 공정에서 처럼 회수된 후에, 본래의 소스 기판의 잔존 부분(21)은 제거되고나서, 후속되는 저머늄 온 절연체 제조 공정에서 소스 기판(1)으로서 다시 이용될 수 있다.
따라서, 상기 본 발명의 공정으로, 비용 효과적인 동시에, 저머늄 옥시질화물층(7) 및 그것의 소스 기판의 저머늄 웨이퍼를 향하는 열 계면과 핸들 기판(5)으로 향하는 결합 계면의 바람직한 특성에 기인하는 우수한 품질을 갖는 저머늄 온 절연체 웨이퍼(17)를 제공하는 것이 가능하다.
도 2a 내지 2f에 나타낸 바와 같이, 본 발명의 제 2 실시형태에 따르면, 저 머늄 옥시질화물층(7)과 핸들 기판(5) 사이에 더욱 규격에 맞는, 예를 들면, 증착된 SiO2 표면인 결합 표면을 이용함으로써 결합을 용이하게 하는 부가층이 제공된다. 제 2 실시형태는 제 1 실시형태와 동일한 공정 단계를 포함하며, 그에 따라 상기 단계는 다시 반복하여 설명하지 않고 인용하여 본 명세서에 포함한다. 도 1a 내지 1f 및 도 2a 내지 2f에서 동일한 참조 부호를 갖는 구성 요소 그리고 그 성질은 다시 반복하여 설명하지 않고 인용하여 본 명세서에 포함한다.
도 2a에 나타낸 제 2 실시형태에 따르면, SiO2의 층(23)은 도 1d에 나타낸 공정 단계에 선행하여, GeOxNy 상에 증착된다. 예를 들면, 상기 층(23)은 일반적으로 700 ℃보다 낮은 온도에서, 저머늄과 양립할 수 있는 TEOS 또는 SiH4 계열의 PECVD법에 의하여 증착된다. 이 층(23)은 약 수 나노미터에서 수백 나노미터의 범위의 두께를 가질 수 있다. 이 경우에, 도 2b에 나타낸 소스 핸들 결합체(11')는 도 1e에 나타낸 소스 핸들 복합체(11)과 함께 상기 층(23)으로 이루어진다.
저머늄 및 산화물 사이의 계면은 상기한 바와 같이 매우 우수한 전기적 특성을 가지는 GeOxNy/Ge 계면으로 잔존한다. GeOxNy층(7)과 증착된 SiO2층(23) 사이의 계면은 열악한 특성을 가진다. 그러나, 상기 계면은 저머늄층(19)로부터 상대적으로 이격되어 있기 때문에 이 층(19)의 전기적 특성을 손상시키지 않는다.
도 2c에 나타낸 바와 같이, SiO2층(23)을 제공하기 전에, 제 2 실시형태의 변형 실시형태에 따르면, GeOxNy층(7) 상에 제 2 부가층(25), 예를 들면, HfO2 또는 Si3N4이 증착된다. 결합 단계 후에는, 소스 핸들 복합체(11')와 비교시 하나 이상의 층 즉, 제 2 부가층(25)을 포함하는 도 2d에 나타낸 바와 같은 소스 핸들 복합체(11")를 얻을 수 있다.
실제적으로는, 일반적으로 사용되는 열 산화막 SiO2와 달리 증착된 SiO2는 다른 특성을 갖는다. 특히, 증착된 SiO2는 예를 들면 불산(HF)에 의한 화학적 손상에 대하여 낮은 내성을 갖는다. 이로 인하여, 증착된 SiO2층(23)이 GeOI 기판(17)의 최종 매몰 산화물 계면을 형성하게 될 전이된 저머늄층(19)에서, 차후에 소자를 제조하는 동안 문제가 생길 수 있다. 부가층인 HfO2 또는 Si3N4층(25)은 이 내성을 증가시킬 수 있다.
제 2 실시형태의 제 2 변형 실시형태에 따르면, 도 1d에 나타낸 이온주입 단계 이전에, GeOxNy층(7) 상에 부가층(23) 예를 들면, SiO2층이 증착된다. 도 1e에 나타낸 결합 단계 이전에, 특히 매몰 산화물의 특성을 개선시키는 GeOI 기판(17)의 매몰 산화물을 형성하기 위한 열산화물만이 필요한 경우에는, 이 층을 제거할 필요가 있을 수 있다. 이 경우, SiO2층(23)을 증착하기 전에 GeOxNy층(7) 상에 HfO2 또는 Si3N4층으로 이루어진 제 2 부가층(25)을 증착하는 것은 바람직할 수 있다. 이 층의 두께는 수 나노미터에서 수 백 나노미터가 될 수 있다. 이것은, 이온주입 단계 이후에, 도 1d에 나타낸 바와 같이 예를 들면 불산(HF)을 사용하는 화학적 처리 에 의하여 증착된 SiO2층을 제거할 수 있도록 한다. 그 후, 도 2e에 나타낸 결과물 (예를 들면, Ge/GeOxNy/HfO2)은 표면 상에 열산화막 SiO2를 포함하거나 포함하지 않을 수 있는 핸들 기판(5)에 직접 부착되어 도 2f에 나타낸 소스 핸들 복합체(11''')을 형성한다.
상기 언급된 모든 실시형태에서, 저머늄과 GeOI 절연체 사이의 계면은 언제나 저머늄/GeOxNy 계면이다. 이것은 박막 저머늄층(7)의 전기적 특성을 보장한다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명의 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법에 따라, 저머늄 기판의 일 주면 상에 또는 내부에 저머늄 옥시질화물(GeOxNy)을 제공하는 것은 다음의 이점을 제공한다. 우선, 이것은 최첨단 기술의 GeOI 웨이퍼에서 사용되는 유전체층과 비교하여 매우 우수한 전기적 특성을 갖는 저머늄/저머늄 옥시질화물 계면을 제공한다. 여기서, 상기 저머늄 옥시질화물 계면은 GeOxNy와 내부에 그것이 형성된 저머늄 사이의 계면이다. 또한, 저머늄 옥시질화물 표면은 표면 거칠기, 나노토폴로지, 측면 평편도 및 입자 밀도의 관점에서 웨이퍼 본딩 기준 을 만족하며, 그에 따라, 상기 핸들 기판과 용이하게 결합될 수 있다.
저머늄 옥시질화물 계면의 우수한 전기적 특성은 이전에 예를 들면, 1991년 IEEE 전자 장치 레터, 12권, 605쪽의 T. N. 잭슨 등(T. N. Jackson et al., IEEE Electron Device letters, Vol.12, p.605, 1991) 및 2003년 IEDM 2003 기술 다이제스트, 437쪽의 C. O. 취 등(C. O. Chui et al., IEDM 2003 Technical Digest, page 437, 2003)에 개시된 저머늄계 유사 CMOS 구조에서 사용되었다. 또한, 놀랍게도, GeOxNy층은 GeOI 웨이퍼 제조 공정의 부착 및 탈착 단계와 양립하고, 그 결과, 전체적인 제조 공정을 용이하게 하며 웨이퍼당 비용을 개선한다.
Claims (14)
- a) 저머늄(Ge) 기판 또는 에피택셜 저머늄층을 포함하는 소스 기판(1)을 제공하는 단계;b) 상기 소스 기판(1)의 일 주면(main surface, 3) 상에 또는 그 내부에 절연층(dielectric layer, 7)을 제공하는 단계;c) 상기 소스 기판(1)을 핸들 기판(5)에 부착하여, 소스 핸들 복합체(11)를 형성하는 단계; 및d) 상기 소스 핸들 복합체(11)로부터 상기 소스 기판(1) 내에 제공되고 상기 주면(3)에 평행한 분리 영역(9)에서 상기 소스 기판(21)을 분리하여, GeOI형 웨이퍼를 생성하는 단계를 포함하는 저머늄 온 절연체(germanium on insulator, GeOI)형 웨이퍼의 제조 방법에 있어서,상기 절연층은 저머늄 옥시질화물(GeOxNy)층이고,상기 소스 핸들 복합체(11)를 형성하는 단계 이전에, 상기 저머늄 옥시질화물(GeOxNy)층(7) 상에 부가층(23)을 제공하는 단계를 더 포함하며,상기 부가층(23)은 상기 분리영역(9)을 제공하는 단계 이전에 제공되고, 상기 부가층은(23)은 상기 소스 핸들 복합체(23)을 형성하는 단계 이전에 제거되는 것을 특징으로 하는 저머늄 온 절연체(germanium on insulator, GeOI)형 웨이퍼의 제조 방법.
- 제 1 항에 있어서,상기 단계 b)와 c) 사이에, 상기 소스 기판(1)의 내부에 상기 분리 영역(9)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 b)는,b1) 상기 소스 기판(1)을 산화시키는 단계, 또는 상기 소스 기판(1) 상의 자연 산화물을 사용하는 단계;b2) 상기 저머늄 산화물을 질화하여, GeOxNy층(7)을 형성하는 단계를 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 3 항에 있어서,상기 단계 b2)는 암모니아(NH3), 이산화질소(NO2) 및 일산화질소(NO) 중 하나 이상을 사용하여 질화시키는 단계를 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 b)는 급속 열 질화 공정(rapid thermal nitridation)에 의하여 상기 GeOxNy층(7)을 제공하는 단계 b1)을 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 b)는 질소원자(N) 이온, 질소분자(N2) 이온 및 이들의 조합으로부터 선택된 어느 하나를 주입하는 단계를 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 3 항에 있어서,상기 단계 b1) 이전에, 상기 주면(3)을 세정하는 단계를 더 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 단계 c) 이전에, 0 Å 내지 20 Å의 두께를 갖는 저머늄 옥시질화물(GeOxNy)층(7)의 표면층(15)을 플라즈마 활성화에 의하여 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 핸들 기판(5)의 재료는 저머늄(Ge), 실리콘(Si), 실리콘(Si) 상의 열성장 실리콘 산화물(SiO2), 실리콘탄화물(SiC), 갈륨비소화물(GaAs) 또는 석영으로부터 선택되는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 삭제
- 제 1 또는 제 2 항에 있어서,상기 부가층(23)을 제공하는 단계 이전에, 상기 GeOxNy층(7) 상에 제 2 부가층(25)을 제공하는 단계를 더 포함하는 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 11 항에 있어서,상기 제 2 부가층(25)은 HfO2 또는 Si3N4 층인 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 제 1 항에 있어서,상기 부가층(23)은 SiO2 층인 것을 특징으로 하는 저머늄 온 절연체(GeOI)형 웨이퍼의 제조 방법.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04292742A EP1659623B1 (en) | 2004-11-19 | 2004-11-19 | Method for fabricating a germanium on insulator (GeOI) type wafer |
| EP04292742.6 | 2004-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060056239A KR20060056239A (ko) | 2006-05-24 |
| KR100734239B1 true KR100734239B1 (ko) | 2007-07-02 |
Family
ID=34931539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050103864A KR100734239B1 (ko) | 2004-11-19 | 2005-11-01 | 저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7229898B2 (ko) |
| EP (2) | EP1973155B1 (ko) |
| JP (1) | JP4173884B2 (ko) |
| KR (1) | KR100734239B1 (ko) |
| CN (1) | CN100472709C (ko) |
| AT (2) | ATE392712T1 (ko) |
| DE (1) | DE602004013163T2 (ko) |
| SG (1) | SG122908A1 (ko) |
| TW (1) | TWI297171B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504771B2 (en) | 2016-09-13 | 2019-12-10 | Korea Institute Of Science And Technology | Semiconductor device including strained germanium and method for manufacturing the same |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7568412B2 (en) * | 2005-10-04 | 2009-08-04 | Marquip, Llc | Method for order transition on a plunge slitter |
| FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
| KR100823031B1 (ko) * | 2006-12-21 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 이미지 센서 제조방법 |
| ATE518241T1 (de) | 2007-01-24 | 2011-08-15 | Soitec Silicon On Insulator | Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer |
| FR2912552B1 (fr) * | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
| WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| CN101281912B (zh) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| SG178762A1 (en) | 2007-04-13 | 2012-03-29 | Semiconductor Energy Lab | Display device, method for manufacturing display device, and soi substrate |
| EP1986229A1 (en) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for manufacturing compound material wafer and corresponding compound material wafer |
| US20080274626A1 (en) * | 2007-05-04 | 2008-11-06 | Frederique Glowacki | Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface |
| US8513678B2 (en) | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| WO2009057669A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US8299485B2 (en) * | 2008-03-19 | 2012-10-30 | Soitec | Substrates for monolithic optical circuits and electronic circuits |
| FR2933534B1 (fr) * | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat |
| EP2161742A1 (en) | 2008-09-03 | 2010-03-10 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| JP2012156495A (ja) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| CN102169888B (zh) * | 2011-03-10 | 2012-11-14 | 清华大学 | 应变GeOI结构及其形成方法 |
| US8890209B2 (en) * | 2011-03-10 | 2014-11-18 | Tsinghua University | Strained GE-ON-insulator structure and method for forming the same |
| US8786017B2 (en) | 2011-03-10 | 2014-07-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| US8704306B2 (en) * | 2011-03-10 | 2014-04-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| CN103832970B (zh) * | 2012-11-27 | 2016-06-15 | 中国科学院微电子研究所 | 一种低温晶圆键合方法 |
| KR102279162B1 (ko) * | 2015-03-03 | 2021-07-20 | 한국전자통신연구원 | 게르마늄 온 인슐레이터 기판 및 그의 형성방법 |
| US10763115B2 (en) * | 2017-06-16 | 2020-09-01 | Nxp Usa, Inc. | Substrate treatment method for semiconductor device fabrication |
| US10276687B1 (en) * | 2017-12-20 | 2019-04-30 | International Business Machines Corporation | Formation of self-aligned bottom spacer for vertical transistors |
| CN115070512B (zh) * | 2022-03-11 | 2024-04-26 | 北京爱瑞思光学仪器有限公司 | 一种锗晶片的双抛工艺、装置及锗晶片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100268A1 (en) | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Substrate, manufacturing method therefor, and semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7202166B2 (en) * | 2003-08-04 | 2007-04-10 | Asm America, Inc. | Surface preparation prior to deposition on germanium |
-
2004
- 2004-11-19 EP EP08007334A patent/EP1973155B1/en active Active
- 2004-11-19 DE DE602004013163T patent/DE602004013163T2/de active Active
- 2004-11-19 EP EP04292742A patent/EP1659623B1/en active Active
- 2004-11-19 AT AT04292742T patent/ATE392712T1/de not_active IP Right Cessation
- 2004-11-19 AT AT08007334T patent/ATE515794T1/de not_active IP Right Cessation
-
2005
- 2005-01-04 US US11/029,808 patent/US7229898B2/en active Active
- 2005-08-31 TW TW094129940A patent/TWI297171B/zh active
- 2005-09-16 JP JP2005270906A patent/JP4173884B2/ja active Active
- 2005-11-01 KR KR1020050103864A patent/KR100734239B1/ko active IP Right Grant
- 2005-11-18 CN CNB2005101236830A patent/CN100472709C/zh active Active
- 2005-11-18 SG SG200507154A patent/SG122908A1/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100268A1 (en) | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Substrate, manufacturing method therefor, and semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504771B2 (en) | 2016-09-13 | 2019-12-10 | Korea Institute Of Science And Technology | Semiconductor device including strained germanium and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| SG122908A1 (en) | 2006-06-29 |
| JP4173884B2 (ja) | 2008-10-29 |
| EP1659623B1 (en) | 2008-04-16 |
| DE602004013163T2 (de) | 2009-05-14 |
| ATE392712T1 (de) | 2008-05-15 |
| CN1776886A (zh) | 2006-05-24 |
| DE602004013163D1 (de) | 2008-05-29 |
| EP1973155A1 (en) | 2008-09-24 |
| TWI297171B (en) | 2008-05-21 |
| KR20060056239A (ko) | 2006-05-24 |
| CN100472709C (zh) | 2009-03-25 |
| EP1659623A1 (en) | 2006-05-24 |
| US20060110899A1 (en) | 2006-05-25 |
| ATE515794T1 (de) | 2011-07-15 |
| US7229898B2 (en) | 2007-06-12 |
| EP1973155B1 (en) | 2011-07-06 |
| JP2006148066A (ja) | 2006-06-08 |
| TW200618047A (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100734239B1 (ko) | 저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법 | |
| US6573126B2 (en) | Process for producing semiconductor article using graded epitaxial growth | |
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| EP0843345A2 (en) | Method of manufacturing a semiconductor article | |
| KR100829644B1 (ko) | 스트레인된 반도체 재료층의 전달 방법 | |
| KR20070059157A (ko) | 반도체 웨이퍼의 제조방법 | |
| JP2009513009A (ja) | 基板に貼り合わされたゲルマニウム層の処理 | |
| US20070281441A1 (en) | Semiconductor substrate and process for producing it | |
| US20060030087A1 (en) | Compliant substrate for a heteroepitaxial structure and method for making same | |
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
| JP2006519489A (ja) | 薄層の、移動後の高温における弛緩 | |
| CN107799459B (zh) | 一种绝缘体上锗硅衬底及其制造方法和半导体器件 | |
| KR100382612B1 (ko) | 보이드 웨이퍼 제작 방법 | |
| JP4649918B2 (ja) | 貼り合せウェーハの製造方法 | |
| JP2004343046A (ja) | ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150611 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180601 Year of fee payment: 12 |