CN107731817B - 制造双极互补金属氧化半导体器件的方法及硅基多层结构 - Google Patents
制造双极互补金属氧化半导体器件的方法及硅基多层结构 Download PDFInfo
- Publication number
- CN107731817B CN107731817B CN201711057020.2A CN201711057020A CN107731817B CN 107731817 B CN107731817 B CN 107731817B CN 201711057020 A CN201711057020 A CN 201711057020A CN 107731817 B CN107731817 B CN 107731817B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- strain
- relaxation
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 43
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 43
- 230000000295 complement effect Effects 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229910006990 Si1-xGex Inorganic materials 0.000 claims abstract description 37
- 229910007020 Si1−xGex Inorganic materials 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 230000007423 decrease Effects 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 75
- 230000000694 effects Effects 0.000 description 17
- 230000007704 transition Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 125000004432 carbon atom Chemical group C* 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000009933 burial Methods 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括低掺杂单晶硅层、第一驰豫Si1‑ yGey层、Si1‑xGex层、第二驰豫Si1‑yGey层、应变Si1‑rGer层及应变硅层，r、x及y为自然数，0<r<1，0<y<r，0<x<1，其中所述应变Si1‑rGer层中r由上至下逐渐减小。此结构可以使金属氧化物半导体场效应晶体管和异质结双极晶体管同时达到高性能，并与现有的Si加工工艺完全兼容，在现有的工艺条件下，由此层结构构成的双极互补金属氧化半导体器件很容易实现。
Description
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及制造双极互补金属氧化半导体器件的方法及其硅基多层结构。
背景技术
应变Si/SiGe技术将“应变工程”和“能带工程”同时引入进了以Si为基础的集成电路和器件，即Si基集成电路及器件。利用Si/SiGe能带的不连续性以及Ge组分渐变，可以设计量子阱和加速载流子输运的自建电场；利用Si/SiGe晶格常数的不同或由各种应变方式产生的张应变或压应变效应可大大改观材料和器件的性能，提高载流子迁移率；同时利用张应变Si和压应变SiGe易于形成量子阱的特性，可以制作出高速、高性能的应变nMOSFET(n沟道金属氧化物半导体场效应晶体管)、pMOSFET(P沟道金属氧化物半导体场效应晶体管)和SiGe HBT(SiGe异质结双极晶体管)。
近些年来，国内外对应变Si/SiGe材料和各种应变器件结构的研究已十分深入，相关的SiGe工艺也日趋成熟，各种新结构的高速应变Si/SiGe器件结构不断涌现，虚拟衬底上的应变高性能互补对称异质结金属氧化物半导体场效应晶体管已经进入实验室研制阶段，但要在同一个层结构的材料上制造高性能BiCMOS器件(双极互补金属氧化半导体器件)则比较困难，BiCMOS器件为金属氧化物半导体场效应晶体管和异质结双极晶体管集成的器件。综合目前公开的文献和技术来看，非平面层结构工艺集成的应变Si/SiGeBiCMOS器件，需要腐蚀有源层，工艺复杂；而平面层结构的应变Si/SiGe BiCMOS器件其Si/SiGe层应变的方式都为工艺致应变，无法同时使金属氧化物半导体场效应晶体管和异质结双极晶体管达到高性能。
发明内容
针对现有技术存在的上述不足，本发明要解决的技术问题是：如何在同一个层结构材料上方便的制造高性能BiCMOS器件，且使金属氧化物半导体场效应晶体管和异质结双极晶体管都达到高性能。
为解决上述技术问题，本发明采用了如下的技术方案：
一种制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括：低掺杂单晶硅层、第一驰豫Si1-yGey层、Si1-xGex层、第二驰豫Si1-yGey层、应变Si1-rGer层及应变硅层，r、x及y为自然数，0<r<1，0<y<r，0<x<1，所述应变Si1-rGer层中r由上至下逐渐减小。
在本发明中，根据器件沟道位置的不同，应变硅层可作为表面量子阱沟道或氧化牺牲层。若nMOSFET使用应变硅层做表面量子阱沟道，pMOSFET使用应变Si1-rGer层做掩埋沟道，则作为nMOSFET的表面量子阱沟道的应变硅层由于应变使导带底分裂，从而会使电子的迁移率大大增加。若nMOSFET和pMOSFET均使用应变Si1-rGer层作为空穴沟道(空穴沟道包括表面量子阱沟道及掩埋沟道)，则应变硅层就作为氧化牺牲层，将此层完全氧化，得到的栅氧化层的质量高于直接在应变Si1-rGer层上生长的栅氧化层的质量，有利于表面载流子迁移率的提高。
应变Si1-rGer层在nMOSFET使用应变硅层做表面量子阱沟道，pMOSFET使用应变Si1-rGer层做掩埋沟道时，在此层中会产生自建电场，使空穴在应变Si1-rGer层表面积累，增加表面空穴浓度，提高栅电容。同时应变Si1-rGer层表面处形成三角形势阱，表面的空穴限制在势阱之中。表面处的Ge组分最高，势阱中空穴的迁移率最高。在若nMOSFET和pMOSFET均使用应变Si1-rGer层作为空穴沟道时，器件工作时此层表面也会形成表面势阱，电子和空穴限制于其中形成沟道。SiGe应变层的电子迁移率μn和空穴迁移率μp都比现有的体Si器件高，此外还使nMOSFET和pMOSFET在版图上更加匹配，提高了集成度。
此外，应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分，
一般来说，使用SiGe材料做SiGe HBT发射区的优势在于Ge组分可调，通过调节Ge组分来调节能带带阶ΔEC和ΔEV，ΔEC代表异质结导带的断续量，ΔEV代表异质结价带的断续量。但对于BiCMOS器件中的SiGe HBT来说，主要的参数是截止频率fT和最高振荡频率fMAX。现有技术中的虚拟衬底上的SiGe HBT的高频性能比较差，为此本发明设计了应变Si1- rGer层作为SiGe HBT发射区的能带渐变部分。
SiGe HBT的截止频率fT可以写为：
其中，B是基区渡越时间，gm为跨导，τBC为BC结渡越时间，CEB为BE结电容，CBC为BC结电容，τE为发射极的延迟时间。对SiGe HBT来说
其中，SpE为发射区与应变硅层之上生长的多晶Si界面处的空穴复合速度，由工艺及其他外界因素决定；WE为发射区宽度，一般的SiGe HBT发射区宽度远远小于空穴的扩散长度；β是放大倍数，SiGe HBT的β的取值范围是100到200；DpE为发射区的空穴扩散系数，在现有技术中为一常数，但应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分，应变Si1- rGer层中会产生一个有利于空穴渡越的自建电场，这个自建电场增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。而fT与fMAX的关系是
所以使用应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分可进一步同时提高fT与fMAX，改善高频性能，RB为基区方块电阻。本层为高掺杂，以减少发射区电阻。高掺杂时，Ge组分渐变的影响主要体现在价带的倾斜上，导带几乎不发生倾斜，对电子的注入不会产生影响。应变Si1-rGer层中r小于等于0.5，可避免表面量子阱沟道的合金散射的增加，从而避免影响迁移率。
第二驰豫Si1-yGey层作为发射区的一部分，根据泊松方程确定此层的厚度，使得在BE结正偏时，发射区的势垒主要位于该层中，以保证空穴越过势垒区后很快被应变Si1-rGer层加速，减少发射极延迟时间τE。
Si1-xGex层作为SiGe HBT高掺杂的基区。
第一驰豫Si1-yGey层是虚拟衬底，同时作为SiGe HBT的集电区。为了满足击穿电压的需要，此层为低掺杂。为了抑制Si1-xGex层的杂质扩散造成的寄生势垒效应，可以在此层中掺入少量的碳原子，碳原子的摩尔组分一般很少为，5％左右。或者在BC结之间加入一层极薄(小于等于5nm)的本征阻挡层。
使用第一驰豫Si1-yGey层作为虚拟衬底，使用低掺杂单晶硅层作为衬底。
优选地，所述应变硅层的厚度小于等于10nm。
通过减小应变硅层的厚度，使应变硅层的厚度小于等于10nm，能够提高迁移率，这是因为量子限域效应，使表面势阱中的能级进一步分离，增大能谷之间的能级差，增加应变硅层2度简并能谷电子数量，减少了谷间散射的概率，由于谷间散射会使电子的迁移率受到损失，因此，谷间散射的概率减少会提高电子的迁移率。
优选地，应变Si1-rGer层中r减小的速率由上至下逐渐减小。
应变Si1-rGer层中r减小的速率由上至下逐渐减小，即应变Si1-rGer层中的Ge组分为抛物线渐变，可以起到使能带更加平滑的效果。
优选地，所述Si1-xGex层中x由上至下逐渐增大。
Si1-xGex层中x由上至下逐渐增大，即Si1-xGex层中Ge组分由上至下逐渐增大，能够得到基区加速场，有助于减少少数载流子在基区的渡越时间，提高特征频率。
优选地，所述Si1-xGex层中x小于等于0.3。
在如果Si1-xGex层中x由上至下逐渐增大的情况下，Ge的组分小于或等于0.3，以免使电子渡越速度达到饱和。
优选地，所述Si1-xGex层的厚度大于等于10nm。
Si1-xGex层的厚度若小于10nm，会使基区的横向串联电阻增加，会恶化器件的频率性能。
优选地，所述第一驰豫Si1-yGey层包括低掺杂驰豫Si1-yGey层及高掺杂驰豫Si1-yGey层。
第一驰豫Si1-yGey层由低掺杂驰豫Si1-yGey层及高掺杂驰豫Si1-yGey层组成，可同时使BC结电容CBC、集电区方块电阻RC、截止频率fT与最高振荡频率fMAX都较高。
优选地，还包括设置在所述低掺杂单晶硅层及所述第一驰豫Si1-yGey层之间的低温硅层。
如果BiCMOS器件工作在高频或电流密度较大的条件下，自加热效应就会恶化器件的性能。因为传统的SiGe缓冲层热导率小于体Si，所以用低温硅层来代替SiGe层可以抑制自加热效应，这对提升器件的性能有益。此层为高掺杂，形成集电极“掩埋层”。
一种制造双极互补金属氧化半导体器件的方法，上述硅基多层结构制造双极互补金属氧化半导体器件，双极互补金属氧化半导体器件包括金属氧化物半导体场效应晶体管及异质结双极晶体管，其中：
使用所述应变硅层作为氧化牺牲层或作为金属氧化物半导体场效应晶体管的空穴沟道；
在本发明中，根据器件沟道位置的不同，应变硅层可作为表面量子阱沟道或氧化牺牲层。若nMOSFET使用应变硅层做表面量子阱沟道，pMOSFET使用应变Si1-rGer层做掩埋沟道，则作为nMOSFET的表面量子阱沟道的应变硅层由于应变使导带底分裂，从而会使电子的迁移率大大增加。若nMOSFET和pMOSFET均使用应变Si1-rGer层作为空穴沟道(空穴沟道包括表面量子阱沟道及掩埋沟道)，则应变硅层就作为氧化牺牲层，将此层完全氧化，得到的栅氧化层的质量高于直接在应变Si1-rGer层上生长的栅氧化层的质量，有利于表面载流子迁移率的提高。
使用所述应变Si1-rGer层作为金属氧化物半导体场效应晶体管的空穴沟道及异质结双极晶体管的发射区；
应变Si1-rGer层在nMOSFET使用应变硅层做表面量子阱沟道，pMOSFET使用应变Si1-rGer层做掩埋沟道时，在此层中会产生自建电场，使空穴在应变Si1-rGer层表面积累，增加表面空穴浓度，提高栅电容。同时应变Si1-rGer层表面处形成三角形势阱，表面的空穴限制在势阱之中。表面处的Ge组分最高，势阱中空穴的迁移率最高。在若nMOSFET和pMOSFET均使用应变Si1-rGer层作为空穴沟道时，器件工作时此层表面也会形成表面势阱，电子和空穴限制于其中形成沟道。SiGe应变层的电子迁移率μn和空穴迁移率μp都比现有的体Si器件高，此外还使nMOSFET和pMOSFET在版图上更加匹配，提高了集成度。
此外，应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分，
一般来说，使用SiGe材料做SiGe HBT发射区的优势在于Ge组分可调，通过调节Ge组分来调节能带带阶ΔEC和ΔEV。但对于BiCMOS器件中的SiGe HBT来说，主要的参数是截止频率fT和最高振荡频率fMAX。现有技术中的虚拟衬底上的SiGe HBT的高频性能比较差，为此本发明设计了应变Si1-rGer层作为SiGe HBT发射区的能带渐变部分。
SiGe HBT的截止频率fT可以写为：
其中，B是基区渡越时间，gm为跨导，τBC为BC结渡越时间，CEB为BE结电容，CBC为BC结电容，τE为发射极的延迟时间。对SiGe HBT来说
其中，SpE为发射区与应变硅层之上生长的多晶Si界面处的空穴复合速度，由工艺及其他外界因素决定；WE为发射区宽度，一般的SiGe HBT发射区宽度远远小于空穴的扩散长度；β是放大倍数，SiGe HBT的β在100到200之间取值；DpE为发射区的空穴扩散系数，在现有技术中为一常数，但应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分，应变Si1-rGer层中会产生一个有利于空穴渡越的自建电场，这个自建电场增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。而fT与fMAX的关系是
所以使用应变Si1-rGer层还作为SiGe HBT发射区的能带渐变部分可进一步同时提高fT与fMAX，改善高频性能，RB为基区方块电阻。本层为高掺杂，以减少发射区电阻。高掺杂时，Ge组分渐变的影响主要体现在价带的倾斜上，导带几乎不发生倾斜，对电子的注入不会产生影响。应变Si1-rGer层中r小于等于0.5，可避免表面量子阱沟道的合金散射的增加，从而避免影响迁移率。
使用所述第二驰豫Si1-yGey层作为异质结双极晶体管的发射区；
第二驰豫Si1-yGey层作为发射区的一部分，根据泊松方程确定此层的厚度，使得在BE结正偏时，发射区的势垒主要位于该层中，以保证空穴越过势垒区后很快被应变Si1-rGer层加速，减少发射极延迟时间τE。
使用所述Si1-xGex层作为异质结双极晶体管的基区；
Si1-xGex层作为SiGe HBT高掺杂的基区。
第一驰豫Si1-yGey层是虚拟衬底，同时作为SiGe HBT的集电区。为了满足击穿电压的需要，此层为低掺杂。为了抑制Si1-xGex层的杂质扩散造成的寄生势垒效应，可以在此层中掺入少量的碳原子或者在BC结之间加入一层极薄(小于等于5nm)的本征阻挡层。
使用所述第一驰豫Si1-yGey层作为虚拟衬底；
使用所述低掺杂单晶硅层作为衬底。
优选地，所述硅基多层结构还包括设置在所述低掺杂单晶硅层及所述第一驰豫Si1-yGey层之间的低温硅层，所述制造双极互补金属氧化半导体器件的方法还包括使用所述低温硅层作为缓冲层。
如果BiCMOS器件工作在高频或电流密度较大的条件下，自加热效应就会恶化器件的性能。因为传统的SiGe缓冲层热导率小于体Si，所以用低温硅层来代替SiGe层可以抑制自加热效应，这对提升器件的性能有益。此层为高掺杂，形成集电极“掩埋层”。
综上所述，本发明公开了一种制造双极互补金属氧化半导体器件的硅基多层结构，所述硅基多层结构由下至上依次包括低掺杂单晶硅层、第一驰豫Si1-yGey层、Si1-xGex层、第二驰豫Si1-yGey层、应变Si1-rGer层及应变硅层，r、x及y为自然数，0<r<1，0<y<r，0<x<1，其中所述应变Si1-rGer层中r由上至下逐渐减小。此结构可以使金属氧化物半导体场效应晶体管和异质结双极晶体管同时达到高性能，并与现有的Si加工工艺完全兼容，在现有的工艺条件下，由此层结构构成的双极互补金属氧化半导体器件很容易实现。
附图说明
为了使发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为本发明公开的一种制造双极互补金属氧化半导体器件的硅基多层结构的结构示意图。
图2为本发明中硅基多层结构各层Ge组分的示意图。虚线部分分别对应应变Si1- rGer层中Ge组分的抛物线渐变和Si1-xGex层中Ge组分保持不变的情况。
图3为本发明中第一驰豫Si1-yGey层、Si1-xGex层、第二驰豫Si1-yGey层HBT能带结构示意图。虚线部分表示HBT基区的Ge组分不变。
图4为nMOSFET采用应变硅层作为表面量子阱沟道，pMOSFET使用应变Si1-rGer层做掩埋沟道的双极互补金属氧化半导体器件的结构示意图。
图5为应变Si1-rGer层作为nMOSFET和pMOSFET的空穴沟道时双极互补金属氧化半导体器件的结构示意图。
具体实施方式
下面结合附图对本发明作进一步的详细说明。
具体的实施方式中所有的工艺都是常规的Si工艺，在此不详细说明。为了便于说明，层结构中所有的层均为p掺杂，在此基础上进行n阱注入。根据实际工艺，各层掺杂也可以是其他类型，阱注入也可以采用其他的方式。在本发明中，使金属氧化物半导体场效应晶体管和异质结双极晶体管达到高性能，即是使金属氧化物半导体场效应晶体管驱动电流大、开关速度快，使异质结双极晶体管特征频率高，二者的高性能都包括高载流子迁移率这一项，所以提高了迁移率，就可以同时提高二者的性能。
如图1至图3所示，本发明公开了一种制造双极互补金属氧化半导体器件的硅基多层结构，硅基多层结构由下至上依次包括：低掺杂单晶硅层7、第一驰豫Si1-yGey层5、Si1-xGex层4、第二驰豫Si1-yGey层3、应变Si1-rGer层2及应变硅层1，r、x及y为自然数，0<r<1，0<y<r，0<x<1，应变Si1-rGer层2中r由上至下逐渐减小。图2中，Ge％代表每一层的Ge组分，d为硅基多层机构由上至下的厚度；图3中Ec为导带底能级，Ev为价带顶能级，Ef为费米能级。
在本发明中，根据器件沟道位置的不同，应变硅层1可作为表面量子阱沟道或氧化牺牲层。若nMOSFET使用应变硅层1做表面量子阱沟道，pMOSFET使用应变Si1-rGer层2做掩埋沟道，则作为nMOSFET的表面量子阱沟道的应变硅层1由于应变使导带底分裂，从而会使电子的迁移率大大增加。若nMOSFET和pMOSFET均使用应变Si1-rGer层2作为空穴沟道(空穴沟道包括表面量子阱沟道及掩埋沟道)，则应变硅层1就作为氧化牺牲层，将此层完全氧化，得到的栅氧化层的质量高于直接在应变Si1-rGer层2上生长的栅氧化层的质量，有利于表面载流子迁移率的提高。
应变Si1-rGer层2在nMOSFET使用应变硅层1做表面量子阱沟道，pMOSFET使用应变Si1-rGer层2做掩埋沟道时，在此层中会产生自建电场，使空穴在应变Si1-rGer层2表面积累，增加表面空穴浓度，提高栅电容。同时应变Si1-rGer层2表面处形成三角形势阱，表面的空穴限制在势阱之中。表面处的Ge组分最高，势阱中空穴的迁移率最高。在若nMOSFET和pMOSFET均使用应变Si1-rGer层2作为空穴沟道时，器件工作时此层表面也会形成表面势阱，电子和空穴限制于其中形成沟道。SiGe应变层的电子迁移率μn和空穴迁移率μp都比现有的体Si器件高，此外还使nMOSFET和pMOSFET在版图上更加匹配，提高了集成度。
如图4所示，若nMOSFET采用应变硅层1作为表面量子阱沟道，pMOSFET使用应变Si1-rGer层2做掩埋沟道，工作方式均为增强型。当栅电压较小时，pMOSFET以埋沟的方式工作；当栅电压加大时，应变Si1-rGer层2表面处空穴浓度增加，器件以类似表面量子阱沟道的方式工作。不论以何种方式工作，pMOSFET速度都大于体Si器件。其中，为了减少杂质散射的影响，pMOSFET中有源区为p型低掺杂，注入的n阱也为低掺杂，典型注入浓度为1015数量；nMOSFET的沟道有源层掺杂浓度亦为1015数量级。在第一驰豫Si1-yGey层5、Si1-xGex层4、第二驰豫Si1-yGey层3HBT的表面的应变硅层1可作为盖帽层，以进一步改善高频性能。
电极生长采用两步多晶生长，先生长第一层p+多晶Si1-xGex作为MOSFET的栅电极和HBT的基极，多晶Si1-xGex可以方便的调节功函数和阈值电压，使nMOSFET和pMOSFET的阈值电压更加匹配，此时Ge组分的最优值x可通过器件仿真得到；刻蚀相关区域后继续生长第二层n+多晶Si作为HBT的发射极和集电极，多晶Si为高浓度注入，典型浓度为1020数量级，这样既能保证有较小的发射极和集电极串联电阻，又可以进一步提高发射极的注入效率。
图4中，P代表P型掺杂，N代表N型掺杂，P和N的上角标“+”号表示高掺杂，n-well表示N阱，密集排列的“+”号表示空穴沟道，密集排列的“-”号表示表面量子阱沟道，Oxide代表氧化物。
如图5所示，应变Si1-rGer层2作为nMOSFET和pMOSFET的空穴沟道。这种情况下，需要完全氧化表面的应变硅层1，使之成为质量较高的栅氧化层，减少表面散射。这种器件结构的nMOSFET和pMOSFET的栅控能力很强，并且版图设计上比较匹配，提高了集成度。
图5中，P代表P型掺杂，N代表N型掺杂，字母P和N后面的“+”号表示高掺杂，n-well表示N阱，密集排列的“+”号表示空穴沟道，密集排列的“-”号表示电子沟道，poly SiGe为多晶SiGe，poly Si为多晶Si，Oxide代表氧化物。
此外，应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分，
一般来说，使用SiGe材料做SiGe HBT发射区的优势在于Ge组分可调，通过调节Ge组分来调节能带带阶ΔEC和ΔEV。但对于BiCMOS器件中的SiGe HBT来说，主要的参数是截止频率fT和最高振荡频率fMAX。现有技术中的虚拟衬底上的SiGe HBT的高频性能比较差，为此本发明设计了应变Si1-rGer层2作为SiGe HBT发射区的能带渐变部分。
SiGe HBT的截止频率fT可以写为：
其中，B是基区渡越时间，gm为跨导，τBC为BC结渡越时间，CEB为BE结电容，CBC为BC结电容，τE为发射极的延迟时间。对SiGe HBT来说
其中，SpE为发射区与应变硅层1之上生长的多晶Si界面处的空穴复合速度，由工艺及其他外界因素决定；WE为发射区宽度，一般的SiGe HBT发射区宽度远远小于空穴的扩散长度；β是放大倍数；DpE为发射区的空穴扩散系数，在现有技术中为一常数，但应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分，应变Si1-rGer层2中会产生一个有利于空穴渡越的自建电场，这个自建电场增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。而fT与fMAX的关系是
所以使用应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分可进一步同时提高fT与fMAX，改善高频性能，RB为基区方块电阻。本层为高掺杂，以减少发射区电阻。高掺杂时，Ge组分渐变的影响主要体现在价带的倾斜上，导带几乎不发生倾斜，对电子的注入不会产生影响。应变Si1-rGer层2中r小于等于0.5，可避免表面量子阱沟道的合金散射的增加，从而避免影响迁移率。
第二驰豫Si1-yGey层3作为发射区的一部分，根据泊松方程确定此层的厚度，使得在BE结正偏时，发射区的势垒主要位于该层中，以保证空穴越过势垒区后很快被应变Si1- rGer层2加速，减少发射极延迟时间τE。
Si1-xGex层4作为SiGe HBT高掺杂的基区。
第一驰豫Si1-yGey层5是虚拟衬底，同时作为SiGe HBT的集电区。为了满足击穿电压的需要，此层为低掺杂。为了抑制Si1-xGex层4的杂质扩散造成的寄生势垒效应，可以在此层中掺入少量的碳原子或者在BC结之间加入一层极薄(小于等于5nm)的本征阻挡层。
使用第一驰豫Si1-yGey层5作为虚拟衬底，使用低掺杂单晶硅层7作为衬底。
具体实施时，应变硅层1的厚度小于等于10nm。
通过减小应变硅层1的厚度，使应变硅层1的厚度小于等于10nm，能够提高迁移率，这是因为量子限域效应，使表面势阱中的能级进一步分离，增大能谷之间的能级差，增加2度简并能谷电子数量，减少了谷间散射的概率，由于谷间散射会使电子的迁移率受到损失，因此，谷间散射的概率减少会提高电子的迁移率。
具体实施时，应变Si1-rGer层2中r减小的速率由上至下逐渐减小。
应变Si1-rGer层2中r减小的速率由上至下逐渐减小，即应变Si1-rGer层2中的Ge组分为抛物线渐变，可以起到使能带更加平滑的效果。
具体实施时，Si1-xGex层4中x由上至下逐渐增大。
Si1-xGex层4中x由上至下逐渐增大，即Si1-xGex层4中Ge组分由上至下逐渐增大，能够得到基区加速场。
具体实施时，Si1-xGex层4中x小于等于0.3。
在如果Si1-xGex层4中x由上至下逐渐增大的情况下，Ge的组分小于或等于0.3，以免使电子渡越速度达到饱和。
具体实施时，Si1-xGex层4的厚度大于等于10nm。
Si1-xGex层4的厚度若小于10nm，会使基区的横向串联电阻增加。
具体实施时，第一驰豫Si1-yGey层5包括低掺杂驰豫Si1-yGey层及高掺杂驰豫Si1- yGey层。
第一驰豫Si1-yGey层5由低掺杂驰豫Si1-yGey层及高掺杂驰豫Si1-yGey层组成，可同时使BC结电容CBC、集电区方块电阻RC、截止频率fT与最高振荡频率fMAX都较高。
具体实施时，还包括设置在低掺杂单晶硅层7及第一驰豫Si1-yGey层5之间的低温硅层6。
如果BiCMOS器件工作在高频或电流密度较大的条件下，自加热效应就会恶化器件的性能。因为传统的SiGe缓冲层热导率小于体Si，所以用低温硅层6来代替SiGe层可以抑制自加热效应，这对提升器件的性能有益。此层为高掺杂，形成集电极“掩埋层”。
一种制造双极互补金属氧化半导体器件的方法，上述硅基多层结构制造双极互补金属氧化半导体器件，双极互补金属氧化半导体器件包括金属氧化物半导体场效应晶体管及异质结双极晶体管，其中：
使用应变硅层1作为氧化牺牲层或作为金属氧化物半导体场效应晶体管的空穴沟道；
在本发明中，根据器件沟道位置的不同，应变硅层1可作为表面量子阱沟道或氧化牺牲层。若nMOSFET使用应变硅层1做表面量子阱沟道，pMOSFET使用应变Si1-rGer层2做掩埋沟道，则作为nMOSFET的表面量子阱沟道的应变硅层1由于应变使导带底分裂，从而会使电子的迁移率大大增加。若nMOSFET和pMOSFET均使用应变Si1-rGer层2作为空穴沟道(空穴沟道包括表面量子阱沟道及掩埋沟道)，则应变硅层1就作为氧化牺牲层，将此层完全氧化，得到的栅氧化层的质量高于直接在应变Si1-rGer层2上生长的栅氧化层的质量，有利于表面载流子迁移率的提高。
使用应变Si1-rGer层2作为金属氧化物半导体场效应晶体管的空穴沟道及异质结双极晶体管的发射区；
应变Si1-rGer层2在nMOSFET使用应变硅层1做表面量子阱沟道，pMOSFET使用应变Si1-rGer层2做掩埋沟道时，在此层中会产生自建电场，使空穴在应变Si1-rGer层2表面积累，增加表面空穴浓度，提高栅电容。同时应变Si1-rGer层2表面处形成三角形势阱，表面的空穴限制在势阱之中。表面处的Ge组分最高，势阱中空穴的迁移率最高。在若nMOSFET和pMOSFET均使用应变Si1-rGer层2作为空穴沟道时，器件工作时此层表面也会形成表面势阱，电子和空穴限制于其中形成沟道。SiGe应变层的电子迁移率μn和空穴迁移率μp都比现有的体Si器件高，此外还使nMOSFET和pMOSFET在版图上更加匹配，提高了集成度。
此外，应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分，
一般来说，使用SiGe材料做SiGe HBT发射区的优势在于Ge组分可调，通过调节Ge组分来调节能带带阶ΔEC和ΔEV。但对于BiCMOS器件中的SiGe HBT来说，主要的参数是截止频率fT和最高振荡频率fMAX。现有技术中的虚拟衬底上的SiGe HBT的高频性能比较差，为此本发明设计了应变Si1-rGer层2作为SiGe HBT发射区的能带渐变部分。
SiGe HBT的截止频率fT可以写为：
其中，B是基区渡越时间，gm为跨导，τBC为BC结渡越时间，CEB为BE结电容，CBC为BC结电容，τE为发射极的延迟时间。对SiGe HBT来说
其中，SpE为发射区与应变硅层1之上生长的多晶Si界面处的空穴复合速度，由工艺及其他外界因素决定；WE为发射区宽度，一般的SiGe HBT发射区宽度远远小于空穴的扩散长度；β是放大倍数；DpE为发射区的空穴扩散系数，在现有技术中为一常数，但应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分，应变Si1-rGer层2中会产生一个有利于空穴渡越的自建电场，这个自建电场增大了DpE，减小了发射极延迟时间τE，从而增大了截止频率fT。而fT与fMAX的关系是
所以使用应变Si1-rGer层2还作为SiGe HBT发射区的能带渐变部分可进一步同时提高fT与fMAX，改善高频性能，RB为基区方块电阻。本层为高掺杂，以减少发射区电阻。高掺杂时，Ge组分渐变的影响主要体现在价带的倾斜上，导带几乎不发生倾斜，对电子的注入不会产生影响。应变Si1-rGer层2中r小于等于0.5，可避免表面量子阱沟道的合金散射的增加，从而避免影响迁移率。
使用第二驰豫Si1-yGey层3作为异质结双极晶体管的发射区；
第二驰豫Si1-yGey层3作为发射区的一部分，根据泊松方程确定此层的厚度，使得在BE结正偏时，发射区的势垒主要位于该层中，以保证空穴越过势垒区后很快被应变Si1- rGer层2加速，减少发射极延迟时间τE。
使用Si1-xGex层4作为异质结双极晶体管的基区；
Si1-xGex层4作为SiGe HBT高掺杂的基区。
第一驰豫Si1-yGey层5是虚拟衬底，同时作为SiGe HBT的集电区。为了满足击穿电压的需要，此层为低掺杂。为了抑制Si1-xGex层4的杂质扩散造成的寄生势垒效应，可以在此层中掺入少量的碳原子或者在BC结之间加入一层极薄(小于等于5nm)的本征阻挡层。
使用第一驰豫Si1-yGey层5作为虚拟衬底；
使用低掺杂单晶硅层7作为衬底。
具体实施时，硅基多层结构还包括设置在低掺杂单晶硅层7及第一驰豫Si1-yGey层5之间的低温硅层6，制造双极互补金属氧化半导体器件的方法还包括使用低温硅层6作为缓冲层。
如果BiCMOS器件工作在高频或电流密度较大的条件下，自加热效应就会恶化器件的性能。因为传统的SiGe缓冲层热导率小于体Si，所以用低温硅层6来代替SiGe层可以抑制自加热效应，这对提升器件的性能有益。此层为高掺杂，形成集电极“掩埋层”。
本发明还公开了一种制造双极互补金属氧化半导体器件的方法，采用上述的硅基多层结构制造双极互补金属氧化半导体器件，双极互补金属氧化半导体器件包括金属氧化物半导体场效应晶体管及异质结双极晶体管，其中：
使用应变硅层作为氧化牺牲层或作为金属氧化物半导体场效应晶体管的空穴沟道；
使用应变Si1-rGer层作为金属氧化物半导体场效应晶体管的空穴沟道及异质结双极晶体管的发射区；
使用第二驰豫Si1-yGey层作为异质结双极晶体管的发射区；
使用Si1-xGex层作为异质结双极晶体管的基区；
使用第一驰豫Si1-yGey层作为虚拟衬底；
使用低掺杂单晶硅层作为衬底。
具体实施时，硅基多层结构还包括设置在低掺杂单晶硅层及驰豫Si1-yGey层之间的低温硅层，制造双极互补金属氧化半导体器件的方法还包括使用低温硅层作为缓冲层。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管通过参照本发明的优选实施例已经对本发明进行了描述，但本领域的普通技术人员应当理解，可以在形式上和细节上对其做出各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。
Claims (8)
1.一种制造双极互补金属氧化半导体器件的硅基多层结构，其特征在于，所述硅基多层结构由下至上依次包括：低掺杂单晶硅层、第一驰豫Si1-yGey层、Si1-xGex层、第二驰豫Si1- yGey层、应变Si1-rGer层及应变硅层，r、x及y为自然数，0<r<1，0<y<r，0<x<1，所述应变Si1- rGer层中r由上至下逐渐减小，应变Si1-rGer层中r减小的速率由上至下逐渐减小，所述Si1- xGex层中x由上至下逐渐增大。
2.如权利要求1所述的硅基多层结构，其特征在于，所述应变硅层的厚度小于等于10nm。
3.如权利要求1所述的硅基多层结构，其特征在于，所述Si1-xGex层中x小于等于0.3。
4.如权利要求1所述的硅基多层结构，其特征在于，所述Si1-xGex层的厚度大于等于10nm。
5.如权利要求1所述的硅基多层结构，其特征在于，所述第一驰豫Si1-yGey层包括低掺杂驰豫Si1-yGey层及高掺杂驰豫Si1-yGey层。
6.如权利要求1所述的硅基多层结构，其特征在于，还包括设置在所述低掺杂单晶硅层及所述第一驰豫Si1-yGey层之间的低温硅层。
7.一种制造双极互补金属氧化半导体器件的方法，其特征在于，采用如权利要求1-6任一项所述的硅基多层结构制造双极互补金属氧化半导体器件，双极互补金属氧化半导体器件包括金属氧化物半导体场效应晶体管及异质结双极晶体管，其中：
使用所述应变硅层作为氧化牺牲层或作为金属氧化物半导体场效应晶体管的空穴沟道；
使用所述应变Si1-rGer层作为金属氧化物半导体场效应晶体管的空穴沟道及异质结双极晶体管的发射区；
使用所述第二驰豫Si1-yGey层作为异质结双极晶体管的发射区；
使用所述Si1-xGex层作为异质结双极晶体管的基区；
使用所述第一驰豫Si1-yGey层作为虚拟衬底；
使用所述低掺杂单晶硅层作为衬底。
8.如权利要求7所述的制造双极互补金属氧化半导体器件的方法，其特征在于，所述硅基多层结构还包括设置在所述低掺杂单晶硅层及所述第一驰豫Si1-yGey层之间的低温硅层，所述制造双极互补金属氧化半导体器件的方法还包括使用所述低温硅层作为缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711057020.2A CN107731817B (zh) | 2017-10-27 | 2017-10-27 | 制造双极互补金属氧化半导体器件的方法及硅基多层结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711057020.2A CN107731817B (zh) | 2017-10-27 | 2017-10-27 | 制造双极互补金属氧化半导体器件的方法及硅基多层结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731817A CN107731817A (zh) | 2018-02-23 |
| CN107731817B true CN107731817B (zh) | 2019-11-29 |
Family
ID=61221225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711057020.2A Active CN107731817B (zh) | 2017-10-27 | 2017-10-27 | 制造双极互补金属氧化半导体器件的方法及硅基多层结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731817B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361274B (zh) * | 2022-01-07 | 2024-04-16 | 上海交通大学 | 基于组分渐变硅碳应变层的硅基半导体光电材料与制备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
| CN102214694A (zh) * | 2011-05-30 | 2011-10-12 | 西安电子科技大学 | 异质金属堆叠栅SSGOI pMOSFET器件结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
-
2017
- 2017-10-27 CN CN201711057020.2A patent/CN107731817B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
| CN102214694A (zh) * | 2011-05-30 | 2011-10-12 | 西安电子科技大学 | 异质金属堆叠栅SSGOI pMOSFET器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731817A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040092085A1 (en) | Semiconductor crystal film and method for preparation thereof | |
| JP5400382B2 (ja) | ＳｉＧｅへテロ接合バイポーラ・トランジスタにおける移動度の向上 | |
| US20040232441A1 (en) | Heterojunction bipolar transistor | |
| CN102324436B (zh) | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 | |
| CN102931231A (zh) | 一种高迁移率iii-v族半导体mos场效应晶体管 | |
| CN109192771B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN107342319A (zh) | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN109166916A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN102208448B (zh) | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 | |
| CN107731817B (zh) | 制造双极互补金属氧化半导体器件的方法及硅基多层结构 | |
| US20040065875A1 (en) | Semiconductor device | |
| CN104681599B (zh) | 晶体管、放大器电路和集成电路 | |
| CN101937846B (zh) | SiGe HBT晶体管及其制造方法 | |
| TW200406919A (en) | Graded-base-bandgap bipolar transistor having a constant-bandgap in the base | |
| CN109346509A (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN108054203B (zh) | 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法 | |
| JP3708881B2 (ja) | 半導体結晶膜，その製造方法，半導体装置及びその製造方法 | |
| US6847063B2 (en) | Semiconductor device | |
| JPS6153768A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| CN105977287B (zh) | 一种碳化硅双极结型晶体管 | |
| CN113611738B (zh) | 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管 | |
| CN111599865B (zh) | 一种GaN基P沟道MOSFET及其制备方法 | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN209947843U (zh) | 一种台面型肖特基集电区NPN SiGe HBT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |