CN102208448B - 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 - Google Patents
多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 Download PDFInfo
- Publication number
- CN102208448B CN102208448B CN 201110134448 CN201110134448A CN102208448B CN 102208448 B CN102208448 B CN 102208448B CN 201110134448 CN201110134448 CN 201110134448 CN 201110134448 A CN201110134448 A CN 201110134448A CN 102208448 B CN102208448 B CN 102208448B
- Authority
- CN
- China
- Prior art keywords
- polycrystalline
- grid
- ssgoi
- gate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOI nMOSFET器件结构，其技术方案在于该器件自上而下的结构为：多晶Si1-xGex/金属并列覆盖双栅结构；栅绝缘层；本征或者p-掺杂应变Si电子量子阱层；p掺杂弛豫Si1-yGey缓冲层；台阶式埋氧层；p-掺杂的衬底，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成。该器件结构简单，与常规体Si SOI工艺完全兼容，并集成了“栅极工程”“应变工程”以及“衬底工程”三者的优点。
Description
技术领域
本发明涉及微电子领域中一种半导体MOSFET器件结构，具体来说是一种多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOI nMOSFET器件结构。
背景技术
硅基(Silicon-Based)MOSFET技术已经进入纳米时代，沟道长度不断减小，半导体器件的发展越来越受物理极限方面的限制，高速高性能器件的需求也越来越强烈，此时提高载流子迁移率则成为了一个有效的手段。目前通过缩小传统硅工艺特征尺寸遇到很多阻碍，各种二级物理效应不断显现。为了延续摩尔定律的预测，器件结构的改进以及新材料的引入可能会对器件特性的提高起到重要的推动作用，所以新的材料和结构的设计研究受到了人们的关注。在这些新的材料和结构中，绝缘层上硅(SOI)和应变硅(SSi)是非常有发展前景的SOI材料，即绝缘体上硅材料(Silicon-On-Insulator)，被国际上公认为“21世纪硅集成电路技术”的基础，它能突破体硅材料的诸多限制，可有效消除MOS电路中的闩锁效应、减小漏源区的寄生电容、易形成浅结，能有效抑制MOSFET器件的小尺寸效应，在航天领域、光电子领域，以及微机械系统、三维立体电路、混合电路等方面有广阔的应用前景。
另一方面，在硅基应变Si/SiGe异质结构中，由双轴应变所引起的能带分裂可以使应变Si中的电子和空穴迁移率都得到显著增强，并且由于与Si工艺兼容，结构简单，使应变Si MOSFET得到广泛应用。随着沟道长度的不断减小，如何继续保持甚至继续提高应变Si MOSFET的性能便成为当前研究的热点问题。SSOI(Strained Silicon-on-Insulator)、SGOI(SiGe-on-Insulator)以及应变SGOI(SSGOI)MOSFET正是在这种背景下被提出来的。SSGOI器件工艺相对简单，但需要生长弛豫SiGe虚拟衬底，其热导率比较低。除此之外这些SOI MOSFET器件均是以SiO2作为绝缘埋氧层，同样易于出现自加热效应。因此，热致可靠性同样也是硅基SOI器件面临的最紧迫的问题。
发明内容
本发明的目的是利用现有的常规Si SOI工艺，提供一种具有高速高性能的新型多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOI nMOSFET器件结构。
多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构，自上而下依次包括：多晶Si1-xGex/金属并列覆盖双栅结构1；栅绝缘层2；本征(或者p-掺杂)应变Si电子量子阱层3；p掺杂弛豫Si1-yGey缓冲层4；台阶式埋氧层5；p-掺杂的单晶Si(100)衬底6，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成。
引入多晶Si1-xGex/金属并列覆盖双栅结构提高了沟道电子输运速度，输出电流与工作频率，并抑制了漏致势垒降低(DIBL)效应；双轴应变Si层可提高电子的迁移率；台阶式埋氧层一定程度上可以改善器件的自加热效应以及亚阈特性，减小器件亚阈摆幅
对于本发明的说明，主要集中于“栅极工程”和“衬底工程”两部分，其他的结构部分均为通常的意义。
(1)栅极工程
本发明采用Si1-xGex/金属并列覆盖双栅结构。首先，选用多晶Si1-xGex作为栅极不但可以连续的调节功函数，有利于调节器件的阈值电压，使器件呈现出良好的短沟道特性，还可以抑制栅耗尽效应，提高栅氧化层的可靠性，改善亚阈摆幅，提高开态与关态电流的比值Ion/Ioff。多晶Si1-xGex栅极的功函数Wpoly是Ge组分x的连续函数，可以在较宽的范围内调节功函数。根据P.E.Hellberg等人的实验结果(P.E.Hellberg，S.L.Zhang and C.S.Petersson，IEEEElectron Devices Lett，18，pp.456，1997)拟合出P+多晶Si1-xGex栅的功函数为
Wpoly(x)＝0.51448x2-1.0029x+5.1619 (0≤x≤1).
这样可以根据具体设计要求连续、灵活地调整器件的阈值电压。
为了进一步提高SSGOI nMOSFET器件的性能，本发明使用了不同功函数的栅极材料，参考说明书附图2，这种结构的优点在于沟道内电势呈阶梯分布，阶梯的大小取决于两种栅极的功函数之差，异质双栅使得电子在源端的速度增强，同时削弱了漏端的电场，使沟道电子平均漂移速度增加，提高了载流子输运效率、驱动电流和截止频率，并且也抑制了沟道长度减小所导致的短沟道和漏致势垒降低效应。考虑到实际的工艺，以及为了减小异质双栅接触界面的原子互扩散效应，本发明选择Si1-xGex/金属并列双栅结构，其原因在于：沟道最小表面势点位于靠近源极一侧的栅极之下，阈值电压以及其他电学特性取决于这一侧栅极的功函数，考虑到多晶Si1-xGex材料所具有的优势，将其设置为控制栅，这样可以灵活设计器件的电学参数。除了多晶栅的Ge组分可以调节之外，还可以通过调节多晶Si1-xGex栅极和与其并列的金属栅极二者的长度之比来调节阈值电压。随着二者比值的增大，阈值电压Vt也随之增大，当二者之比约大于1∶1时，增加逐渐变缓。这是因为Vt是由多晶Si1-xGex栅极之下最小表面势点决定的，随着比值的增大，沟道表面势“阶梯”向漏端移动，表面势分布接近于以多晶Si1-xGex为单一栅极的应变Si MOSFET的电势分布，此时的最小表面势点随该比值的变化很小。
还需要说明的是，在低功耗芯片应用中(例如电源电压VDD＝1.2V)，因此需要栅极功函数接近于4.72eV的中间带隙材料。在数字电路设计中，通常要求VDD/Vt＝3.5～4，这要求Vt不超过0.4V。在Ge组分从0到100％变化过程中，多晶Si1-xGex栅极的功函数大约从4.7eV变化到5.2eV，平均为4.95eV，相对的体Si器件阈值电压将为0.6V左右。另一方面，对于特定的应变Si/SiGe系统而言，在给定掺杂剖面的情况下，同体Si MOS器件相比较，由于应变Si中较低的导带和SiGe缓冲层较小的带隙将会造成应变Si/SiGe器件的阈值电压偏低，在实际工艺下阈值电压相比体Si器件降低0.1V左右。因此实际由多晶Si1-xGex栅极的功函数所决定的Vt还是相对偏高。这样就需要在多晶Si1-xGex栅极之上继续淀积金属层来获得尽可能大的
值，通过不同的栅极层功函数组合或者改变多晶与金属栅的厚度来获得尽量小的Vt，以降低电路芯片的功耗，提高开关速度。在满足Wpoly＞Wgate的条件下，合理的选择具有合适功函数的金属栅极和合适Ge组分x的多晶栅极会使器件的实际性能得以提升。
如果减小多晶Si1-xGex栅极的长度L1，则整个沟道的电势会得以提高，而电势的提高则会导致驱动电流的提高。另一方面也是因为驱动电流也包含了阈值电压的影响，可以预见，阈值电压随多晶Si1-xGex栅极的长度L1的减小而减小，从而使得驱动电流得以提高。此外，多晶Si1-xGex/金属异质双栅还提高了应变Si沟道1源端的电场，使载流子的平均漂移速度大于饱和速度。呈阶梯分布的沟道电势使电场梯度发生变化。当电场对载流子加速时间小于能量弛豫时间时，载流子的漂移速度受到电场梯度的较大影响，在短时间内达到极大值，形成非稳态输运过程，即速度过冲。速度过冲会在沟道漂移-扩散电流上额外叠加一个过冲电流分量，使器件总的驱动电流增大。
(2)衬底工程
SGOI MOSFET是一种新型的SOI器件结构，是替代体Si MOSFET器件的理想选择。它结合了SOI MOSFET和体Si MOSFET的优点，具有陡峭的亚阈斜率、较小的短沟道效应、较高的载流子迁移率、较低的阈值电压变化等优势，所有的这些优异的参数特性都是源于在Si衬底中引入了一层埋氧SiO2材料以及在沟道区域的Si层中施加了应力。引入的埋氧SiO2材料把沟道区域和体Si衬底区域在电学上隔离开来。然而，由于引入的埋氧层SiO2材料的热导率(1.4Wm-1K-1)远小于体Si的热导率(145Wm-1K-1)，因此埋氧材料也不可避免地将体Si衬底区域和沟道区域从热学上隔离开来。另外，衬底晶圆的双轴全局应变也提高了器件的迁移率。为了实现晶圆级全局应力，需要生长厚的驰豫Si1-yGey缓冲层以及确保Si1-yGey缓冲层表面处有较低的缺陷密度。应变Si沟道层3下面的弛豫Si1-yGey缓冲层的热导率(约为0.05Wm-1K-1)也远低于体Si的热导率，这样厚的缓冲层会造成沟道区热量的积累，沟道区域温度的升高会引起散射几率的增加，造成载流子迁移率的减小。
由于以上这些问题的存在，在SGOI MOSFET中会出现严重的的自加热效应，大大降低了器件的热致可靠性。为了减小这种器件结构的自加热效应，一般可以通过减薄埋氧SiO2层厚度来达到。但是超薄埋氧层也会导致寄生电容的急剧增大和亚阈摆幅的增加。
为了减小SGOI器件的自加热效应同时不影响器件的源漏电容，本发明使用台阶式埋氧SSGOI结构。该结构中通过减薄沟道区域正下方埋氧层的厚度来达到减小器件自加热的目的。为了便于说明，当驰豫Si1-yGey缓冲层中的Ge组分为y＝0时，SSGOI nMOSFET等效为全耗尽SOI nMOSFET。参考说明书附图3，对于台阶式埋氧的全耗尽SOI nMOSFET，亚阈摆幅S可以表示为
S＝(kBTC/q)[1+(CSiCBOX/Cox(CSi+Cstep-BOX))].
其中，kB为玻尔兹曼常数，TC为晶格温度，q为电子电荷，CSi为沟道区域电容，Cstep-BOX为埋氧层电容，Cox为栅极氧化层电容。通常情况下，S可以简化为
S＝(kBTC/q)[1+(CBOX/Cox)]＝(kBTC/q)[1+(tox/tstep-BOX)].
tox为栅氧化层厚度，tstep-BOX沟道正下方所对应的埋氧层的厚度。可以看到，S与晶格温度成正比，与埋氧层厚度成反比。对于本发明的台阶式埋氧的SSGOInMOSFET结构，当驰豫Si1-yGey缓冲层中的Ge组分一定，S随着tstep-BOX的增加而减小。而在一定的tstep-BOX情况下，随着Si1-yGey缓冲层的Ge组分的增加，台阶式埋氧SSGOI nMOSFET的亚阈摆幅要小于全耗尽SOI nMOSFET的亚阈摆幅，这是因为应变Si/Si1-yGey复合层等效电容要小于全耗尽SOI的Si沟道电容。
如果器件的特征尺寸缩小到深亚微米，埋氧层的厚度又会对DIBL效应产生影响。从漏端发出的电力线横向延伸到了沟道区域，造成沟道的平行电场增大，导致亚阈摆幅增大。由于薄的埋氧层减小了延伸到沟道区的电力线条数，有一部分电力线直接穿过埋氧层进入了衬底，减小了平行电场强度，因此会造成亚阈摆幅S在某一个tstep-BOX厚度下会出现一个最小值，因此可以运用计算机仿真工具对tstep-BOX的值进行优化，在减小SSGOI nMOSFET自加热效应的同时也减小了器件的亚阈摆幅。
另外，器件中产生的热量绝大多数集中在沟道区域与漏端的交界面附近。这是因为在沟道和漏端交界处的电场强度最大，因此产生的热量最多。随着tstep-BOX的减小，可以降低最大晶格温度。
附图说明
图1为本发明多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOInMOSFET器件的结构示意图。
图2为本发明多晶Si1-xGex/金属并列双栅结构的结构与沟道表面电势分布示意图。
图3为本发明多晶Si1-xGex/金属并列覆盖双栅结构的结构分解示意图。
图4为本发明p-掺杂的单晶Si(100)衬底结构示意图。
具体实施方式
如图1所示，本发明的新型多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOI nMOS-FET器件结构包括：多晶Si1-xGex/金属并列覆盖双栅结构1；栅绝缘层2；本征(或者p-掺杂)应变Si电子量子阱层3；p掺杂弛豫Si1-yGey缓冲层4；台阶式埋氧层5；p-掺杂的单晶Si(100)衬底6，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成(如图3所示)。
多晶Si1-xGex/金属并列覆盖双栅结构1包括多晶Si1-xGex栅极和金属栅极，并且多晶Si1-xGex栅极完全被金属栅极所包含覆盖，即多晶Si1-xGex栅极完全被直角折角形的金属栅极所包含覆盖，也就是相当于在多晶Si1-xGex/金属异质双栅结构之上覆盖一层与靠近漏极一侧的金属栅极相同材料的金属层，直角折角形的覆盖式金属栅同时也形成了栅电极，工艺上可无需另外淀积栅金属电极。
多晶Si1-xGex栅极位于靠近源极的一侧，金属栅极位于靠近漏极的一侧，两种栅极并列接触形成异质双栅。并且多晶Si1-xGex栅极的功函数Wpoly与金属栅极的功函数Wgate二者必须满足Wpoly＞Wgate。
多晶Si1-xGex栅极为控制栅(Control-Gate)，其功函数Wpoly可以拟合为关于栅极Ge组分x的连续函数，由此可以根据具体设计要求灵活调整器件的阈值电压。
如图1和图4所示，SSGOI结构的埋氧层(BOX)采用台阶式结构，并且氧化层的台阶高度tstep-BOX小于整个BOX的厚度tBOX，氧化层的台阶宽度为L，正好等于沟道长度。利用台阶式埋氧层在一定程度上可以改善器件的自加热效应，通过优化台阶高度，可以改善小尺寸器件的亚阈特性，减小器件的亚阈摆幅。
现结合附图对本发明所提到的多晶Si1-xGex/金属并列覆盖双栅结构1以及台阶式埋氧层5具体实施方式进一步加以说明，其他部分与现有常规体Si工艺一致，不再特殊说明。
参考说明书附图1、4，台阶式埋氧层结构5实现过程如下：
(1)将能量为150-200keV，剂量约为1.8×1018cm-3的氧离子注入到衬底6的驰豫Si1-yGey缓冲层中，经过1300℃以上5-6小时退火后，在驰豫Si1-yGey缓冲层表面下形成约2000埃的隐埋氧化层，要求氧离子注入剂量必须很高，一般形成SiO2埋层的临界注入剂量必须大于1.4×1018cm-3。一般来说，注入时衬底温度应控制在600-650℃左右。
(2)对于台阶式埋氧衬底的制备，只需在改变沟道区域注入氧离子的能量和剂量就可以在沟道区域之下生成厚度可以变化的埋氧层厚度，形成一种台阶式埋氧衬底的结构。一般来说，根据器件设计要求，只要精确的控制氧离子注入的区域，同时根据实际的工艺条件，合理减小注入氧离子的能量和剂量，就可以实现本发明所述的台阶式埋氧层结构5。
(3)由于在实现台阶式埋氧层结构5的工艺过程中，氧离子的注入能量和剂量都很大，尤其在沟道下方的台阶埋氧层处。因而在器件硅片中形成了严重的损伤。为了消除注入损伤，氧离子注入完成后，必须对材料进行高温退火处理。研究表明，注氧工艺制备形成的SOI材料的质量好坏与退火温度的高低成正比。通常退火温度高达1300-1350℃。并在含有2％氧的氮气中进行，以防止器件硅片的表面出现凹槽，影响表面形貌。
参考说明书附图1、2、3，多晶Si1-xGex/金属并列覆盖双栅结构1实现如下：
(1)在具体的工艺实现之前，关键是先对多晶Si1-xGex栅极长度L1与整个并列栅极长度L的比值L1∶L进行合理设计。虽然L1∶L越小输出电流IDS越大，但是当继续缩小至某一比值(≈1∶2)时，阈值电压会陡然降低，这是因为作为多晶Si1-xGex控制栅极的长度L1不断缩小，器件的阈值特性越来越趋近于小尺寸器件，同时也说明此时的短沟道效应明显。所以兼顾驱动电流和抑制短沟道效应，必须对L1∶L的比值进行折中考虑。一般来说，器件设计中应使该比值大于阈值电压发生明显下降的“拐点”，该拐点可以根据具体的器件设计参数进行模拟仿真获得。
(2)根据设计好的L1长度值，利用常规的化学气相淀积(CVD)首先生长厚度为t1的P+多晶Si栅极(掩膜窗口长度为L，宽度W由具体的宽长比决定)，然后在漏极一侧干法刻蚀掉长度为L-L1的多晶Si部分，对剩余的部分进行600℃左右的高温Ge扩散，扩散时间与剂量取决于器件设计所要求的Ge组分值x，由具体工艺条件控制，这样就形成了长度为L1，厚度为t1的多晶Si1-xGex栅极。对于特定的金属功函数，选择合适金属作为栅极。下一步是在长度为L的窗口范围内进行真空蒸金，首先在长度为L-L1，高度为t1的区域完全淀积金属，待该区域完全被填满，继续淀积，直到在多晶Si1-xGex/金属并列栅极之上淀积完厚度为t2的金属层为止。这样就形成了多晶Si1-xGex/金属并列覆盖双栅结构1。需要说明的是，工艺过程中的厚度t1、t2仍然需要根据具体的器件阈值电压的要求来设计，使得多晶Si1-xGex与金属的功函数匹配，能够产生复合要求的阈值电压Vt。除了设计两个栅极材料的功函数与几何参数，整个工艺过程完全与常规的工艺相同。
Claims (5)
1.一种多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构，自上而下依次包括：
多晶Si1-xGex/金属并列覆盖双栅结构；
栅绝缘层；
本征或者p-掺杂应变Si电子量子阱层；
p掺杂弛豫Si1-yGey缓冲层；
台阶式埋氧层；
p-掺杂的单晶Si(100)衬底，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成。
2.如权利1所述的SSGOI nMOSFET器件结构，其特征在于，所述的多晶Si1-xGex/金属并列覆盖双栅结构包括多晶Si1-xGex栅极和金属栅极，多晶Si1-xGex栅极的顶部和一个侧面被金属栅极包含覆盖，另一个侧面直接与侧墙接触，多晶Si1-xGex栅极位于靠近源极的一侧，金属栅极位于靠近漏极的一侧，两种栅极并列接触形成异质双栅，并且多晶Si1-xGex栅极的功函数Wpoly与金属栅极的功函数Wgate二者必须满足Wpoly＞Wgate。
3.如权利2所述的SSGOI nMOSFET器件结构，其特征在于，使用直角折角形的覆盖式栅结构，即多晶Si1-xGex栅极完全被直角折角形的金属栅极所包含覆盖。
4.如权利2所述的SSGOI nMOSFET器件结构，其特征在于，多晶Si1-xGex栅极为控制栅，其功函数Wpoly可以拟合为关于栅极Ge组分x的连续函数，由此可以根据具体设计要求灵活调整器件的阈值电压。
5.如权利1所述的SSGOI nMOSFET器件结构，其特征在于，所述台阶式埋氧层采用台阶式结构，并且所述台阶式埋氧层的氧化层的台阶高度tstep-BOW小于所述台阶式埋氧层的厚度tBOX，氧化层的台阶宽度L等于沟道长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110134448 CN102208448B (zh) | 2011-05-24 | 2011-05-24 | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110134448 CN102208448B (zh) | 2011-05-24 | 2011-05-24 | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102208448A CN102208448A (zh) | 2011-10-05 |
| CN102208448B true CN102208448B (zh) | 2013-04-24 |
Family
ID=44697192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110134448 Expired - Fee Related CN102208448B (zh) | 2011-05-24 | 2011-05-24 | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102208448B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544073A (zh) * | 2011-12-16 | 2012-07-04 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管 |
| JP6229501B2 (ja) * | 2014-01-08 | 2017-11-15 | 富士通株式会社 | 半導体装置 |
| US9406799B2 (en) * | 2014-10-21 | 2016-08-02 | Globalfoundries Inc. | High mobility PMOS and NMOS devices having Si—Ge quantum wells |
| CN104730111A (zh) * | 2015-03-27 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 基于Si/SiGe/Si量子阱MOSFET的生物传感器及其制备方法 |
| CN107634101A (zh) * | 2017-09-21 | 2018-01-26 | 中国工程物理研究院电子工程研究所 | 具有三段式埋氧层的半导体场效应晶体管及其制造方法 |
| CN107994070B (zh) * | 2017-12-06 | 2020-01-17 | 武汉华星光电半导体显示技术有限公司 | 晶体管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241755A (ja) * | 2003-01-15 | 2004-08-26 | Renesas Technology Corp | 半導体装置 |
| CN1274030C (zh) * | 2003-02-20 | 2006-09-06 | 北京大学 | 一种厚膜soi场效应晶体管 |
| US20070069300A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Planar ultra-thin semiconductor-on-insulator channel mosfet with embedded source/drain |
| US7348225B2 (en) * | 2005-10-27 | 2008-03-25 | International Business Machines Corporation | Structure and method of fabricating FINFET with buried channel |
| CN100505314C (zh) * | 2007-11-27 | 2009-06-24 | 西安理工大学 | 双栅双应变沟道全耗尽SOI MOSFETs器件结构 |
-
2011
- 2011-05-24 CN CN 201110134448 patent/CN102208448B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102208448A (zh) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102208448B (zh) | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 | |
| CN102214694B (zh) | 异质金属堆叠栅SSGOI pMOSFET器件结构 | |
| TW200524171A (en) | High speed lateral heterojunction misfets realized by 2-dimensional bandgap engineering and methods thereof | |
| JP2000286418A (ja) | 半導体装置および半導体基板 | |
| CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
| CN102194884B (zh) | 一种混合导通机制的场效应晶体管 | |
| CN102130176B (zh) | 一种具有缓冲层的soi超结ldmos器件 | |
| CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN103681868B (zh) | 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN101819993A (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN112420846B (zh) | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 | |
| CN110729355B (zh) | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 | |
| CN103545375B (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| CN209471967U (zh) | 一种埋沟式SiC IGBT常关器件 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN201667336U (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN103311307A (zh) | 带有InAlP盖层的Ge沟道金属氧化物半导体场效应晶体管 | |
| CN201638820U (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| Xu et al. | Substrate bias effects on collector resistance in SiGe heterojunction bipolar transistors on thin film silicon-on-insulator | |
| Patel et al. | Performance enhancement of the tunnel field effect transistor using a SiGe source | |
| CN109244121B (zh) | 带栅场板结构的纵向隧穿场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130424 Termination date: 20140524 |