JP2000031162A - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ

Info

Publication number
JP2000031162A
JP2000031162A JP20198198A JP20198198A JP2000031162A JP 2000031162 A JP2000031162 A JP 2000031162A JP 20198198 A JP20198198 A JP 20198198A JP 20198198 A JP20198198 A JP 20198198A JP 2000031162 A JP2000031162 A JP 2000031162A
Authority
JP
Japan
Prior art keywords
base layer
layer
collector
emitter
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20198198A
Other languages
English (en)
Inventor
Yoshihiro Hara
義博 原
Takeshi Takagi
剛 高木
Katsuya Nozawa
克弥 能澤
Minoru Kubo
実 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20198198A priority Critical patent/JP2000031162A/ja
Publication of JP2000031162A publication Critical patent/JP2000031162A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ベース層が傾斜組成を有する混晶からなるヘ
テロ接合バイポーラトランジスタの特性を改善する。 【解決手段】 エミッタ層およびコレクタ層はSiによ
り構成され、ベース層はSiとGeの混晶により構成さ
れており、ベース層のGe組成率はエミッタ側からコレ
クタ側に向かって8%から20%まで漸次増加(傾斜)
している。一方、ベース層のB濃度はエミッタ側からコ
レクタ側に向けて1×1019cm-3から1×1018cm
-3まで逆に漸次減少(傾斜)している。ベース層におけ
るGe組成率の傾斜を弱くしても、ベース層における伝
導帯のバンド端の傾きを十分大きく確保できるので、ベ
ース層の高い電界強度によるキャリア走行時間を小さく
維持しながら、混晶組成の変化率を小さくすることがで
きる。 その結果、電流増幅率βmax を向上させること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベース層が混晶か
らなるヘテロ接合バイポーラトランジスタに関するもの
である。
【0002】
【従来の技術】従来より、Siバイポーラトランジスタ
の微細化および高速化を実現するためには、ベース層の
薄膜化が必要であることは認識されている。しかし、ベ
ース層が薄すぎると、エミッタおよびコレクタとの間の
接合部における空乏層がベース層全体に広がってエミッ
タ−コレクタ間がパンチスルー状態になり、かつ、ベー
ス引き出し層の抵抗も高くなってしまうという別の不具
合が生じる。そこで、この別の不具合を回避するために
は、ベース層における不純物濃度NB を大きくすればよ
いことはわかっている。反面、この不純物濃度NB が大
きくなると、例えばnpn型ホモ接合バイポーラトラン
ジスタにおいて次式(1)で示される最大電流増幅率β
max が低下してしまう。
【0003】 βmax =(NE /NB )・(vn /vp ) (1) NE ,NB :エミッタ,ベースのドーピング濃度 vn ,vp :電子,正孔の速度 このように、エミッタ・ベース・コレクタの各層がSi
等の同一組成の材料からなるホモ接合バイポーラトラン
ジスタでは、トランジスタ動作の高速化と高電流増幅率
を同時に実現することが困難である。
【0004】ここで、1948年にShockleyにより提案され
たヘテロ接合バイポーラトランジスタは、エミッタ層の
バンドギャップがベース層のそれよりも大きいことを特
徴としている。このヘテロ接合バイポーラトランジスタ
においては、エミッタ層のバンドギャップがベース層の
それよりも大きいために、npn型の場合を例にとる
と、エミッタ層からベース層へ注入される電子に対する
エネルギー障壁よりもベース層からエミッタ層へ逆注入
される正孔に対するエネルギー障壁の方が大きくなるた
め、次式(2)で示される最大電流増幅率βmax を大き
くとることができる。
【0005】 βmax =(NE /NB )・(vn /vp )・exp (ΔEg /kT) (2) ΔEg :エミッタ−ベース間のバンドギャプ差 k:ボルツマン定数 T:絶対温度 上式(2)において、バンドギャップ差ΔEg が0の
時、式(2)は式(1)に帰着することは容易に確かめ
られる。
【0006】式(2)より、最大電流増幅率βmax は、
エミッタ層−ベース層間のバンドギャプ差ΔEg に指数
関数的に依存し、バンドギャップ差ΔEg が大きいほど
最大電流増幅率βmax を大きくとることができる。この
ことは、見方を変えれば、同程度の最大電流増幅率βma
x を得るために、ホモ接合バイポーラトランジスタより
もヘテロ接合バイポーラトランジスタの方がベース層の
ドーピング濃度NB を大きくすることができることを意
味する。すなわち、ヘテロ接合バイポーラトランジスタ
により、ベース引き出し抵抗の増大を抑制しつつベース
層を薄膜化することが可能となり、微細化,高速化と高
電流増幅率とを同時に実現することができる。
【0007】ところで、従来より、このヘテロ接合バイ
ポーラトランジスタの動作のさらなる高速化のために、
混晶よりなるベース層の構成元素の組成率をエミッタ側
とコレクタ側の間で変化(傾斜)させたものが知られて
いる。これは、混晶組成の変化に伴うバンドギャップの
変化による電界をベース層内部に発生させ、エミッタ層
からベース層に注入された少数キャリアをこの電界によ
り加速して、ベース走行時間を短縮する、というもので
ある。この従来の方法について、ベース層がSiGeよ
り成るnpn型ヘテロ接合バイポーラトランジスタを例
にとって、図5(a),(b)を参照しながら説明す
る。
【0008】図5(a)は、エミッタ層,ベース層及び
コレクタ層の概略的な構造と、各層におけるGe組成率
と、p型不純物であるB(ホウ素)濃度の変化を示す図
である。同図に示すように、ベース層におけるGe組成
率は、エミッタ層との境界では0であり、コレクタ層と
の境界では20%である。ただし、ベース層の厚さは5
0nmとし、ベース層中のB濃度は5×1018cm-3
一定としている。なお、文献(E.F.Crable et al.,Pro
ceedings of IDEM 93,p.83(1993))には、ベース層にお
けるGe組成率が、エミッタ層との境界では0で、コレ
クタ層との境界では15%又は25%であるHBTの例
が記載されている。また、図5(b)は、バイポーラト
ランジスタに動作電圧を印加したときのエミッタ層,ベ
ース層及びコレクタ層における伝導帯および価電子帯の
バンド構造を示すバンド図である。図5(b)に示すよ
うに、ベース層におけるバンドギャップは、Ge組成率
がエミッタ側からコレクタ側に向かって直線的に増加す
るのに伴い直線的に減少するので、ベース層の伝導帯側
にバンド端位置の傾斜が生じる。すなわち、ベース層内
にこのバンド端位置の傾斜に対応する電界が発生する。
これにより、ベース層に注入された電子が加速されてベ
ース走行時間が短縮されるのである。
【0009】図5(a)に示すGe組成率およびBの不
純物濃度におけるベース層中の電界強度は、3.0×1
4 V/cmである。電界強度Eを有する幅Wのベース
層中を移動度μを有するキャリアが走行するのに要する
時間(ベース走行時間)τは、ΔEgr >> kT(Δ
gr:エミッタ側とコレクタ側の伝導帯下端のエネルギ
ー差、k:ボルツマン定数、T:絶対温度)のとき、次
式(3)で与えられる。
【0010】 τ=W/μE (3) したがって、移動度μが一定の時ベース走行時間τは電
界強度Eに反比例するので、電界強度Eが大きいほどベ
ース走行時間τを短縮することができる。
【0011】また、電流利得遮断周波数fT は、ベース
走行時間τがエミッタ−コレクタ間の全遅延時間に対し
て支配的である場合、次式(4)で与えられる。
【0012】 fT =1/(2πτ) (4) 上記式(4)より、ベース走行時間τが短縮されれば電
流利得遮断周波数fTも高くなることがわかる。
【0013】
【発明が解決しようとする課題】しかしながら、上述し
たような傾斜混晶組成のベース層を有するヘテロ接合バ
イポーラトランジスタにおいて、以下に述べるような問
題があった。
【0014】ベース層内で電子を加速するためには、図
5(a)に示すように、Geの組成率をエミッタ側で小
さく、コレクタ側で大きくしなければならないが、コレ
クタ側であまりGeの組成率を大きくすると、コレクタ
層はSiにより構成されているので、以下の式(5)で
示されるベース−コレクタ接合における格子不整合率Δ
aが大きくなる。その結果、格子不整合率がある臨界値
を越えると、ベース層に格子不整合緩和のための転位等
の欠陥が発生する。そして、この転位等の欠陥の発生に
よって、電流による欠陥の増殖や、金属や不純物の欠陥
を介した拡散による素子特性の劣化によって、信頼性の
低下を招くおそれがある。
【0015】 Δa=ベース−コレクタ間の格子定数差/コレクタ層の格子定数 (5) したがって、図5(a)に示されるようなヘテロ接合バ
イポーラトランジスタでは、傾斜混晶組成のベース層を
実現しようとすると、エミッタ側のGe組成率は小さく
せざるを得ず、特に、十分な伝導帯の傾斜を得るために
はエミッタ側のGe組成率はほとんど0にせざるを得な
い。すなわち、エミッタ−ベース接合は事実上ホモ接合
になってしまう。このため、上記式(2)においてエミ
ッタ−ベース間のバンドギャプ差ΔEg はほとんど0と
なってしまい、最大電流増幅率βmax は小さく抑えられ
る。一方、ベース層の不純物濃度NB はあまり高くする
ことができないので、ヘテロ接合バイポーラトランジス
タに傾斜組成ベース層を設けようとすると、高速化と高
電流増幅率を同時に実現することができるという、ヘテ
ロ接合バイポーラトランジスタ本来の長所が失われるお
それがあった。
【0016】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、傾斜混晶組成のベース層を有するヘ
テロ接合バイポーラトランジスタにおいて、混晶の組成
比の変化だけでなく、ベース層におけるキャリア速度を
向上させるための他の手段を講ずることにより、傾斜組
成ベース層によってもたらされる不利益を緩和し、もっ
て、ヘテロ接合バイポーラトランジスタ本来の長所を維
持しつつ、ベース層におけるキャリア速度の向上を図る
ことにある。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、本発明のバイポーラトランジスタは、第1導電型不
純物を含む半導体により構成されるコレクタ層と、上記
コレクタ層に隣接して設けられ、第2導電型不純物を含
む混晶半導体により構成されるベース層と、上記ベース
層を挟んで上記コレクタ層に対向するように設けられ、
第1導電型不純物を含む半導体により構成されるエミッ
タ層とを備え、上記ベース層は、混晶半導体のバンドギ
ャップがエミッタ側からコレクタ側にかけて漸次減少す
るように組成率が変化し、かつ、上記第2導電型不純物
の濃度がエミッタ側からコレクタ側に向かって漸次減少
するように設けられている。
【0018】これにより、キャリア生成用の不純物濃度
が変化すると伝導帯及び価電子帯のバンド端の間におけ
るフェルミ準位の位置が変化することから、第2導電型
不純物の濃度の変化によって、ベース層の伝導帯のバン
ド端は、npn型ヘテロ接合バイポーラトランジスタで
は、エミッタ側で高くコレクタ側で低くなるように傾斜
する。この傾斜の方向は、Ge組成率の変化によっても
たらされる伝導帯のバンド端の傾斜方向と一致してお
り、ベース層においてこの伝導帯のバンド端の傾きを利
用してキャリアをコレクタ側に加速するための電界を生
ぜしめることができる。そのため、ベース層の混晶組成
率の変化だけでは成しえなかった高速化と高電流増幅率
とを同時に実現することが可能になる。すなわち、ベー
ス層を傾斜組成ベース構造としながら、ヘテロ接合バイ
ポーラトランジスタ本来の長所を有効に発揮することが
できる。
【0019】上記ヘテロ接合バイポーラトランジスタに
おいて、上記コレクタ層および上記エミッタ層をシリコ
ンにより構成し、上記ベース層をシリコンとゲルマニウ
ムの混晶により構成することにより、高周波化に適した
ヘテロ接合型バイポーラトランジスタを低コストで実現
することができる。
【0020】上記ヘテロ接合バイポーラトランジスタに
おいて、上記ベース層と上記エミッタ層との接合部にお
いて、上記ベース層のバンドギャップを上記エミッタ層
のバンドギャップよりも小さくすることにより、さら
に、電流増幅率を高めることができる。
【0021】上記ヘテロ接合バイポーラトランジスタに
おいて、上記ベース層と上記コレクタ層との接合部にお
いて、上記ベース層と上記コレクタ層との格子不整合率
を、ベース層において格子不整合緩和のための欠陥が発
生しない範囲にしておくことにより、信頼性の高いヘテ
ロ接合バイポーラトランジスタを実現することができ
る。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳しく説明する。
【0023】(第1の実施形態)まず、第1の実施形態
に係るヘテロ接合バイポーラトランジスタ(以下、HB
Tと略して呼ぶ)について、図1(a),(b)を参照
しながら説明する。図1(a)は、本実施形態に係るn
pn型HBTのエミッタ層,ベース層及びコレクタ層の
概略的な構造と、各層におけるGe組成率と、p型不純
物であるB(ホウ素)濃度の変化を示す図である。同図
に示すように、エミッタ層およびコレクタ層はSiによ
り構成され、ベース層はSiとGeの混晶により構成さ
れており、ベース層のGe組成率はエミッタ側からコレ
クタ側に向かって8%から20%まで漸次増加(傾斜)
している一方、ベース層のB濃度はエミッタ側からコレ
クタ側に向けて1×1019cm-3から1×1018cm-3
まで逆に漸次減少(傾斜)している。そして、ベース層
の膜厚は50nmである。すなわち、上記図5(a)に
示す従来のHBTにおいてはベース層におけるB濃度は
一定であったが、本実施形態に係るHBTでは、ベース
層におけるB濃度の傾斜をもたせている点と、ベース層
におけるGe組成率の傾斜を緩和させている点とが特徴
である。
【0024】このようなHBTの構造は、例えば以下の
ような製造工程によって実現することができる。
【0025】まず、Si基板にn型コレクタ層をイオン
注入等によって形成するか、Si基板上へのSi層のエ
ピタキシャル成長によって形成しておく。このエピタキ
シャル成長は、例えばUHV/CVD法により、チャン
バ内に例えばSi26 (ジシラン)とPH3 (フォス
フィン)とを流すことにより容易に行なわれる。
【0026】次に、例えばUHV/CVD法により、チ
ャンバ内に例えばSi26 (ジシラン)とGeH4
(ゲルマン)とB26 (ジボラン)とを流すことによ
り、SiGe層を成長させてベース層とする。このと
き、上記図1(a)に示すようなコレクタ側からエミッ
タ側に向かって、Ge組成率が8%から20%まで増大
し、B濃度が1×1019cm-3から1×1018cm-3
で減少するという変化状態は、例えば以下のような条件
でUHV/CVDを行なうことにより実現することがで
きる。例えば550℃程度の温度の下で、Si26
(ジシラン)の流量を30sccmと一定にしておい
て、GeH4 (ゲルマン)の流量を50sccmから2
0sccmまで漸次減少させ、B26 (ジボラン)の
流量を0.008sccmから0.08sccmまで漸
次増大させる。このガス流量を変化させるときに連続的
に変化させるかあるいは階段的に変化させるかによっ
て、Ge組成率,B濃度のプロファイルも多少異なる。
例えば、図2(a)に示すごとくB濃度がコレクタ側に
向かって連続的に減少するようにしてもよいし、図2
(b)に示すごとくB濃度がコレクタ側に向かって階段
的に減少するようにしてもよい。
【0027】次に、例えばUHV/CVD法により、チ
ャンバ内に例えばSi26 (ジシラン)とPH3 (フ
ォスフィン)とを流すことにより、ベース層の上にn型
エミッタ層をエピタキシャル成長させる。
【0028】図1(b)は、図1(a)に示すGe組成
率およびB濃度プロファイルを有するHBTの動作時に
おける伝導帯および価電子帯のプロファイルを示すバン
ド図である。基本的原理として、p型不純物濃度が高い
ほど、フェルミ準位Efは伝導帯から遠ざかり価電子帯
に近づく。したがって、ベース層のB濃度が図1(a)
に示すような傾斜を有することにより、ベース層の伝導
帯のバンド端は、エミッタ側で高くコレクタ側で低くな
るように傾斜する。この傾斜の方向は、Ge組成率の変
化によってもたらされる伝導帯のバンド端の傾斜方向と
一致する。そのため、図1(b)に示すように、本実施
形態のHBTのベース層における伝導帯のバンド端の傾
きは、ベース層におけるGe組成率の傾斜を従来の構造
よりも弱くしているにもかかわらず、従来のHBTのベ
ース層における伝導帯のバンド端の傾きと同程度であ
る。
【0029】したがって、本実施形態に係るHBTによ
ると、キャリアのある特定のベース走行時間(ベース層
内の電界強度)を得るための混晶組成の変化率(傾斜)
を、不純物濃度が均一である場合に比べて小さくするこ
とができる。ベース層における不純物濃度の変化を図1
(a)に示すように設定した場合、従来のHBTにおい
て得られたベース層における電界強度値3.0×104
V/cmを得るために必要となるGe組成率の変化は、
約12%と見積もることができる。したがって、ベース
層におけるGe組成率を8%から20%に変化させれ
ば、従来のHBTのベース層におけると同じ電界強度つ
まり同じベース走行時間を維持しながら、エミッタ−ベ
ース接合部における両者のバンドギャップ差ΔEg を設
けることができる。すなわち、エミッタ−ベース間のバ
ンドギャップ差ΔEg を、0ではなくある程度確保する
ことができるので、式(2)で示される最大電流増幅率
βmax の計算式において、最大電流増幅率βmax に対す
る寄与率の大きい指数関数部分が大幅に向上する。具体
的に計算すると、本実施形態のHBTの場合、エミッタ
−ベース間のバンドギャップ差ΔEg を60meV程度
確保することができるので、最大電流増幅率βmax は従
来のHBTの約5倍になる。これは、式(2)におい
て、ベース層の不純物濃度NB は従来のHBTの2倍に
なるが、指数関数部分が室温において従来のHBTの約
10倍になるためである。
【0030】以上のように、本実施形態のHBTによれ
ば、キャリアのベース走行時間を従来のHBTと同じ程
度に、つまり、式(4)で表される電流利得遮断周波数
Tを従来のHBTと同じ程度に保ちながら最大電流増
幅率βmax を大幅に増加させることができ、その効果は
極めて大きい。
【0031】さらに、ベース層とコレクタ層との間の接
合部におけるベース層の不純物濃度を小さくすることが
できるので、ベース−コレクタ接合容量を小さくするこ
とができ、HBTの動作の高速化および高耐圧化が可能
となる。
【0032】(第2の実施形態)次に、第2の実施形態
に係るHBTについて、図3(a),(b)を参照しな
がら説明する。図3(a)は、本実施形態に係るnpn
型HBTのエミッタ層,ベース層及びコレクタ層の概略
的な構造と、各層におけるGe組成率と、p型不純物で
あるB(ホウ素)濃度の変化を示す図である。同図に示
すように、本実施形態においても、HBTのエミッタ層
およびコレクタ層はSiにより構成され、ベース層はS
iとGeの混晶により構成され、ベース層のGe組成率
はエミッタ側からコレクタ側に向かって漸次増加(傾
斜)している一方、ベース層のB濃度はエミッタ側から
コレクタ側に向けて1×1019cm-3から1×1018
-3まで逆に漸次減少(傾斜)している。ただし、第1
の実施形態とは異なり、ベース層のGe組成率はエミッ
タ側からコレクタ側に向かって0%から20%まで増加
しており、組成率の変化が大きい。そして、ベース層の
膜厚は50nmである。すなわち、上記図5(a)に示
す従来のHBTにおいてはベース層におけるB濃度は一
定であったが、本実施形態に係るHBTでは、ベース層
におけるGe組成率の傾斜は従来のHBTと同じとし、
ベース層におけるB濃度の傾斜をもたせている点が特徴
である。
【0033】図3(b)は、図3(a)に示すGe組成
率およびB濃度プロファイルを有するHBTの動作時に
おける伝導帯および価電子帯のプロファイルを示すバン
ド図である。本実施形態のHBTでは、ベース層のB濃
度が図3(a)に示すような傾斜を有することと、Ge
組成率が上記図5(a)に示す従来のHBTと同じ傾斜
を有していることが相俟って、本実施形態のHBTにお
けるベース層においては、伝導帯のバンド端がエミッタ
側からコレクタ側へ傾斜し、かつ、その傾斜度合いが図
5(a)に示す従来のHBTのベース層における伝導帯
の傾斜よりもさらに強くなっている。したがって、従来
の不純物濃度が均一である場合と比べて、エミッタ層か
ら注入された電子はベース層内でより強く加速されるこ
とになる。このように、ベース層のp型不純物濃度をエ
ミッタ側からコレクタ側にかけて減少(傾斜)させるこ
とにより、電子のベース走行時間を減少させ、HBTの
動作をより高速にすることができる。
【0034】具体的には、本実施形態のHBTにおける
ベース層内の電界強度は、4.2×104 V/cmとな
り、上記従来のHBTにおけるベース層の電界強度の
1.4倍になる。その結果、上述の式(3)より、ベー
ス走行時間τも約71%に短縮され、さらに、式(4)
より、電流利得遮断周波数fT も高くなることが導き出
される。すなわち、高周波特性が大幅に向上することが
わかる。
【0035】また、図3(a)に示されるように、本実
施形態のHBTによれば、ベース層のコレクタ接合端で
の不純物濃度を従来の構造におけるよりも小さくするこ
とができる。したがって、ベース−コレクタ接合容量を
従来例に比べて小さくすることができ、この点からも高
速化することができる。また、ベース−コレクタ間の耐
圧も高くすることができる。
【0036】(第3の実施形態)次に、第3の実施形態
に係るHBTについて、図4(a),(b)を参照しな
がら説明する。図4(a)は、本実施形態に係るnpn
型HBTのエミッタ層,ベース層及びコレクタ層の概略
的な構造と、各層におけるGe組成率と、p型不純物で
あるB(ホウ素)濃度の変化を示す図である。同図に示
すように、本実施形態においても、HBTのエミッタ層
およびコレクタ層はSiにより構成され、ベース層はS
iとGeの混晶により構成されており、ベース層のGe
組成率はエミッタ側からコレクタ側に向かって漸次増加
(傾斜)している一方、ベース層のB濃度はエミッタ側
からコレクタ側に向けて1×1019cm-3から1×10
18cm-3まで逆に漸次減少(傾斜)している。ただし、
上記第1,第2の実施形態とは異なり、ベース層のGe
組成率の増加は、エミッタ側からコレクタ側に向かって
0%から12%までの増加にとどまっている。ベース層
の膜厚は50nmである。すなわち、上記図5(a)に
示す従来のHBTにおいてはベース層におけるB濃度は
一定であったが、本実施形態に係るHBTでは、ベース
層におけるB濃度の傾斜をもたせている点と、ベース層
におけるGe組成率の傾斜を緩和させてコレクタ層との
接合部でのGe組成率を抑制している点とが特徴であ
る。
【0037】図4(b)は、図4(a)に示すGe組成
率およびB濃度プロファイルを有するHBTの動作時に
おける伝導帯および価電子帯のプロファイルを示すバン
ド図である。本実施形態のHBTにおいては、ベース層
における不純物濃度の傾斜およびGe組成率の変化量
(12%)は上記第1の実施形態のHBTと同じなの
で、これらにより得られる電界強度も第1の実施形態の
HBTと同様に、3.0×104 V/cmとなり、ベー
ス走行時間も同じになる。
【0038】ここで、本実施形態のHBTにおいては、
ベース層とコレクタ層との接合部におけるベース層のG
e組成率が12%と小さいので、式(5)で示される格
子不整合率Δaを従来のHBTよりも小さくすることが
できる。その結果、ベース層の格子不整合率を、格子不
整合緩和のための転位等の欠陥が発生しない範囲に設定
することが容易となり、ベース層の結晶性が向上する。
すなわち、電流による欠陥の増殖や、金属や不純物の欠
陥を介した拡散による素子特性の劣化を抑制することが
でき、HBTの信頼性が向上する。
【0039】以上のように、本実施形態に係るHBTに
よれば、キャリアのベース走行時間は従来のHBTと同
じ程度に、したがって、電流利得遮断周波数を従来のH
BTと同じ程度に維持しながら、ベース層の結晶性の向
上により、HBTの信頼性の向上を図ることができる。
【0040】さらに、ベース層とコレクタ層との接合部
におけるベース層の不純物濃度を小さくすることができ
るので、第1及び第2の実施形態と同様に、ベース−コ
レクタ接合容量を小さくすることができ、高速化および
高耐圧化が可能となる。
【0041】なお、上記各実施形態においては、全てベ
ース層がSiとGeの混晶により形成されるnpn型H
BTを例にとって説明したが、本発明はかかる実施形態
に限定されるものではなく、pnp型のHBTや、他の
材料系のHBTにもそのまま適用できることは明らかで
ある。
【0042】
【発明の効果】以上のように、混晶ベース層を有するヘ
テロ接合バイポーラトランジスタにおいて、ベース層の
混晶組成および不純物濃度のプロファイルを素子の目的
に応じて最適に組み合わせることにより、素子の高速化
および高電流増幅率化および結晶性の向上を実現するこ
とができ、大変有意義なものである。
【図面の簡単な説明】
【図1】順に、第1の実施形態に係るHBTの各層にお
けるGe組成率およびB濃度の変化を示す図、伝導帯及
び価電子帯のプロファイルを示すバンド図である。
【図2】第1の実施形態におけるガスの濃度を調節する
ための2つの方法を示す図である。
【図3】順に、第2の実施形態に係るHBTの各層にお
けるGe組成率およびB濃度の変化を示す図、伝導帯及
び価電子帯のプロファイルを示すバンド図である。
【図4】順に、第3の実施形態に係るHBTの各層にお
けるGe組成率およびB濃度の変化を示す図、伝導帯及
び価電子帯のプロファイルを示すバンド図である。
【図5】順に、従来のHBTの各層におけるGe組成率
およびB濃度の変化を示す図、伝導帯及び価電子帯のプ
ロファイルを示すバンド図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 能澤 克弥 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 久保 実 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F003 BB01 BB04 BF06 BM01 BP31

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1導電型不純物を含む半導体により構
    成されるコレクタ層と、 上記コレクタ層に隣接して設けられ、第2導電型不純物
    を含む混晶半導体により構成されるベース層と、 上記ベース層を挟んで上記コレクタ層に対向するように
    設けられ、第1導電型不純物を含む半導体により構成さ
    れるエミッタ層とを備え、 上記ベース層は、混晶半導体のバンドギャップがエミッ
    タ側からコレクタ側にかけて漸次減少するように組成率
    が変化し、かつ、上記第2導電型不純物の濃度がエミッ
    タ側からコレクタ側に向かって漸次減少するように設け
    られていることを特徴とするヘテロ接合バイポーラトラ
    ンジスタ。
  2. 【請求項2】 請求項1記載のヘテロ接合バイポーラト
    ランジスタにおいて、 上記コレクタ層および上記エミッタ層はシリコンにより
    構成され、 上記ベース層はシリコンとゲルマニウムの混晶により構
    成されていることを特徴とするヘテロ接合バイポーラト
    ランジスタ。
  3. 【請求項3】 請求項1又は2記載のヘテロ接合バイポ
    ーラトランジスタにおいて、 上記ベース層と上記エミッタ層との接合部において、上
    記ベース層のバンドギャップが上記エミッタ層のバンド
    ギャップよりも小さいことを特徴とするヘテロ接合バイ
    ポーラトランジスタ。
  4. 【請求項4】 請求項1,2又は3記載のヘテロ接合バ
    イポーラトランジスタにおいて、 上記ベース層と上記コレクタ層との接合部において、上
    記ベース層と上記コレクタ層との格子不整合率が、ベー
    ス層において格子不整合緩和のための欠陥が発生しない
    範囲であることを特徴とするヘテロ接合バイポーラトラ
    ンジスタ。
JP20198198A 1998-07-16 1998-07-16 ヘテロ接合バイポーラトランジスタ Withdrawn JP2000031162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20198198A JP2000031162A (ja) 1998-07-16 1998-07-16 ヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20198198A JP2000031162A (ja) 1998-07-16 1998-07-16 ヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2000031162A true JP2000031162A (ja) 2000-01-28

Family

ID=16449968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20198198A Withdrawn JP2000031162A (ja) 1998-07-16 1998-07-16 ヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP2000031162A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660623B2 (en) 2000-05-26 2003-12-09 Mitsubishi Heavy Industries, Ltd. Semiconductor device and method of manufacturing the same
US6680234B2 (en) 2000-05-29 2004-01-20 Nec Electronics Corporation Semiconductor device having the effect that the drop in the current gain is kept to the minimum, when the substrate density is amplified and that the variation in the collector current is improved
US6759697B2 (en) 2000-09-11 2004-07-06 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor
US6876060B2 (en) 2002-03-28 2005-04-05 Renesas Technology Corp. Complimentary bipolar transistor
US10657654B2 (en) 2017-12-28 2020-05-19 Denso Ten Limited Abnormality detection device and abnormality detection method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660623B2 (en) 2000-05-26 2003-12-09 Mitsubishi Heavy Industries, Ltd. Semiconductor device and method of manufacturing the same
US6680234B2 (en) 2000-05-29 2004-01-20 Nec Electronics Corporation Semiconductor device having the effect that the drop in the current gain is kept to the minimum, when the substrate density is amplified and that the variation in the collector current is improved
US6759697B2 (en) 2000-09-11 2004-07-06 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor
US7135721B2 (en) 2000-09-11 2006-11-14 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor having reduced driving voltage requirements
US6876060B2 (en) 2002-03-28 2005-04-05 Renesas Technology Corp. Complimentary bipolar transistor
US10657654B2 (en) 2017-12-28 2020-05-19 Denso Ten Limited Abnormality detection device and abnormality detection method

Similar Documents

Publication Publication Date Title
US5637889A (en) Composite power transistor structures using semiconductor materials with different bandgaps
US6821870B2 (en) Heterojunction bipolar transistor and method for fabricating the same
Iyer et al. Silicon-germanium base heterojunction bipolar transistors by molecular beam epitaxy
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
JP2611640B2 (ja) ヘテロ接合バイポーラトランジスタ
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
US5620907A (en) Method for making a heterojunction bipolar transistor
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
JP2804095B2 (ja) ヘテロ接合バイボーラトランジスタ
US5177025A (en) Method of fabricating an ultra-thin active region for high speed semiconductor devices
JP2600485B2 (ja) 半導体装置
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
US6171920B1 (en) Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
JP2000031162A (ja) ヘテロ接合バイポーラトランジスタ
US20040084692A1 (en) Graded- base- bandgap bipolar transistor having a constant - bandgap in the base
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
JPH02150032A (ja) ヘテロ接合バイポーラトランジスタ
JP3183882B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01296664A (ja) ヘテロ接合型デバイス
JP2522358B2 (ja) ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ
JP3990989B2 (ja) ヘテロバイポーラトランジスタ
JP2003059937A (ja) 半導体装置
JPH0658915B2 (ja) ヘテロ構造バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004