CN105742445A - 一种垂直led芯片结构及其制备方法 - Google Patents

一种垂直led芯片结构及其制备方法 Download PDF

Info

Publication number
CN105742445A
CN105742445A CN201610133504.XA CN201610133504A CN105742445A CN 105742445 A CN105742445 A CN 105742445A CN 201610133504 A CN201610133504 A CN 201610133504A CN 105742445 A CN105742445 A CN 105742445A
Authority
CN
China
Prior art keywords
layer
epitaxial layer
metal electrode
led chip
chip structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610133504.XA
Other languages
English (en)
Other versions
CN105742445B (zh
Inventor
吕孟岩
徐慧文
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201610133504.XA priority Critical patent/CN105742445B/zh
Publication of CN105742445A publication Critical patent/CN105742445A/zh
Application granted granted Critical
Publication of CN105742445B publication Critical patent/CN105742445B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种垂直LED 芯片结构及其制备方法，所述制备方法包括：1）提供生长衬底，于所述生长衬底上形成外延层；2）于所述外延层上形成金属电极层；3）对所述生长衬底、外延层和金属电极层进行退火处理，以增强金属电极层与外延层之间的粘附性，并降低或消除所述金属电极层与外延层的内应力；4）于退火后的金属电极层上形成键合衬底。本发明用于解决现有技术中大尺寸LED 芯片垂直制程中，键合后的晶圆内应力大，极易造成键合衬底破裂或形变严重，并对外延层结构及性能产生恶劣的微观影响直接导致严重漏电，致使成品率极低的问题。

Description

一种垂直LED芯片结构及其制备方法
技术领域
本发明属于LED芯片领域，特别是涉及一种垂直LED芯片结构及其制备方法。
背景技术
众所周知，传统的正装结构LED芯片由于蓝宝石衬底不导电、导热率差的制约性，存在电流分布不均匀、散热性差等先天缺陷。为了克服正装结构LED芯片的这些不足，业内都在积极开发垂直结构LED芯片(以下简称V-LED)。V-LED采用高导电率、散热良好的Si或者金属衬底，衬底导热良好，PN结散热问题得到解决，大尺寸功率芯片得以实现。
GaN基垂直结构LED作为发光半导体器件的研究热点，经过多年的开发，目前比较成熟的制备技术为衬底转移技术：先使用金属键合(Bonding)技术将蓝宝石衬底的外延片与导电、导热性能优良的键合衬底键合起来，再利用蓝宝石与GaN禁带宽度不同的特点，选用特定波长的激光，使在蓝宝石接触面附近的GaN分解，达到将原有的蓝宝石衬底剥离的目的，外延层转移至导热性及导电性良好的键合衬底上。金属键合(Bonding)制程为垂直结构LED制作的核心制程，键合质量直接影响芯片的最终可靠性，键合后产生的应力会影响后续剥离良率，键合良率，最终影响晶圆成品率。
目前的常规工艺是在外延层表面依次进行反射镜蒸镀和键合金属蒸镀后，键合金属直接与键合衬底键合。但直接键合后晶圆内应力极大，这是由于金属沉积时不同金属层间应力极大，金属镀膜时应力堆积；而且外延层生长时还会产生热应力；键合时，高温高压下的材料热应力失配也会产生很大的应力。这些内应力终将导致键合工艺本身良率低，严重影响后续工艺良率，导致最终成品良率降低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直LED芯片结构及其制备方法，用于解决现有技术中大尺寸LED芯片垂直制程中，键合后的晶圆内应力大，极易造成键合衬底破裂或形变严重，并对外延层结构及性能产生恶劣的微观影响直接导致严重漏电，致使成品率极低的问题。
为实现上述目的及其他相关目的，本发明提供一种垂直LED芯片结构的制备方法包括：
1)提供生长衬底，于所述生长衬底上形成外延层；
2)于所述外延层上形成金属电极层；
3)对所述生长衬底、外延层和金属电极层进行退火处理，以增强金属电极层与外延层之间的粘附性，并降低或消除所述金属电极层与外延层的内应力；
4)于退火后的金属电极层上形成键合衬底。
优选地，所述金属电极层包括依次形成于所述外延层上的电流扩展层、反射层及金属键合层。
优选地，所述电流扩展层和反射层为图形化结构。
优选地，所述金属键合层通过图形化的电流扩展层和反射层与所述外延层接触，并通过步骤3)中的退火处理增强所述金属键合层与所述外延层的粘附性。
优选地，所述步骤3)中的退火气氛为氮气气氛、氧气气氛或者真空气氛。
优选地，所述步骤3)中的退火温度为200℃～500℃。
优选地，所述步骤3)中的退火时间为2min～30min。
优选地，所述步骤3)中的热退火设备为快速退火炉或者常规炉管。
优选地，所述外延层包括依次形成于所述生长衬底上的未掺杂GaN层、N-GaN层、多量子阱层及P-GaN层。
本发明还提供一种垂直LED芯片结构包括：生长衬底；位于所述生长衬底之上的外延层，所述外延层包括依次形成于所述生长衬底上的未掺杂GaN层、N-GaN层、多量子阱层及P-GaN层；位于所述外延层上的金属电极层，所述金属电极层包括依次形成于所述P-GaN层上的图形化的电流扩展层、图形化的反射层及金属键合层；位于所示金属电极层上的键合衬底。
优选地，所述金属键合层通过图形化的电流扩展层和反射层与所述外延层接触。
如上所述，本发明的完整的发明名称，具有以下有益效果：通过在形成金属电极层步骤之后，形成键合衬底步骤之前增加一热退火步骤，一方面可以增加金属键合层的粘附力(Ag为图形化的，键和金属与P-GaN层直接接触)，有利于提高芯片可靠性；另一方面能有效消除金属沉积时的层间应力，有效降低键合前晶圆的内应力，进一步有效降低键合后晶圆内应力，提高GaN基垂直结构LED整体成品良率。
附图说明
图1显示为本发明的垂直LED芯片结构的制作方法的流程图。
图2至图4显示为本发明的垂直LED芯片结构制作过程中的结构示意图。
元件标号说明
101生长衬底
102未掺杂GaN层
103N-GaN层
104多量子阱层
105P-GaN层
106金属电极层
107键合衬底
S1～S4步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1至图2，本发明提供一种垂直LED芯片结构的制作方法包括以下步骤：
S1：提供生长衬底101，在所述生长衬底101上表面形成外延层；
S2：于所述外延层表面形成金属电极层106；
S3：对所述生长衬底101、外延层和金属电极层106进行退火处理，以增强金属电极层106与外延层之间的粘附性，并降低或消除所述金属电极层106与外延层的内应力；
S4：于退火后的金属电极层106上形成键合衬底107。
在步骤S1中，请参阅图1中的S1步骤及图2，提供生长衬底101，在生长衬底101上形成外延层。其中，外延层包括依次形成于生长衬底101上的未掺杂GaN层102、N-GaN层103、多量子阱层104及P-GaN层105。
具体的，生长衬底101可以为蓝宝石衬底、硅衬底、碳化硅衬底或图形化衬底。
具体的，外延层可以采用MOCVD(金属有机气相沉积，MetalOrganicChemicalVaporDeposition)和/或MBE(分子束外延，MolecularBeamEpitaxy)等生长工艺形成。
在步骤S2中，请参阅图1中的S2步骤及图3，在外延层中的P-GaN层105上形成P面金属电极层106。其中，P面金属电极层106包括依次形成于外延层上的电流扩展层、反射层及金属键合层。其中，电流扩展层和反射层为图形化结构。
步骤S2-1：在所述P-GaN层105上形成接触层，并对所述接触层进行光刻、刻蚀形成电流扩散层；具体的，电流扩展层可以为ITO，ZnO，AZO等低电阻且高透光率薄膜氧化物。
步骤S2-2：在所述外延层及所述电流扩散层上形成接触层，并对所述接触层进行光刻、刻蚀形成反射层。具体的，所述反射层的材质可以为Ag、Al或DBR等材料。其他实施中，为了形成欧姆接触，形成反射镜之后，还可以包括对反射镜进行退火的步骤。
步骤S2-3：在所述外延层及所述反射层上形成金属键合层。其中，金属键合层通过图形化的电流扩展层和反射层与外延层中的P-GaN层105接触。这样通过步骤3)中的退火处理后，有利于增强金属键合层与外延层之间的粘附性，有利于提升可靠性。具体的，金属键合层的材质可以为Au、Sn或AuSn合金，金属键合层用于与后续形成的键合衬底107进行键合。
金属键合层的厚度大于反射层的厚度，以确保所述金属键合层完全包裹所述反射层。目前反射层多采用金属，例如金属Ag，由于Ag本身活泼易氧化、易团簇等特性。如果退火条件(温度、氛围)不当，极易导致金属反射层的反射率下降。本发明中的金属键合层蒸镀于反射层之上，相当于形成一保护层，能有效避免退火过程对金属Ag造成的不良影响。
在步骤S3中，请参阅图1中的S3步骤及图3，对所述生长衬底101、外延层和金属电极层106进行退火处理。
具体的，退火气氛为氮气气氛、氧气气氛或者真空气氛。热退火设备为快速退火炉或者常规炉管。退火设备应具备抽真空、快速加热、快速降温等功能。退火温度为200℃～500℃，退火时间为2～30min。本实施例中，优选退火时间为10min。实际使用时，可以根据具体的金属层结构选择合适的退火温度、退火时间和退火气氛。其它实施例中，还可以采用分步骤，多次退火的方式。
在步骤S4中，请参阅图1中的S3步骤及图4，于退火后的金属电极层106上形成键合衬底107。具体的，所述键合衬底107为导电衬底，其材质可以为Si、Cu或MoCu等导电且散热良好的衬底。其他实施中，还可以包括键和金属后退火的步骤。
其他实施例中还可以包括以下步骤：将金属键合层的衬底与导电衬底键合，并去除生长衬底101；刻蚀所述未掺杂GaN层102至暴露出所述N-GaN层103；在所述N-GaN层103上形成N电极。
实施例二
本发明提供一种垂直LED芯片结构，请参阅图4，该垂直LED芯片包括：生长衬底101；位于所述生长衬底101之上的外延层，所述外延层包括依次形成于所述生长衬底101上的未掺杂GaN层102、N-GaN层103、多量子阱层104及P-GaN层105；位于所述外延层上的金属电极层106，所述金属电极层106包括依次形成于所述P-GaN层105上的图形化的电流扩展层、图形化的反射层及金属键合层，其中，所述金属键合层通过图形化的电流扩展层和反射层与所述外延层接触；位于所示金属电极层106上的键合衬底107。其他实施例中还可以包括N电极。本实施例中的垂直LED芯片结构可以利用实施一中的制备方法获得。
具体的，生长衬底101可以为蓝宝石衬底、硅衬底、碳化硅衬底或图形化衬底。
具体的，键合衬底107包括但不限于Si片或高导电导热率的金属衬底，如W/Cu衬底或Mo/Cu衬底等。
具体的，电流扩展层可以为ITO，ZnO，AZO等低电阻且高透光率薄膜氧化物。
具体的，金属键合层的材质可以为Au、Sn或AuSn合金。
具体的，反射层可以为单层或多层结构，包括Ag、Au、Al、Ti、Ni、Pt等材料中一种或多种，本实施例中，反射层优选采用金属Ag。键合金属层也可以为单层或多层结构，包括Au、Sn、Ag、Al、Ti、Ni、Pt等材料中一种或多种，本实施例中，键合金属层优选采用Au/Sn复合层。
综上所述，本发明通过在形成金属电极层106步骤之后，形成键合衬底107步骤之前增加一热退火步骤，一方面可以增加金属键合层的粘附力(Ag为图形化的，部分键和金属与P-GaN层105直接接触)，有利于提高芯片可靠性；另一方面能有效消除金属沉积时的层间应力，有效降低键合前晶圆的内应力，进一步有效降低键合后晶圆内应力，提高GaN基垂直结构LED整体成品良率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种垂直LED芯片结构的制备方法，其特征在于，所述制备方法包括：
1)提供生长衬底，于所述生长衬底上形成外延层；
2)于所述外延层上形成金属电极层；
3)对所述生长衬底、外延层和金属电极层进行退火处理，以增强金属电极层与外延层之间的粘附性，并降低或消除所述金属电极层与外延层的内应力；
4)于退火后的金属电极层上形成键合衬底。
2.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述金属电极层包括依次形成于所述外延层上的电流扩展层、反射层及金属键合层。
3.根据权利要求2所述的垂直LED芯片结构的制备方法，其特征在于：所述电流扩展层和反射层为图形化结构。
4.根据权利要求3所述的垂直LED芯片结构的制备方法，其特征在于：所述金属键合层通过图形化的电流扩展层和反射层与所述外延层接触，并通过步骤3)中的退火处理增强所述金属键合层与所述外延层的粘附性。
5.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述步骤3)中的退火气氛为氮气气氛、氧气气氛或者真空气氛。
6.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述步骤3)中的退火温度为200℃～500℃。
7.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述步骤3)中的退火时间为2min～30min。
8.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述步骤3)中的热退火设备为快速退火炉或者常规炉管。
9.根据权利要求1所述的垂直LED芯片结构的制备方法，其特征在于：所述外延层包括依次形成于所述生长衬底上的未掺杂GaN层、N-GaN层、多量子阱层及P-GaN层。
10.一种垂直LED芯片结构，其特征在于，包括：
生长衬底；
位于所述生长衬底之上的外延层，所述外延层包括依次形成于所述生长衬底上的未掺杂GaN层、N-GaN层、多量子阱层及P-GaN层；
位于所述外延层上的金属电极层，所述金属电极层包括依次形成于所述P-GaN层上的图形化的电流扩展层、图形化的反射层及金属键合层；
位于所示金属电极层上的键合衬底。
11.根据权利要求10所述的垂直LED芯片结构的制备方法，其特征在于：所述金属键合层通过图形化的电流扩展层和反射层与所述外延层接触。
CN201610133504.XA 2016-03-09 2016-03-09 一种垂直led芯片结构及其制备方法 Expired - Fee Related CN105742445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610133504.XA CN105742445B (zh) 2016-03-09 2016-03-09 一种垂直led芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610133504.XA CN105742445B (zh) 2016-03-09 2016-03-09 一种垂直led芯片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105742445A true CN105742445A (zh) 2016-07-06
CN105742445B CN105742445B (zh) 2019-01-18

Family

ID=56250152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610133504.XA Expired - Fee Related CN105742445B (zh) 2016-03-09 2016-03-09 一种垂直led芯片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105742445B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711027A (zh) * 2017-02-13 2017-05-24 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
CN108336197A (zh) * 2018-03-31 2018-07-27 华南理工大学 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN108461583A (zh) * 2018-02-05 2018-08-28 广东省半导体产业技术研究院 一种紫外led芯片的制作方法
CN113421953A (zh) * 2021-06-24 2021-09-21 马鞍山杰生半导体有限公司 深紫外发光二极管及其制作方法
CN114122227A (zh) * 2022-01-26 2022-03-01 山东省科学院激光研究所 一种倒装柔性GaN基LED及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104081A1 (en) * 2003-11-18 2005-05-19 Kim Seong-Jin Semiconductor light emitting diode and method for manufacturing the same
WO2008084950A1 (en) * 2007-01-08 2008-07-17 Seoul Opto Device Co., Ltd. Ohmic electrode and method for forming the same
CN101404312A (zh) * 2007-12-07 2009-04-08 厦门市三安光电科技有限公司 一种无缝隙式键合过程GaN基发光器件及其制备方法
CN103500708A (zh) * 2013-09-29 2014-01-08 山西飞虹微纳米光电科技有限公司 一种减少键合空洞的图形化方法
CN104638078A (zh) * 2015-03-05 2015-05-20 天津三安光电有限公司 发光二极管及其制作方法
CN104638069A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制作方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104081A1 (en) * 2003-11-18 2005-05-19 Kim Seong-Jin Semiconductor light emitting diode and method for manufacturing the same
WO2008084950A1 (en) * 2007-01-08 2008-07-17 Seoul Opto Device Co., Ltd. Ohmic electrode and method for forming the same
CN101404312A (zh) * 2007-12-07 2009-04-08 厦门市三安光电科技有限公司 一种无缝隙式键合过程GaN基发光器件及其制备方法
CN103500708A (zh) * 2013-09-29 2014-01-08 山西飞虹微纳米光电科技有限公司 一种减少键合空洞的图形化方法
CN104638069A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制作方法
CN104638078A (zh) * 2015-03-05 2015-05-20 天津三安光电有限公司 发光二极管及其制作方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711027A (zh) * 2017-02-13 2017-05-24 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
CN106711027B (zh) * 2017-02-13 2021-01-05 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
CN108461583A (zh) * 2018-02-05 2018-08-28 广东省半导体产业技术研究院 一种紫外led芯片的制作方法
CN108461583B (zh) * 2018-02-05 2019-11-08 广东省半导体产业技术研究院 一种紫外led芯片的制作方法
CN108336197A (zh) * 2018-03-31 2018-07-27 华南理工大学 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN108336197B (zh) * 2018-03-31 2023-06-20 华南理工大学 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN113421953A (zh) * 2021-06-24 2021-09-21 马鞍山杰生半导体有限公司 深紫外发光二极管及其制作方法
CN113421953B (zh) * 2021-06-24 2022-12-13 马鞍山杰生半导体有限公司 深紫外发光二极管及其制作方法
CN114122227A (zh) * 2022-01-26 2022-03-01 山东省科学院激光研究所 一种倒装柔性GaN基LED及其制备方法

Also Published As

Publication number Publication date
CN105742445B (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN105742445A (zh) 一种垂直led芯片结构及其制备方法
CN105742417B (zh) 一种垂直led芯片结构及其制备方法
CN106981563B (zh) 一种功率型紫外led器件
CN107910405B (zh) 一种发光二极管芯片的制作方法
TW201415657A (zh) Ｌｅｄ元件及其製造方法
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
JP2013034010A (ja) 縦型発光素子
CN103311385B (zh) 一种直接贴焊的半导体发光共晶晶片的制造方法
CN108305921B (zh) 一种垂直结构led芯片及其制备方法
CN104465899A (zh) 一种led垂直结构的制备方法
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
CN214336736U (zh) 双层ito膜的led芯片结构
CN111063779A (zh) 一种发光二极管结构制备方法及其用途
CN102623589B (zh) 一种垂直结构的半导体发光器件制造方法
CN211017112U (zh) 一种倒装芯片
CN108281532B (zh) 一种柔性led芯片及其制作方法、封装方法
CN104882517A (zh) 垂直结构led芯片的制造方法
TWI231615B (en) Method of forming gallium nitride-based light emitting diode with a conductive substrate
CN104851945B (zh) 一种垂直结构led芯片制备方法
CN103733359A (zh) 半导体发光器件制造方法和以该方法制造的半导体发光器件
CN107452846B (zh) 一种紫外led倒装芯片
CN105932133A (zh) 一种高亮度led芯片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190118