CN108336197B - 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法 - Google Patents

一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法 Download PDF

Info

Publication number
CN108336197B
CN108336197B CN201810278576.2A CN201810278576A CN108336197B CN 108336197 B CN108336197 B CN 108336197B CN 201810278576 A CN201810278576 A CN 201810278576A CN 108336197 B CN108336197 B CN 108336197B
Authority
CN
China
Prior art keywords
layer
sputtering
thickness
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810278576.2A
Other languages
English (en)
Other versions
CN108336197A (zh
Inventor
李国强
张云鹏
张子辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810278576.2A priority Critical patent/CN108336197B/zh
Publication of CN108336197A publication Critical patent/CN108336197A/zh
Application granted granted Critical
Publication of CN108336197B publication Critical patent/CN108336197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法，包括在Si衬底上制备LED外延层，在LED外延层制备Ni/Ag‑contact/Ag‑bulk/X反射镜、保护层、键合层、p电极图案等；再将外延层转移至Si(100)衬底上，剥离旧的生长衬底；接着制备MESA沟道和PA层、n电极图案、n电极，形成垂直结构LED芯片。本发明通过低频射频溅射和直流溅射引入Ag‑contact层，改善了对p‑GaN产生的损伤，对Ag‑contact退火而对Ag‑bulk层不退火，既能提高p‑GaN空穴载流子浓度，又能使Ag‑bulk层反射率不因退火而下降，提高了LED芯片的光输出功率和外量子效率。

Description

一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
技术领域
本发明涉及LED制造领域，特别涉及一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法。
背景技术
随着LED在照明领域的逐步应用，市场不再满足于小电流驱动的蓝宝石衬底的水平结构LED, 垂直结构LED应用而生。相比较水平结构LED，垂直结构LED凭借其P、N电极分列两侧，电流垂直导通、衬底导电的特性，可以完美解决水平结构存在的导热性差、电流拥挤效应以及电极吸光效应，进而能够承受大电流超驱动。而反射镜的引入使垂直结构LED单面出光，使得垂直结构LED芯片的外量子效率较水平结构大幅提升，其随电流增大产生的发光效率降低的效应也得以解决，其稳定性大幅增强。而且垂直结构普遍采用成本低、易制备的硅衬底代替昂贵的蓝宝石，因而制造成本也大幅降低。因此，GaN基垂直结构LED是市场所向，是半导体照明发展的必然趋势。
而反射镜是垂直结构LED芯片最重要的结构之一，形成低接触电阻高反射率的ｐ型欧姆接触是获取低电压高光输出功率的LED芯片的必要条件。目前主要采用Ag作为反射镜的核心材料，因为Ag是可见光波段反射率最高的金属。而大多数研究机构和企业都在使用电子束蒸镀的方法制备Ag基反射镜，而溅射Ag以其优异的致密度、良好的晶格取向、退火后的热稳定性以及更高的反射率等特性逐渐被人们所钟爱。但是在溅射Ag过程中，常常由于过高的溅射功率对p-GaN表面造成损伤，导致p-GaN表面生成高阻钝化层、降低Mg受主的掺杂浓度，进而降低p-GaN中空穴载流子浓度，最终影响到垂直结构LED的光提取效率。而过低的溅射Ag速率，会造成Ag层沉积时间过长，黏附性过差，Ag层电阻过高，Ag反射镜反射效率下降等缺点。因此找到溅射Ag反射镜层的一个平衡点尤为重要。
发明内容
为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法，该方法能够在过低和过高的溅射Ag速率之间寻找到一个平衡点，同时能够提高Ag反射镜的反射效率。
本发明的目的通过以下技术方案实现。
一种两步法制备Ag反射镜的垂直结构LED芯片的制备方法，包括以下步骤：
（1）LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
（2）生长第一Ni/Ag-contact欧姆接触层第一步（磁控溅射）：在步骤（1）所得LED外延片p型掺杂GaN层表面使用磁控溅射溅射第一Ni/Ag-contact欧姆接触层，所述第一Ni/Ag-contact欧姆接触层包括Ag-contact层和Ni层，其中溅射Ag-contact层的射频溅射功率（RF-power）为0.1~0.6kW，直流溅射功率为0.1~0.4kW，溅射气压为（5~30）×10-3mbar，溅射温度为65~80℃；溅射Ni层的直流溅射功率为0.01~0.20kW，溅射气压为2~15×10-3mbar，溅射温度为65~80℃；
（3）生长第一Ni/Ag-contact欧姆接触层第二步（快速退火）：将步骤（2）所制备的第一Ni/Ag-contact欧姆接触层放置于快速退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：1~1：5，所述退火的温度为400~500℃，退火时间为30~90秒；
（4）溅射第二Ag-bulk/X本征反射镜层第一步（溅射金属层）：在第一Ni/Ag-contact欧姆接触层上生长Ag-bulk/X层, 所述第二Ag-bulk/X本征反射镜层包括Ag-bulk层和X应力缓冲层，其中溅射Ag-bulk层的直流溅射功率为1.5~4kW，溅射气压为5~30×10- 3mbar，溅射温度为75~90℃； 溅射X应力缓冲层的直流溅射功率为1~3kW，溅射气压为2~20×10-3mbar，溅射温度为70~80℃；溅射第二Ag-bulk/X本征反射镜层之后无需退火；
（5）键合及衬底转移：在第二Ag-bulk/X本征反射镜层上溅射TiW保护层，再蒸镀Au/Sn键合层；其中溅射TiW保护层的直流溅射功率为3~6kW，溅射气压为（7~20）×10-3mbar，溅射温度为80~90℃；然后在导电的Si（100）衬底的抛光面也蒸镀相同的Au/Sn键合层，再使用金属高温键合的方式将已经制备好的含有反射镜、TiW保护层、Au/Sn键合金属的LED外延片与导电的Si（100）衬底键合在一起，键合面为LED外延片的Au/Sn键合层和Si（100）衬底上Au/Sn键合层，键合的温度为300~550℃，压力为2000~5000mbar；接着，在所述Si（100）衬底非抛光面蒸镀一层Pt层作为Si（100）衬底保护层；最后使用腐蚀方法剥离原有外延Si衬底；
（6）制备PA层及ｎ电极：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片n电极图案；再使用电子束蒸发设备，在外延片上表面依次沉积TaN/Al/W n电极层；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。
优选的，步骤（1）所述Si衬底以(111) 面为外延面；所述n型掺杂GaN层的厚度为1~5um，摻杂浓度为（1~10）×1018cm-3；所述InGaN/GaN量子阱层为1~18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1~10nm, GaN垒层的厚度为1~18nm; 所述p型掺杂GaN层的厚度为100~600nm，摻杂浓度为（3~9）×1017cm-3。
优选的，步骤（2）所述Ag-contact层的厚度为1~10nm；所述Ni层的厚度为2~30Å。
优选的，步骤（4）所述Ag-bulk层的厚度为200~500nm；所述X应力缓冲层的厚度为10~50nm。
优选的，步骤（4）所述X应力缓冲层的材料为Ni、Al、Mg、Cu、AgNi、AgAl、AgMg和AgCu中的一种以上。
优选的，步骤（5）所述TiW保护层的厚度为500~1500nm；所述Au/Sn键合层中Sn厚度为1~3μm，Au的厚度为10~500 nm。
优选的，步骤（5）所述键合的时间为20~40分钟。
优选的，步骤（5）所述Pt层的厚度为20~300 nm；所述腐蚀的溶液为氢氟酸与硝酸体积比为1：1~1:4的混合液。
优选的，步骤（6）所述TaN/Al/W n电极层中TaN厚度为10~50 nm，Al厚度为1~3um，W厚度为300~600 nm。
优选的，步骤（6）所述匀胶采用负性光刻胶，匀胶时间为0.1~20秒；光刻时间为1~50秒，显影液采用负性光刻胶显影液，显影时间为20~300秒。
由以上所述的制备方法制得的一种垂直结构LED芯片，从下至上依次包括Si（100）衬底1、Au/Sn键合层2、 TiW保护层3、 Ag反射镜层4、 p型掺杂GaN层5、 InGaN/GaN量子阱层6、 n型掺杂GaN层7和分列在n-GaN层7上表面两侧的 TaN/Al/W n电极层8；其中，所述Ag反射镜4依次包括Ni层401、Ag-contact层402、Ag-bulk层403和 X应力缓冲层404；所述Ni层401沉积在p型掺杂GaN层5上。
本发明首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜。接着，在LED外延片表面p-GaN层上采用磁控溅射采用两步法依次制备纳米Ag叠层反射镜、反射镜保护层、键合层等；通过匀胶、光刻、显影标准光刻工艺结合制备P电极图案；利用键合机将LED外延层转移至高掺杂导电的Si(100)衬底上，并结合减薄机、化学腐蚀方法剥离旧的生长衬底；接着利用PECVD、ICP等设备进行MESA沟道和PA层的制备；其后再次通过标准光刻工艺制备n电极图案，使用磁控溅射或者电子束蒸发的方法制备n电极，采用Lift-off的方式去除多余电极金属，最终形成完整的垂直结构LED芯片的制备。所述两步法制备Ag反射镜包括两步磁控溅射，一步快速退火组成；第一步磁控溅射、第一步快速退火以制作第一层Ni/Ag接触层; 第二步磁控溅射制备第二层Ag/X本征反射镜层。所述第一层Ni/Ag欧姆接触层, 其生长过程包括两大部分: 其一，所述第一步磁控溅射在超低溅射功率下溅射第一Ni/Ag接触层, 再进行合金化处理, 形成良好的欧姆接触; 所述第二本征反射镜层，其生长过程为采用高溅射功率溅射高反射率的本征Ag反射镜层和反射镜应力缓冲层X层。从而形成Ni/Ag-contact/Ag-bulk/X层反射镜结构。
与现有技术相比，本发明具有以下优点和有益效果：
（1）本发明的一种两步法制备Ag反射镜的垂直结构LED芯片，使用高低溅射功率相配合的方法，采用磁控溅射方法，在p-GaN表面成功制备了Ni/Ag-contact/Ag-bulk/X层反射镜结构，成功提升了垂直结构LED芯片的光输出功率和外量子效率。
（2）本发明的采用低射频和直流溅射功率制备的Ag-contact层的引入解决了常规溅射Ag反射镜工艺中对p-GaN表面造成损伤的问题，解决了p-GaN层中Mg受主掺杂浓度和空穴载流子浓度因损伤降低的问题。
（3）本发明采用对Ag-contact退火而对Ag-bulk层不退火的分层退火工艺使得Ag-contact既能与p-GaN形成良好的欧姆接触，提高p-GaN空穴载流子浓度；又能够使得Ag-bulk层反射率不因退火而下降，兼具低阻和高反的特性。
（4）本发明的Ag-bulk/X本征反射镜层中的X层为应力缓冲层，所使用的金属层能够在防止Ag-bulk层氧化的同时，调整Ag-bulk层中的积累的生长应力和热应力，从而防止Ag团簇的现象的产生，进一步保证Ag-bulk的反射率。
（5）本发明采用的溅射Ag的方法，溅射温度控制在90℃以下，最大程度减少溅射过程中Ag反射镜层中积累的热应力，降低对Ag反射镜性能的退化。
（6）本发明的一种两步法制备Ag反射镜的垂直结构LED芯片的设计，方法简单，未增加蒸镀成本，同时结构简单，未使用贵金属，在提高性能的同时极大的节省了成本。
附图说明
图1为本发明两步法制备Ag反射镜的垂直结构LED芯片的结构示意图。
图2为本发明两步法制备的Ag反射镜的结构示意图。
图3a为传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的金相显微镜图；
图3b为本发明实施例1中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的金相显微镜图；
图3c为本发明实施例2中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的金相显微镜图；
图3d传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的AFM图；
图3e为本发明实施例1中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的AFM图；
图3f为本发明实施例2中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的AFM图；
图4a为传统溅射Ag反射镜垂直结构LED芯片LOP-mapping图；
图4b为传统溅射Ag反射镜垂直结构LED芯片VF2-mapping图；
图4c为传统溅射Ag反射镜垂直结构LED芯片反射率曲线图;
图5a为本发明实施例1采用两步法制备Ag反射镜的垂直结构LED芯片LOP-mapping图；
图5b为本发明实施例1采用两步法制备Ag反射镜的垂直结构LED芯片VF2-mapping图;
图5c为本发明实施例1采用两步法制备Ag反射镜的垂直结构LED芯片反射率曲线图;
图6a为本发明实施例2采用两步法制备Ag反射镜的垂直结构LED芯片LOP-mapping图；
图6b为本发明实施例2采用两步法制备Ag反射镜的垂直结构LED芯片VF2-mapping图;
图6c本发明实施例2采用两步法制备Ag反射镜的垂直结构LED芯片反射率曲线图。
具体实施方式
下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
本发明两步法制备Ag反射镜的垂直结构LED芯片的结构示意图如图1所示。该垂直结构LED芯片从下至上依次包括Si（100）衬底1、Au/Sn键合层2、 TiW保护层3、 Ag反射镜层4、 p型掺杂GaN层5、 InGaN/GaN量子阱层6、 n型掺杂GaN层7和分列在n-GaN层7上表面两侧的 TaN/Al/W n电极层8。其中，Ag反射镜4的结构示意图如图2所示，该Ag反射镜包括Ni层401、Ag-contact层402、Ag-bulk层403和 X应力缓冲层404；所述Ni层401沉积在p型掺杂GaN层5上。
实施例1
一种两步法制备Ag反射镜的垂直结构LED芯片，包括以下步骤：
（1）LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN层。所述Si衬底以(111) 面为外延面。所述n型掺杂GaN层的厚度为3um，掺杂浓度为5x1018cm-3；所述InGaN/GaN量子阱为10个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为10nm, GaN垒层的厚度为5nm; 所述p型掺杂GaN层的厚度为300nm，掺杂浓度为5x1017cm-3 。
（2）生长第一Ni/Ag-contact欧姆接触层第一步（溅射）：在LED外延片表面使用磁控溅射溅射第一接触层Ni/Ag-contact，所述Ag-contact层的厚度为10nm，其射频溅射功率（RF-power）为0.2kW，直流溅射功率为0.1kW，溅射气压为10×10-3mbar，溅射温度为76℃，溅射时间为20秒；Ni层的厚度为3Å，其直流溅射功率在0.03kW，溅射气压在3.7×10-3mbar，溅射温度为76℃，溅射时间为10秒；
（3）生长第一Ni/Ag-contact欧姆接触层第二步（退火）：将所制备Ni-Ag-contact薄膜放置于快速退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比例为1：4，所述退火温度为460℃，退火时间为60秒；
（4）生长第二Ag-bulk/X本征反射镜层第一步（溅射金属层）：在第一Ni/Ag-contact欧姆接触层上生长Ag-bulk/X层, 所述Ag-bulk层的厚度为200nm，其直流溅射功率为4kW，溅射气压在20×10-3mbar，溅射温度为82℃，溅射时间为400秒；所述X应力缓冲层材料为Ni，其厚度为50nm，其直流溅射功率为1kW，溅射气压3.8×10-3mbar，溅射温度为75℃，溅射时间为100秒，制备Ag-bulk/Ni之后无需退火；
（5）键合及衬底转移：对Ni/Ag-contact/Ag-bulk/Ni反射镜进行溅射TiW保护层金属，再蒸镀Au/Sn键合层；其中所述TiW保护层的厚度为1500nm，其直流溅射功率为6kW，溅射气压为8×10-3mbar，溅射温度为88℃，溅射时间为1500秒； Au/Sn键合层中Sn厚度为3μm，Au的厚度为500 nm。同时，在导电的Si（100）新衬底的抛光面也蒸镀Au/Sn键合层，条件同上；使用金属高温键合的方式将已经制备好的含有反射镜、保护层、键合层的LED外延片与导电的Si（100）新衬底键合在一起，键合面为LED外延片的Au/Sn键合层和Si（100）新衬底的键合层，键合温度为400℃，压力为3000mbar，键合时间为30分钟；接着，在Si（100）新衬底非抛光面蒸镀一层Pt作为新衬底保护层，其厚度为100nm；最后使用腐蚀方法剥离原有外延Si衬底，腐蚀溶液为氢氟酸与硝酸的混合液，其体积比例为1：2。
（6）制备PA层及ｎ电极：随后，通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影等标准光刻工艺，依次制备LED芯片n电极图案，其中匀胶采用负性光刻胶，匀胶时间为20秒；光刻时间为15秒，显影液采用负性光刻胶显影液，其显影时间为60秒。使用电子束蒸发设备，在外延片上表面（n型掺杂GaN层）依次沉积TaN/Al/W 的n电极金属，其中TaN厚度为10nm，Al厚度为2um，W厚度为600 nm。采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。采用点测机测试得到LED光电性能参数。
图4a和图4b为传统溅射Ag反射镜垂直结构LED芯片LOP和VF2-maping图，可知其LOP和VF2的均值为405mW和3.2 V，图4c为传统溅射Ag反射镜垂直结构LED芯片反射率图线，其在450nm蓝光波段处的反射率为89%。图5a和图5b为本实施例一种两步法制备Ag反射镜的垂直结构LED芯片LOP和VF2-maping图，可见其LOP和Vf2的均值为465mW和2.91 V，图5c为本实施例一种两步法制备Ag反射镜的垂直结构LED芯片的反射率图线，其在450nm蓝光波段处的反射率为96%。相对比而言，两步法制备Ag反射镜的垂直结LED芯片的光电性能有了巨大的提升，其中LOP值提升了14.8%，而电压值下降了9%，反射率上升了7%。
图3a为传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的金相金相显微镜图，图中可以发现传统溅射手段会对p-GaN表面造成溅射的烧蚀划痕、黑点等；图3b为本实施例中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的金相显微镜图，可以看出，本发明采用的低频溅射Ag-contact层的方法对p-GaN表面的损伤降到最低，基本没有孔洞和烧蚀划痕。图3d为传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的AFM图，从图中可以看出，表面有很多孔洞，粗糙度较高；图3b为本实施例中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的金相显微镜图，图3e为本实施例中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的AFM图，从图中可以看出，其表面为正常的p-GaN生长形貌，没有太多孔洞，粗糙度较低。
实施例2
一种两步法制备Ag反射镜的垂直结构LED芯片，包括以下步骤：
（1）LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN层。所述Si衬底以(111) 面为外延面。所述n型掺杂GaN层的厚度为2.5um，掺杂浓度为7x1018cm-3；所述InGaN/GaN量子阱为12个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为9nm, GaN垒层的厚度为5nm; 所述p型掺杂GaN层的厚度为200nm，掺杂浓度为9x1017cm-3。
（2）生长第一Ni/Ag-contact欧姆接触层第一步（溅射）：在LED外延片表面使用磁控溅射第一接触层Ni/Ag-contact，所述Ag-contact层的厚度为10nm，其射频溅射功率（RF-power）为0.3kW，其直流溅射功率为0.25kW，溅射气压在12×10-3mbar，溅射温度为70℃，溅射时间为25秒；Ni层的厚度为2Å，其直流溅射功率为0.06kW，溅射气压为5×10-3mbar，溅射温度为70℃，溅射时间为20秒；
（3）生长第一Ni/Ag-contact欧姆接触层第二步（退火）：将所制备Ni-Ag-contact薄膜放置于快速退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比例为1：2，所述退火温度为430℃，退火时间为40秒；
（4）生长第二Ag-bulk/X本征反射镜层第一步（溅射金属层）：在第一Ni/Ag-contact欧姆接触层上生长Ag-bulk/X层, 所述Ag-bulk层的厚度为300nm，其直流溅射功率为3.1kW，溅射气压在1×10-3mbar，溅射温度为88℃，溅射时间为600秒；所述X应力缓冲层材料为AgMg合金（Ag：Mg组分比为99.5%：0.05%），其厚度为50nm，其直流溅射功率为2kW，溅射气压在5.2×10-3mbar之间，溅射温度为80℃，溅射时间为120秒，所述Ag-bulk/AgMg之后无需退火；
（5）键合及衬底转移：对Ni/Ag-contact/Ag-bulk/AgMg反射镜进行溅射TiW保护层金属，再蒸镀Au/Sn键合层；其中所述TiW保护层的厚度为1200nm，其直流溅射功率为5.7kW，溅射气压为10×10-3mbar，溅射温度为85℃，溅射时间为1200秒，；所述Au/Sn键合层中Sn厚度为2.5μm，Au的厚度为400nm。同时，在导电的Si（100）新衬底的抛光面也蒸镀Au/Sn键合层，条件同上；使用金属高温键合的方式将已经制备好的含有反射镜、保护层、键合层的LED外延片，与导电的Si（100）新衬底键合在一起，键合面为LED外延片的Au/Sn层和Si（100）新衬底的键合层，键合温度为300℃，压力为3000mbar，键合时间为40分钟；接着，在Si（100）新衬底非抛光面蒸镀一层Pt作为新衬底保护层，其厚度为300nm；最后使用腐蚀方法剥离原有外延Si衬底，腐蚀溶液为氢氟酸与硝酸的混合液，其体积比例为1：4。
（6）制备PA层及ｎ电极：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影等标准光刻工艺，依次制备LED芯片n电极图案，其中匀胶采用负性光刻胶，匀胶时间为16秒；光刻时间为20秒，显影液采用负性光刻胶显影液，其显影时间为45秒。使用电子束蒸发设备，在外延片上表面（n型掺杂GaN层）依次沉积TaN/Al/W n电极金属，其中TaN厚度为12nm，Al厚度为2.5um，W厚度为580 nm。采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。采用点测机测试得到LED光电性能参数。
图4a和图4b为传统溅射Ag反射镜垂直结LED芯片LOP和VF2-maping图，可见其LOP和VF2的均值为405mW和3.2 V，图4c为传统溅射Ag反射镜垂直结LED芯片反射率图线，其在450nm蓝光波段处的反射率为89%。图6a和图6b为本实施例一种两步法制备Ag反射镜的垂直结构LED芯片LOP和VF2的maping，可见其LOP和VF2的均值为458mW和2.85 V，图6c为本实施例一种两步法制备Ag反射镜的垂直结构LED芯片的反射率图线，其在450nm蓝光波段处的反射率为95%。相对比而言，两步法制备Ag反射镜的垂直结LED芯片的光电性能有了巨大的提升，其中LOP值提升了13.1%，而电压值下降了10.9%，反射率上升了6%。
图3a为传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的金相金相显微镜图，图中可以发现传统溅射手段会对p-GaN表面造成溅射的烧蚀划痕、黑点等；图3c为本实施例中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的金相显微镜图，可以看出，本发明采用的低频溅射Ag-contact层的方法对p-GaN表面的损伤降到最低，基本没有孔洞和烧蚀划痕。图3d为传统溅射Ag反射镜后采用湿法腐蚀去除表面Ag后GaN表面的AFM图，从图中可以看出，表面有很多孔洞，粗糙度较高；图3f为本实施例中采用两步法制备Ag反射镜湿法腐蚀去除表面Ag后GaN表面的AFM图，从图中可以看出，其表面为正常的p-GaN生长形貌，没有太多孔洞，粗糙度较低。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种两步法制备Ag反射镜的垂直结构LED芯片的制备方法，其特征在于，包括以下步骤：
（1）LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
（2）生长第一Ni/Ag-contact欧姆接触层第一步：在步骤（1）所得LED外延片p型掺杂GaN层表面使用磁控溅射溅射第一Ni/Ag-contact欧姆接触层，所述第一Ni/Ag-contact欧姆接触层包括Ag-contact层和Ni层，其中溅射Ag-contact层的射频溅射功率为0.1~0.6kW，直流溅射功率为0.1~0.4kW，溅射气压为（5~30）×10-3mbar，溅射温度为65~80℃；溅射Ni层的直流溅射功率为0.01~0.20kW，溅射气压为2~15×10-3mbar，溅射温度为65~80℃；
（3）生长第一Ni/Ag-contact欧姆接触层第二步：将步骤（2）所制备的第一Ni/Ag-contact欧姆接触层放置于快速退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：1~1：5，所述退火的温度为400~500℃，退火时间为30~90秒；
（4）溅射第二Ag-bulk/X本征反射镜层：在第一Ni/Ag-contact欧姆接触层上生长Ag-bulk/X层, 所述第二Ag-bulk/X本征反射镜层包括Ag-bulk层和X应力缓冲层，其中溅射Ag-bulk层的直流溅射功率为1.5~4kW，溅射气压为5~30×10-3mbar，溅射温度为75~90℃； 溅射X应力缓冲层的直流溅射功率为1~3kW，溅射气压为2~20×10-3mbar，溅射温度为70~80℃；溅射第二Ag-bulk/X本征反射镜层之后无需退火；
（5）键合及衬底转移：在第二Ag-bulk/X本征反射镜层上溅射TiW保护层，再蒸镀Au/Sn键合层；其中溅射TiW保护层的直流溅射功率为3~6kW，溅射气压为（7~20）×10-3mbar，溅射温度为80~90℃；然后在导电的Si（100）衬底的抛光面也蒸镀相同的Au/Sn键合层，再使用金属高温键合的方式将已经制备好的含有反射镜、TiW保护层、Au/Sn键合金属的LED外延片与导电的Si（100）衬底键合在一起，键合面为LED外延片的Au/Sn键合层和Si（100）衬底上Au/Sn键合层，键合的温度为300~550℃，压力为2000~5000mbar；接着，在所述Si（100）衬底非抛光面蒸镀一层Pt层作为Si（100）衬底保护层；最后使用腐蚀方法剥离原有外延Si衬底；
（6）制备PA层及ｎ电极：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片n电极图案；再使用电子束蒸发设备，在外延片上表面依次沉积TaN/Al/W n电极层；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。
2.根据权利要求1所述的制备方法，其特征在于，步骤（1）所述Si衬底以(111) 面为外延面；所述n型掺杂GaN层的厚度为1~5um，摻杂浓度为（1~10）×1018cm-3；所述InGaN/GaN量子阱层为1~18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1~10nm, GaN垒层的厚度为1~18nm; 所述p型掺杂GaN层的厚度为100~600nm，摻杂浓度为（3~9）×1017cm-3。
3.根据权利要求1所述的制备方法，其特征在于，步骤（2）所述Ag-contact层的厚度为1~10nm；所述Ni层的厚度为2~30Å。
4.根据权利要求1所述的制备方法，其特征在于，步骤（4）所述Ag-bulk层的厚度为200~500nm；所述X应力缓冲层的厚度为10~50nm。
5.根据权利要求1所述的制备方法，其特征在于，步骤（4）所述X应力缓冲层的材料为Ni、Al、Mg、Cu、AgNi、AgAl、AgMg和AgCu中的一种以上。
6.根据权利要求1所述的制备方法，其特征在于，步骤（5）所述TiW保护层的厚度为500~1500nm；所述Au/Sn键合层中Sn厚度为1~3μm，Au的厚度为10~500 nm。
7.根据权利要求1所述的制备方法，其特征在于，步骤（5）所述Pt层的厚度为20~300nm；所述腐蚀的溶液为氢氟酸与硝酸体积比为1：1~1:4的混合液。
8.根据权利要求1所述的制备方法，其特征在于，步骤（6）所述TaN/Al/W n电极层中TaN厚度为10~50 nm，Al厚度为1~3um，W厚度为300~600 nm。
9.根据权利要求1所述的制备方法，其特征在于，步骤（6）所述匀胶采用负性光刻胶，匀胶时间为0.1~20秒；光刻时间为1~50秒，显影液采用负性光刻胶显影液，显影时间为20~300秒。
10.由权利要求1-9任一项所述的制备方法制得的一种垂直结构LED芯片，其特征在于，从下至上依次包括Si（100）衬底（1）、Au/Sn键合层（2）、 TiW保护层（3）、 Ag反射镜层（4）、 p型掺杂GaN层（5）、 InGaN/GaN量子阱层（6）、 n型掺杂GaN层（7）和 分列在n-GaN层（7）上表面两侧的TaN/Al/W n电极层（8）；其中，所述Ag反射镜（4）依次包括Ni层（401）、Ag-contact层（402）、Ag-bulk层（403）和 X应力缓冲层（404）；所述Ni层（401）沉积在p型掺杂GaN层（5）上。
CN201810278576.2A 2018-03-31 2018-03-31 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法 Active CN108336197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810278576.2A CN108336197B (zh) 2018-03-31 2018-03-31 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810278576.2A CN108336197B (zh) 2018-03-31 2018-03-31 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN108336197A CN108336197A (zh) 2018-07-27
CN108336197B true CN108336197B (zh) 2023-06-20

Family

ID=62932006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810278576.2A Active CN108336197B (zh) 2018-03-31 2018-03-31 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN108336197B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216161A (zh) * 2018-08-08 2019-01-15 厦门乾照光电股份有限公司 倒装芯片的制造方法和反射层溅射方法
CN112885937B (zh) * 2020-12-30 2022-05-17 华灿光电（浙江）有限公司 垂直结构发光二极管芯片的p电极的制备方法
CN113903844B (zh) * 2021-08-20 2023-05-09 华灿光电（浙江）有限公司 倒装红光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465899A (zh) * 2014-11-28 2015-03-25 西安神光皓瑞光电科技有限公司 一种led垂直结构的制备方法
WO2016019860A1 (zh) * 2014-08-08 2016-02-11 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制备方法
CN105742445A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法
CN106449899A (zh) * 2016-08-31 2017-02-22 中联西北工程设计研究院有限公司 一种垂直结构蓝光led芯片的制备方法
CN107507892A (zh) * 2017-08-25 2017-12-22 华南理工大学 一种高发光效率的垂直结构led芯片及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016019860A1 (zh) * 2014-08-08 2016-02-11 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制备方法
CN104465899A (zh) * 2014-11-28 2015-03-25 西安神光皓瑞光电科技有限公司 一种led垂直结构的制备方法
CN105742445A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法
CN106449899A (zh) * 2016-08-31 2017-02-22 中联西北工程设计研究院有限公司 一种垂直结构蓝光led芯片的制备方法
CN107507892A (zh) * 2017-08-25 2017-12-22 华南理工大学 一种高发光效率的垂直结构led芯片及其制备方法

Also Published As

Publication number Publication date
CN108336197A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US8071408B2 (en) Method of manufacturing semiconductor light emitting element, and semiconductor light emitting element
CN108336197B (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN102067345A (zh) 用于制备具有双面钝化的半导体发光器件的方法
CN107731975B (zh) 一种纳米管led及其制作方法
KR20090079122A (ko) 반사 구조물 및 이를 구비하는 발광 장치
EP2438628A1 (en) Light emitting semiconductor device and method for manufacturing
TW201547053A (zh) 形成發光裝置的方法
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
CN102119449B (zh) 具有高反射欧姆电极的半导体发光器件
JP2005005557A (ja) 半導体発光素子の製造方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
US20120104413A1 (en) Light emitting semiconductor device and method for manufacturing
CN208014722U (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片
CN108400133A (zh) 一种同侧结构的深紫外led外延结构及制备方法
CN108365056A (zh) 一种垂直结构发光二极管及其制造方法
KR100878418B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
CN102891232B (zh) 半导体发光器件及其制造方法
CN108511568B (zh) 一种双插入层反射镜结构的垂直结构led芯片及其制备方法
CN116565104A (zh) 降低电极电阻的发光二极管及其制备方法
KR101115571B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101203142B1 (ko) 반도체 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant