CN116565104A - 降低电极电阻的发光二极管及其制备方法 - Google Patents

降低电极电阻的发光二极管及其制备方法 Download PDF

Info

Publication number
CN116565104A
CN116565104A CN202310508754.7A CN202310508754A CN116565104A CN 116565104 A CN116565104 A CN 116565104A CN 202310508754 A CN202310508754 A CN 202310508754A CN 116565104 A CN116565104 A CN 116565104A
Authority
CN
China
Prior art keywords
layer
electrode
forming
emitting diode
vacuum degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310508754.7A
Other languages
English (en)
Inventor
肖和平
任关涛
朱志佳
杨永杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202310508754.7A priority Critical patent/CN116565104A/zh
Publication of CN116565104A publication Critical patent/CN116565104A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种降低电极电阻的发光二极管及其制备方法,属于光电子制造技术领域。该制备方法包括:提供一衬底;在所述衬底上形成外延层;在所述外延层的表面形成电极;在所述外延层的表面形成钝化层,所述钝化层具有露出所述电极的通孔;在所述钝化层的表面和所述通孔内形成焊点块,所述焊点块包括层叠的多个金属层,所述多个金属层中,最靠近所述外延层的金属层为Ti层或Cr层,且最靠近所述外延层的金属层的厚度为30埃至50埃。本公开实施例能降低电极的电阻,在电流工作状态下提升发光二极管的发光效果。

Description

降低电极电阻的发光二极管及其制备方法
技术领域
本公开涉及光电子制造技术领域,特别涉及一种降低电极电阻的发光二极管及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)作为光电子产业中极具影响力的新产品,具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
相关技术中,发光二极管通常包括依次层叠的蓝宝石衬底、外延层和电极。其中,外延层位于蓝宝石衬底上,电极位于外延层远离蓝宝石衬底的表面。发光二极管工作时,向电极通电以将电流引导至外延层,以控制外延层的发光。
然而,电极的电阻会直接影响发光二极管的电压,特别是在小电流(如1mA)的情况下,若电极的电阻过大会导致发光二级管的工作电压过小,进而会影响发光二极管的发光亮度,使得低电流工作状态下发光二极管的发光效果较差。
发明内容
本公开实施例提供了一种降低电极电阻的发光二极管及其制备方法,能降低电极的电阻,在电流工作状态下提升发光二极管的发光效果。所述技术方案如下:
一方面,本公开实施例提供了一种发光二极管的制备方法,所述制备方法包括:提供一衬底;在所述衬底上形成外延层;在所述外延层的表面形成电极;在所述外延层的表面形成钝化层,所述钝化层具有露出所述电极的通孔;在所述钝化层的表面和所述通孔内形成焊点块,所述焊点块包括层叠的多个金属层,所述多个金属层中,最靠近所述外延层的金属层为Ti层或Cr层,且最靠近所述外延层的金属层的厚度为30埃至50埃。
可选地,所述焊点块包括依次形成的Ti层、Al层、Ti层、Al层、Ni层、Ti层、Ni层和Au层,其中,形成Ti层时,反应腔的真空度为1×10-4pa;形成Al层时,反应腔的真空度为6×10-5pa;形成Ni层时,反应腔的真空度为1×10-4pa;形成Au层时,反应腔的真空度为1×10-4pa。
可选地,按形成的先后顺序,所述焊点块中,第一层Al层的厚度为4000埃至6000埃,第二层Ti层的厚度为500埃至1500埃,第二层Al层的厚度为4000埃至6000埃,第一层Ni层的厚度为1500埃至2500埃,第三层Ti层的厚度为1500埃至2500埃,第二层Ni层的厚度为1500埃至2500埃,Au层的厚度为1500埃至2500埃。
可选地,所述电极包括p电极,所述p电极包括依次形成的Au层、AuBe层和Au层,其中,形成Au层时,反应腔内的真空度为1×10-4pa,形成AuBe层时,反应腔内的真空度为6×10-5pa。
可选地,所述AuBe层中Be的重量百分比为2%至5%。
可选地,所述制备方法还包括:在形成所述p电极后,在所述p电极上形成Ti层;在420℃至460℃的温度下退火,并去除位于所述p电极上的Ti层。
可选地,所述在所述p电极上形成Ti层,包括:在真空度为1×10-4pa的条件下,在所述p电极的表面形成厚度为1500埃至2500埃的Ti层。
可选地,所述电极包括n电极,所述n电极包括依次形成的Au层、AuGeNi层、Au层、Ni层和Au层,其中,形成Au层时,反应腔内的真空度为1×10-4pa,形成AuGeNi层时,反应腔内的真空度为6×10-5pa,形成Ni层时,反应腔内的真空度为1×10-4pa。
可选地,所述AuGeNi层中Ge的重量百分比为3%至7%。
另一方面,本公开实施例还提供了一种发光二极管,所述发光二极管采用如前文所述的发光二极管的制备方法制备。
本公开实施例提供的技术方案带来的有益效果至少包括:
本公开实施例提供的发光二极管的制备方法在制备焊点块过程中,通过将焊点块中靠近电极的第一层金属层设置为Ti层或Cr层,并将Ti层或Cr层的厚度设置成很薄(30埃至50埃),使Ti层或Cr层能形成粗岛层结构,降低Ti层或Cr层的硬度及应力,使得Ti层或Cr层与电极之间形成良好的接触界面,降低界面层对载流子的损失,从而降低焊点块与电极之间的接触面之间的电阻。这样在小电流的情况下,也不容易出现因电极的电阻过大而导致发光二级管的工作电压过小的问题,从而保证发光二极管的发光亮度,改善低电流工作状态下发光二极管的发光效果。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的制备方法的流程图;
图2是本公开实施例提供的一种发光二极管的结构示意图。
图中个标记说明如下:
11、衬底;
201、p-GaP欧姆接触层;202、p-AlInP限制层;203、AlInP过渡层;204、第二u-AlGaInP层;205、有源层;206、第一u-AlGaInP层;207、n-AlInP限制层;208、n-AlGaInP窗口层;209、n-AlGaInP扩展层;210、n-GaAs欧姆接触层;
31、p电极;32、n电极;
40、钝化层;
50、焊点块。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义,此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种发光二极管的制备方法的流程图。如图1所示,该制备方法包括:
步骤101:提供一衬底。
步骤102:在衬底上形成外延层。
步骤103:在外延层的表面形成电极。
步骤104:在外延层的表面形成钝化层。
其中,钝化层具有露出电极的通孔。
步骤105:在钝化层的表面和通孔内形成焊点块。
其中,焊点块包括层叠的多个金属层,多个金属层中,最靠近外延层的金属层为Ti层或Cr层,且最靠近外延层的金属层的厚度为30埃至50埃。
本公开实施例提供的发光二极管的制备方法在制备焊点块过程中,通过将焊点块中靠近电极的第一层金属层设置为Ti层或Cr层,并将Ti层或Cr层的厚度设置成很薄(30埃至50埃),使Ti层或Cr层能形成粗岛层结构,降低Ti层或Cr层的硬度及应力,使得Ti层或Cr层与电极之间形成良好的接触界面,降低界面层对载流子的损失,从而降低焊点块与电极之间的接触面之间的电阻。这样在小电流的情况下,也不容易出现因电极的电阻过大而导致发光二级管的工作电压过小的问题,从而保证发光二极管的发光亮度,改善低电流工作状态下发光二极管的发光效果。
本公开实施例中,步骤101至步骤102的过程可以包括以下几步:
第一步,提供一GaAs衬底。
本公开实施例中,对GaAs衬底上用于外延生长的表面进行抛光减薄处理。
可以提高生长衬底的表面平整度,以便于后续稳定键合。抛光的同时可以减薄GaAs衬底上的厚度,也可以便于GaAs衬底上的后续去除。
第二步,在GaAs衬底上形成外延层。
具体可以包括:在GaAs片上依次生长GaInP截止层、n-GaAs欧姆接触层、n-AlGaInP扩展层、n-AlGaInP窗口层、n-AlInP限制层、第一u-AlGaInP层、有源层、第二u-AlGaInP层、AlInP过渡层、p-AlInP限制层和p-GaP欧姆接触层。
其中,各层的生长方式可如下:
示例性地,GaInP截止层的生长条件包括:生长温度650℃至670℃,厚度150-300nm,V/III为20-30,生长速率0.5-0.8nm/s。
可选地,n-GaAs欧姆接触层的生长条件包括:生长温度650℃至670℃,厚度150-300nm,V/III为20-30,生长速率0.5-0.8nm/s。
可选地,n-AlGaInP电流扩展层和n-AlGaInP窗口层生长条件包括:生长温度670-680度,厚度3-3.5um,V/III为40-50,生长速率1.2-1.7nm/s,载流子浓度1~2e18。
可选地,n-AlInP限制层生长条件包括:生长温度670℃至680℃,厚度250-350nm,V/III为40-50,生长速率1.2-1.7nm/s,载流子浓度1~2e18。
可选地,第一u-AlGaInP层生长条件包括:生长温度670℃至680℃,厚度250-350nm,V/III为40-50,生长速率1.2-1.7nm/s,载流子浓度1~2e18。
可选地,有源层中AlGaInP阱层与AlGaInP垒层的生长条件包括:生长温度650-660度,厚度20-22nm,V/III为40-50,生长速率1-2nm/s。能够得到质量较好的有源层。
可选地,第二u-AlGaInP层的生长条件包括:生长温度670℃至680℃,厚度250-350nm,V/III为40-50,生长速率1.2-1.7nm/s,载流子浓度1~2e18。
可选地,AlInP过渡层与p-AlInP限制层生长条件包括:生长温度670-680度,厚度350-450nm,V/III为40-50,生长速率1.2-1.7nm/s,载流子浓度1~2e18。
可选地,在p-GaP欧姆接触层上形成氧化硅键合层之前,制备方法还包括:对p-GaP欧姆接触层的表面进行湿法粗化处理。这样可以减小p-GaP欧姆接触层的表面处的漫反射,同时还可以提高p-GaP欧姆接触层与氧化硅键合层之间的连接稳定性。
第三步,在粗糙化的p-GaP欧姆接触层的表面形成键合层,并将蓝宝石衬底通过键合层键合在p-GaP欧姆接触层的表面。
具体可以包括:以PVD(Physical Vapor Deposition,物理气相沉积)法沉积Al2O3与SiO2作为与透明蓝宝石衬底的键合材料;然后,将SiO2面进行化学机械抛光处理后与蓝宝石衬底键合在一起;接着,将键合后的外延片以湿法去除GaAs衬底,露出GaInP截止层;再将GaInP截止层以湿法去除露出n-GaAs欧姆接触层。
第四步,通过光刻工艺制备出由n-GaAs欧姆接触层延伸至p-GaP欧姆接触层的凹槽。
本公开实施例中,该发光二极管包括依次层叠在衬底上的p型层、有源层和n型层,n型层具有露出p型层的凹槽,电极包括位于n型层的表面的n电极和位于凹槽内、p型层的表面的p电极。
步骤103中制备的电极可以包括p电极和n电极。
其中在外延层的表面形成p电极包括以下几步:
第一步,控制反应腔内的真空度为1×10-4pa在p型层的表面形成Au层。
示例性地,位于p型层上的Au层的厚度为50埃至150埃。例如,位于p型层上的Au层的厚度为100埃。
第一步中,采用蒸镀工艺在p型层上形成Au层,且Au层的沉积速率为1埃/秒至2埃/秒。
第二步,控制反应室内的真空度为6×10-5pa在Au层的表面形成AuBe层。
在低真空中沉积AuBe层,能减少Be被氧化而增大金属层的电阻,保证金属层的电阻在较低的范围内。
示例性地,AuBe层的厚度为800埃至1000埃。例如,AuBe层的厚度为900埃。
在第二步中,采用蒸镀工艺在Au层上形成AuBe层,且AuBe层的沉积速率为15埃/秒至20埃/秒。
第三步,控制反应室内的真空度为1×10-4pa在AuBe层的表面形成Au层。
示例性地,位于AuBe层上的Au层的厚度为4000埃至5000埃。例如,位于AuBe层上的Au层的厚度为4500埃。
其中,AuBe层中Be的重量百分比在2%至5%。将AuBe层中Be的重量百分比控制在上述范围内,能有效降低AuBe层的温度。
第三步中,采用蒸镀工艺在AuBe层上形成Au层,且Au层的沉积速率为1埃/秒至2埃/秒。
第四步,控制反应室内的真空度为1×10-4pa在Au层的表面形成Ti层,在420℃至460℃的温度下退火,并去除Ti层。
这样在对p电极退火前先在Au层上覆盖一层Ti层,能有效减少AuBe的扩散消失;并且,采用420℃至460℃的温度进行低温退火,能减少AuBe分相扩散,降低金属层的电阻。在退火完成后在将Ti层去除,以便于p电极与后续焊点块形成稳定的接触。
示例性地,Ti层的厚度为1500埃至2500埃。例如,Ti层的厚度为2000埃。
第四步中,采用蒸镀工艺在Au层上形成Ti层,且Ti层的沉积速率为5埃/秒。
本公开实施例中,在外延层的表面形成n电极包括以下几步:
第一步,控制反应腔内的真空度为1×10-4pa在n型层的表面形成Au层。
示例性地,位于n型层的表面形成Au层的厚度为50埃至150埃。例如,位于n型层上的Au层的厚度为100埃。
第一步中,采用蒸镀工艺在n型层上形成Au层,且Au层的沉积速率为1埃/秒至2埃/秒。
第二步,控制反应室内的真空度为6×10-5pa在Au层的表面形成AuGeNi层。
在低真空中沉积AuGeNi层,能减少Ge被氧化而增大金属层的电阻,保证金属层的电阻在较低的范围内。
示例性地,AuGeNi层中Ge的重量百分比为3%至7%。将AuGeNi层中Ge的重量百分比控制在上述范围内,能有效降低AuGeNi层的温度。
示例性地,AuGeNi层的厚度为800埃至1000埃。例如,AuGeNi层的厚度为900埃。
在第二步中,采用蒸镀工艺在Au层上形成AuGeNi层,且AuGeNi层的沉积速率为15埃/秒至20埃/秒。
第三步,控制反应室内的真空度为1×10-4pa在AuGeNi层的表面形成Au层。
示例性地,位于AuGeNi层上的Au层的厚度为1500埃至2500埃。例如,位于AuGeNi层上的Au层的厚度为2000埃。
第三步中,采用蒸镀工艺在AuGeNi层上形成Au层,且Au层的沉积速率为1埃/秒至2埃/秒。
第四步,控制反应室内的真空度为1×10-4pa在Au层的表面形成Ni层。
示例性地,位于Au层的表面的Ni层的厚度为1500埃至2500埃。例如,位于Au层的表面的Ni层的厚度为2000埃。
第四步中,采用蒸镀工艺在Au层上形成Ni层,且Ni层的沉积速率为2埃/秒至5埃/秒。
其中,在制作Ni层时,Ni层沉积在光刻胶的开口处会产生应力,以将光刻胶的开口拉伸,让光刻胶的开口尺寸更大,从而增加后续Au蒸镀的入射角,使形成的Au层对前述的金属层的包覆性更好。
第五步,控制反应室内的真空度为1×10-4pa在Ni层的表面形成Au层。
示例性地,位于Ni层的表面的Au层的厚度为500埃至1500埃。例如,位于Ni层的表面的Au层的厚度为1000埃。
第五步中,采用蒸镀工艺在Ni层上形成Au层,且Au层的沉积速率为1埃/秒至2埃/秒。
在第五步之后,在280℃至300℃的温度进行15分钟的低温退火,退火过程中,由于Ni层覆盖在AuGeNi层上,让Ni层阻挡Ge的扩散流失,降低金属层的电阻。
本公开实施例在制备电极的过程中,控制反应器内的真空度保持在1×10-4pa以内,即在反应腔内形成低真空的环境,低真空的环境能减低合金层中金属被氧化的可能性,以避免因金属被氧化而提升电极的电阻,有效降低了电极的电阻。
在步骤103制备形成电极后,制备方法还包括以下几步:
第一步,在外延层的表面形成钝化层,钝化层具有露出电极的通孔。
图2是本公开实施例提供的一种发光二极管的结构示意图。如图2所示,外延层的表面形成有p电极31和n电极32,相应地,钝化层40的表面具有分别露出p电极31和n电极32的两个通孔。
示例性地,钝化层40可以是分布式布拉格反射镜(Distributed BraggReflection,简称DBR)层,DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如,DBR层的周期数为32。
其中,DBR层中SiO2层的厚度可以是800埃至1200埃,TiO2层的厚度可以是500埃至900埃。
第二步,在钝化层40的表面和电极与通孔相对的区域形成焊点块50。
其中,焊点块50包括多层层叠的金属层,焊点块50靠近外延层的金属层为Ti层,Ti层的厚度为30埃至50埃。
示例性地,Ti层的厚度可以是35埃。
上述实现方式中,通过将焊点块50中靠近电极的第一层金属层设置为Ti层,并让Ti层的厚度设置成很薄,使Ti层能形成粗岛层结构,降低Ti层硬度及应力使得Ti层与p电极31、n电极32形成良好的接触界面,降低界面层对载流子的损失。
可选地,焊点块50包括依次层叠在Ti层上的Al层、Ti层、Al层、Ni层、Ti层、Ni层和Au层。
示例性地,在形成焊点块50的第二层金属层时,控制反应腔的真空度为6×10-5pa,控制沉积速率为6埃/秒至10埃/秒,形成厚度为4000埃至6000埃的Al层。例如,Al层的厚度为5000埃。
其中,Al层在低真空的环境下蒸镀,能有效减少Al被氧化,降低金属层的电阻。
示例性地,在形成焊点块50的第三层金属层时,控制反应腔的真空度为1×10-4pa,控制沉积速率为0.5埃/秒至2埃/秒,形成厚度为500埃至1500埃的Ti层。例如,Ti层的厚度为1000埃。
示例性地,在形成焊点块50的第四层金属层时,控制反应腔的真空度为6×10-5pa,控制沉积速率为6埃/秒至10埃/秒,形成厚度为4000埃至6000埃的Al层。例如,Al层的厚度为5000埃。
示例性地,在形成焊点块50的第五层金属层时,控制反应腔的真空度为1×10-4pa,控制沉积速率为2埃/秒至5埃/秒,形成厚度为1500埃至2500埃的Ni层。例如,Ni层的厚度为2000埃。
示例性地,在形成焊点块50的第六层金属层时,控制反应腔的真空度为1×10-4pa,控制沉积速率为0.5埃/秒至2埃/秒,形成厚度为1500埃至2500埃的Ti层。例如,Ti层的厚度为2000埃。
示例性地,在形成焊点块50的第七层金属层时,控制反应腔的真空度为1×10-4pa,控制沉积速率为2埃/秒至5埃/秒,形成厚度为1500埃至2500埃的Ni层。例如,Ni层的厚度为2000埃。
示例性地,在形成焊点块50的第八层金属层时,控制反应腔的真空度为1×10-4pa,控制沉积速率为1埃/秒至2埃/秒,形成厚度为1500埃至2500埃的Au层。例如,Au层的厚度为2000埃。
可选地,在钝化层40的表面和电极与通孔相对的区域形成焊点块50之后,还包括:在150℃至250℃的温度下退火15min至25min。
控制退火温度在上述范围内,能让各金属层间形成紧密接触,降低金属层的电阻。
本公开实施例中,焊点块50中设置有Ni层、Ti层和Ni层形成的三明治叠层结构,相比于单层Ni层结构,能有效降低Ni层应力,进而减小对载流子的损失,降低金属层的电阻。
在执行上述制备方法后,还可以减薄衬底11,将发光二极管减薄至60μm,并对发光二极管进行裂片处理。本公开对此不做限制。
需要说明的是,在本公开实施例中,采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备实现发光二极管外延层的生长。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N-掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P-掺杂剂。
本公开实施例提供了一种发光二极管,该发光二极管采用如前文所述的发光二极管的制备方法制备。
其中,发光二极管包括衬底11和位于衬底11上的外延层,外延层包括依次层叠的p型层、有源层205和n型层。n型层具有露出p型层的凹槽,电极包括位于n型层的表面的n电极32和位于凹槽内、p型层的表面的p电极31。
本公开实施例中,如图2所示,外延层可以包括依次层叠于衬底11上的p-GaP欧姆接触层201、p-AlInP限制层202、AlInP过渡层203、第二u-AlGaInP层204、有源层205、第一u-AlGaInP层206、n-AlInP限制层207、n-AlGaInP窗口层208、n-AlGaInP扩展层209和n-GaAs欧姆接触层210。
如图2所示,n电极32位于n-GaAs欧姆接触层210的表面,n-GaAs欧姆接触层210的表面具有延伸至p-GaP欧姆接触层201的凹槽。
如图2所示,发光二极管还可以包括钝化层40和至少两个焊点块50,钝化层40至少覆盖p-GaP欧姆接触层201被凹槽暴露的表面、n-GaAs欧姆接触层210的表面、p电极31的表面和n电极32的表面。
如图2所示,在钝化层40的表面还具有露出p电极31和n电极32的通孔,至少两个焊点块50均位于钝化层40的表面,且焊点块50中的至少部分焊点块50通过通孔与p电极31连接,焊点块50中的至少部分焊点块50通过通孔与n电极32连接。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上形成外延层;
在所述外延层的表面形成电极;
在所述外延层的表面形成钝化层,所述钝化层具有露出所述电极的通孔;
在所述钝化层的表面和所述通孔内形成焊点块,所述焊点块包括层叠的多个金属层,所述多个金属层中,最靠近所述外延层的金属层为Ti层或Cr层,且最靠近所述外延层的金属层的厚度为30埃至50埃。
2.根据权利要求1所述的制备方法,其特征在于,所述焊点块包括依次形成的Ti层、Al层、Ti层、Al层、Ni层、Ti层、Ni层和Au层,其中,形成Ti层时,反应腔的真空度为1×10-4pa;形成Al层时,反应腔的真空度为6×10-5pa;形成Ni层时,反应腔的真空度为1×10-4pa;形成Au层时,反应腔的真空度为1×10-4pa。
3.根据权利要求2所述的制备方法,其特征在于,按形成的先后顺序,所述焊点块中,第一层Al层的厚度为4000埃至6000埃,第二层Ti层的厚度为500埃至1500埃,第二层Al层的厚度为4000埃至6000埃,第一层Ni层的厚度为1500埃至2500埃,第三层Ti层的厚度为1500埃至2500埃,第二层Ni层的厚度为1500埃至2500埃,Au层的厚度为1500埃至2500埃。
4.根据权利要求1所述的制备方法,其特征在于,所述电极包括p电极,所述p电极包括依次形成的Au层、AuBe层和Au层,其中,形成Au层时,反应腔内的真空度为1×10-4pa,形成AuBe层时,反应腔内的真空度为6×10-5pa。
5.根据权利要求4所述的制备方法,其特征在于,所述AuBe层中Be的重量百分比为2%至5%。
6.根据权利要求4所述的制备方法,其特征在于,所述制备方法还包括:
在形成所述p电极后,在所述p电极上形成Ti层;
在420℃至460℃的温度下退火,并去除位于所述p电极上的Ti层。
7.根据权利要求6所述的制备方法,其特征在于,所述在所述p电极上形成Ti层,包括:
在真空度为1×10-4pa的条件下,在所述p电极的表面形成厚度为1500埃至2500埃的Ti层。
8.根据权利要求4所述的制备方法,其特征在于,所述电极包括n电极,所述n电极包括依次形成的Au层、AuGeNi层、Au层、Ni层和Au层,其中,形成Au层时,反应腔内的真空度为1×10-4pa,形成AuGeNi层时,反应腔内的真空度为6×10-5pa,形成Ni层时,反应腔内的真空度为1×10-4pa。
9.根据权利要求8所述的制备方法,其特征在于,所述AuGeNi层中Ge的重量百分比为3%至7%。
10.一种发光二极管,其特征在于,所述发光二极管采用如权利要求1至9任一项所述的发光二极管的制备方法制备。
CN202310508754.7A 2023-05-08 2023-05-08 降低电极电阻的发光二极管及其制备方法 Pending CN116565104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310508754.7A CN116565104A (zh) 2023-05-08 2023-05-08 降低电极电阻的发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310508754.7A CN116565104A (zh) 2023-05-08 2023-05-08 降低电极电阻的发光二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN116565104A true CN116565104A (zh) 2023-08-08

Family

ID=87495911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310508754.7A Pending CN116565104A (zh) 2023-05-08 2023-05-08 降低电极电阻的发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN116565104A (zh)

Similar Documents

Publication Publication Date Title
US20120187372A1 (en) Contact for a semiconductor light emitting device
JP3697609B2 (ja) 半導体発光素子
JP2011061127A (ja) 半導体発光装置および半導体発光装置の製造方法
CN102067346A (zh) 具有钝化层的半导体发光器件
JP2008282851A (ja) 半導体発光素子
JP2010219310A (ja) 光デバイスおよび光デバイス構造
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
US20240120444A1 (en) Light emitting device and method for manufacturing the same
CN108336197B (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
JP2012518916A (ja) 発光素子の製造方法
JP2005005557A (ja) 半導体発光素子の製造方法
JP5190411B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
CN102119449A (zh) 具有高反射欧姆电极的半导体发光器件
JP2006093675A (ja) 化合物半導体発光素子用正極、該正極を用いた発光素子およびランプ
KR20120111758A (ko) 발광소자 및 그 제조방법
JPH10308533A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置
JP5379703B2 (ja) 紫外半導体発光素子
JP4341623B2 (ja) 発光素子及びその製造方法
CN116565104A (zh) 降低电极电阻的发光二极管及其制备方法
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN112786750A (zh) 一种薄膜型AlGaInP发光二极管结构及其制备方法
JP3881470B2 (ja) 半導体発光素子の製法
TW202109919A (zh) 發光元件及其製造方法
WO2016056171A1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination