JP3881470B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP3881470B2 JP3881470B2 JP71499A JP71499A JP3881470B2 JP 3881470 B2 JP3881470 B2 JP 3881470B2 JP 71499 A JP71499 A JP 71499A JP 71499 A JP71499 A JP 71499A JP 3881470 B2 JP3881470 B2 JP 3881470B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type
- semiconductor
- forming portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 17
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000003892 spreading Methods 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000005253 cladding Methods 0.000 description 7
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910007567 Zn-Ni Inorganic materials 0.000 description 1
- 229910007614 Zn—Ni Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩｎＧａＡｌＰ系の化合物半導体材料が用いられ、表示パネルやＬＥＤパネルなどに用いられる可視光の半導体発光素子の製法に関する。さらに詳しくは、ランプへの組立てなどの取扱時に、発光素子チップのワレやカケなどの機械的不良が発生するのを低減させることができる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来の可視光のランプ型の半導体発光素子は、図３に示されるように、半導体発光素子チップ（以下、ＬＥＤチップという）２０が、一方のリードの３１の先端の凹部にマウントされ、他のリード３２と金線３３によりワイヤボンディングなどがなされて電気的にＬＥＤチップ２０の両電極２７、２８が２本のリード３１、３２と接続され、その周囲が透明なエポキシ樹脂などにより被覆されてパッケージ３５が設けられることにより、形成されている。
【０００３】
このＬＥＤチップ２０は、たとえばｎ形のＧａＡｓからなる半導体基板２１上に、たとえばＩｎＧａＡｌＰ系の半導体材料からなるｎ形およびｐ形のクラッド層により、クラッド層よりバンドギャップエネルギーが小さくなる組成のノンドープのＩｎＧａＡｌＰ系の半導体材料からなる活性層が挟持されたダブルヘテロ接合構造の発光層形成部２９が形成され、その表面にＡｌＧａＡｓからなるｐ形の電流拡散層２５が順次エピタキシャル成長されることにより形成されている。そして、その表面にｐ形ＧａＡｓからなるコンタクト層２６を介してｐ側電極２７、半導体基板２１の裏面側にｎ側電極２８がそれぞれＡｕ-Ｇｅ-Ｎｉ合金などにより設けられ、ウェハからチップ化されている。
【０００４】
【発明が解決しようとする課題】
従来のこの種の半導体発光素子では、前述のように半導体ウェハからチップ化してそれぞれのチップ２０をリード３１の先端にマウントしたり、さらに上部のｐ側電極２７と第２のリード３２との間をワイヤボンディングにより接続する作業が必要となる。そのため、チップ化の際やマウントのための取扱時、さらにはワイヤボンディング時などにＬＥＤチップ２０に部分的に力が加わり、ワレやカケが入ることが多い。このＬＥＤチップ２０自身は、０.３ｍｍ角程度の小さなものであるため、その一部にでもカケやワレなどが生じると、輝度が大幅に低下して不良になるという問題がある。
【０００５】
この問題は、リードの先端にＬＥＤチップをボンディングしてランプ型発光素子を製造する場合に限らず、基板上に直接ダイボンディングをして使用するものや、絶縁基板上にＬＥＤチップをダイボンディングして樹脂で平面状に被覆するチップ型発光素子を形成する場合でも同様である。
【０００６】
本発明は、このような問題を解決するためになされたもので、マウントのための取扱や、ワイヤボンディング時などにＬＥＤチップにカケやワレが入らないで、組立工程の歩留りを高くすることができる構造の半導体発光素子の製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、ＬＥＤチップの取扱時や、ワイヤボンディング時などにＬＥＤチップのワレやカケなどの発生による不良を減らすため、鋭意検討を重ねた結果、表面に露出する最上層の半導体層であるＡｌＧａＡｓ層を７２０℃程度の高温で成長することにより、硬度が大幅に上昇し、取扱時のワレやカケによる不良を大幅に減らすことができることを見出した。
【０００８】
本発明による半導体発光素子の製法は、半導体基板上にＩｎＧａＡｌＰ系化合物半導体からなり、ｎ形層と活性層とｐ形層とを前記半導体基板側からこの順で含む発光層形成部を５００〜７００℃で成長し、該発光層形成部上にｐ形のＡｌＧａＡｓ系化合物半導体からなる電流拡散層を、７１０〜７２０℃で、かつ、前記発光層形成部のｐ形層よりもｐ形ドーパントガスを増やしてキャリア濃度が１×１０ 18 〜５×１０ 19 ｃｍ -3 になるように形成し、該電流拡散層の表面側の一部に一方の電極を形成し、前記半導体基板の裏面側に他方の電極を形成することを特徴とする。
【０００９】
ここにＩｎＧａＡｌＰ系材料とは、Ｉｎ0.49（Ｇａ1-x Ａｌx ）0.51Ｐの形で表され、ｘの値が０と１との間で種々の値のときの材料を意味する。なお、Ｉｎと（Ａｌx Ｇａ1-x ）の混晶比率の０.４９および０.５１はＩｎＧａＡｌＰ系材料が積層されるＧａＡｓなどの半導体基板と格子整合される比率であることを意味する。また、ＡｌＧａＡｓ系化合物半導体とは、ＡｌとＧａの混晶比率が種々変化し得る化合物半導体を意味する。
【００１０】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。
【００１１】
本発明の製法により製造される半導体発光素子は、図１にその一例のＬＥＤチップの断面構造が示されるように、ｎ形のＧａＡｓ基板１上にＩｎＧａＡｌＰ系化合物半導体からなり発光層を形成する発光層形成部９が堆積され、その表面にＡｌＧａＡｓ系化合物半導体からなるｐ形の電流拡散層５が設けられ、その表面の一部にｐ形ＧａＡｓからなるコンタクト層６を介して、ｐ側電極７が、またＧａＡｓ基板１の裏面にｎ側電極８が設けられている。本発明では、ＡｌＧａＡｓ系化合物半導体（以下、ＡｌＧａＡｓという）からなる電流拡散層５を、発光層形成部９の成長温度よりも高い７１０〜７２０℃で成長し、かつ、発光層形成部９のｐ形層よりもｐ形ドーパントガスを増やしてキャリア濃度が１×１０ 18 〜５×１０ 19 ｃｍ -3 になるように形成することにより、ビッカース硬さで７００以上になるように硬く形成していることに特徴がある。
【００１２】
電流拡散層５は、積層された半導体層の表面側の一部に設けられるｐ側電極７からの電流を、チップの全体に広げるために設けられているもので、キャリア濃度が１×１０18〜５×１０19ｃｍ-3程度で、１〜１０μｍ程度の厚さに設けられている。このＡｌＧａＡｓからなる電流拡散層５は、このように電流を拡散しやすくするため、キャリア濃度を大きく形成する必要がある。そのため、Ｚｎなどのｐ形ドーパントをドーピングをしやすいように従来は基板温度が６５０℃程度の低い温度で成長されていた。しかし、前述のように、本発明者らが鋭意検討を重ねた結果、ＡｌＧａＡｓ層は、その成長温度により硬さが異なることを見出し、図２に示されるように、ＭＯＣＶＤ法により成長する成長温度と硬度との関係が得られた。そして、発光層形成部９を成長する温度７００℃程度より高い温度、さらに好ましくは７１０〜７２０℃程度で成長することにより、ビッカース硬さで７００以上の硬度が得られ、組立時の取扱に際しても、非常にワレやカケが発生しにくい丈夫なＬＥＤチップが得られることを見出した。
【００１３】
発光層形成部９は、ＡｌＧａＩｎＰ系化合物半導体からなり、キャリア濃度が１×１０17〜１×１０19ｃｍ-3程度で、厚さが０.１〜２μｍ程度のｎ形クラッド層２と、ノンドープでクラッド層よりバンドギャップエネルギーが小さくなる組成のＩｎＧａＡｌＰ系化合物半導体からなり、０.１〜２μｍ程度の厚さの活性層３と、Ｚｎがドープされてキャリア濃度が１×１０16〜１×１０19ｃｍ-3程度、厚さが０.１〜２μｍ程度で、ｎ形クラッド層２と同じ組成のＩｎＧａＡｌＰ系化合物半導体からなるｐ形クラッド層４との積層構造からなっている。なお、ＧａＡｓ基板１上に図示しないバッファ層を介してこれらの発光層形成部９が積層される場合もある。その場合、バッファ層は、ｎ形のＧａＡｓからなり、厚さが０.１〜２μｍ程度でキャリア濃度が１×１０17〜１×１０19ｃｍ-3程度に形成される。
【００１４】
前述の電流拡散層５の表面の一部にｐ形ＧａＡｓからなるコンタクト層６を介して、Ａｕ-Ｔｉ合金、またはＡｕ-Ｚｎ-Ｎｉ合金などからなるｐ側電極７が、またＧａＡｓ基板１の裏面にＡｕ-Ｇｅ-Ｎｉ合金などからなるｎ側電極８が設けられている。なお、コンタクト層６は設けられない場合もある。
【００１５】
本発明によるこのようなＬＥＤチップの製法は、たとえばｎ形のＧａＡｓ基板１をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、反応ガスのトリメチルガリウム（以下、ＴＭＧという）およびアルシン（以下、ＡｓＨ3 という）、ｎ形ドーパントガスであるＨ2 Ｓｅをキャリアガスの水素（Ｈ2 ）と共に導入し、５００〜７００℃程度でエピタキシャル成長し、キャリア濃度が１×１０18ｃｍ-3程度になるようにＳｅがドープされたｎ形のＧａＡｓからなるバッファ層（図示せず）を０.１μｍ程度成膜する。ついで、ＡｓＨ3 に代えてホスフィン（以下、ＰＨ3 という）を、さらにトリメチルアルミニウム（以下、ＴＭＡという）およびトリメチルインジウム（以下、ＴＭＩｎという）を導入し、ｎ形でキャリア濃度が１×１０17〜１×１０19ｃｍ-3程度のたとえばＩｎ0.49（Ｇａ0.3 Ａｌ0.7 ）0.51Ｐからなるｎ形クラッド層２を０.５μｍ程度、反応ガスのＴＭＡを減らしてＴＭＧを増やし、たとえばノンドープのＩｎ0.49（Ｇａ0.75Ａｌ0.25）0.51Ｐからなる活性層３を０.５μｍ程度、ｎ形クラッド層２と同様の反応ガスで、Ｈ2 Ｓｅの代わりに、Ｚｎのドーパントガスとしてのジメチル亜鉛（ＤＭＺｎ）を導入してキャリア濃度が１×１０16〜１×１０19ｃｍ-3のＩｎ0.49（Ｇａ0.3 Ａｌ0.7 ）0.51Ｐからなるｐ形クラッド層４を０.５μｍ程度、それぞれ順次エピタキシャル成長する。
【００１６】
さらに、成長温度を７２０℃程度に上げると共に、ドーパントガスのＤＭＺｎを導入しながら、反応ガスをＴＭＡ、ＴＭＧおよびＡｓＨ3 にして、ＡｌＧａＡｓの成長を続け、キャリア濃度が１×１０18〜５×１０19ｃｍ-3程度の電流拡散層５を１〜１０μｍ程度形成し、さらに成長温度を７００℃程度にすると共に、反応ガスのＴＭＡを止めてＧａＡｓからなるコンタクト層６を０.２〜１μｍ程度成長する。この場合、電流拡散層５の成長温度が高いため、ｐ形ドーパントが充分にドーピングされないが、ｐ形ドーパントガスの流量を１００％程度増やすことにより、前述の所望のキャリア濃度を得ることができる。
【００１７】
ついで、真空蒸着装置にウェハを入れ、コンタクト層６の表面に真空蒸着などによりＡｕ-Ｔｉ合金、またはＡｕ-Ｇｅ-Ｎｉ合金などを成膜し、合金膜およびコンタクト層６を図１に示されるようにパターニングをしてｐ側電極７を形成し、ＧａＡｓ基板１の裏面の全面にＡｕ-Ｇｅ-Ｎｉ合金などを成膜してｎ側電極８を形成し、ダイシングしてチップ化する。
【００１８】
本発明によれば、電流拡散層６とするＡｌＧａＡｓ層を、従来はＩｎＧａＡｌＰ系化合物半導体からなる発光層形成部９の成長温度より低い温度で成長していたものを、発光層形成部９の成長温度より高い７２０℃程度の温度で成長することにより、その硬度をビッカース硬さで７００以上になるように形成している。ＬＥＤチップにかかる力は、その表面に主としてかかり、内部の硬さにはあまり影響を受けない。そのため、表面に露出するＡｌＧａＡｓ層が硬く形成されていることにより、外部からの力に対して脆さがなくなり、ウェハからのチップ化の際や、ＬＥＤチップのマウントやワイヤボンディングなどの組立時の取扱に対しても、非常に安定した構造となり、組立時にＬＥＤチップの不良の発生率が大幅に減少する。
【００１９】
なお、前述の例では、活性層３を両クラッド層２、４により挟持し、活性層３と両クラッド層２、４の材料、たとえばＡｌの混晶比を異ならせ、活性層にキャリアや光を閉じ込めやすくして活性層４を発光層とするダブルヘテロ接合構造であるが、活性層２を介さないでｐｎ接合が形成され、ｐｎ接合部に発光層を形成する構造のもでもよい。
【００２０】
さらに、前述の例では、半導体発光素子を構成する各半導体層として、具体的な半導体材料を用い、その厚さやキャリア濃度が特定の例で示されているが、これらの例には限定されない。
【００２１】
【発明の効果】
本発明によれば、ＬＥＤチップの積層された半導体層の表面が強固になっているため、ウェハからのチップ化、ダイボンディングやそのためのハンドリング、ワイヤボンディングなどの取扱に対しても、ワレやカケが入って不良になるという組立不良を大幅に減らすことができると共に、取扱が非常に容易になり、組立工数の削減にも寄与する。その結果、半導体発光素子のコストダウンに大きく寄与する。
【図面の簡単な説明】
【図１】 本発明の製法の一実施形態により得られるＬＥＤチップの断面構造を示す図である。
【図２】ＡｌＧａＡｓ層を成長するときの成長温度に対するＡｌＧａＡｓ層の硬度の関係を示す図である。
【図３】従来のランプ型ＬＥＤの断面構造を示す図である。
【符号の説明】
１ 基板
２ ｎ形クラッド層
３ 活性層
４ ｐ形クラッド層
５ 電流拡散層
９ 発光層形成部
【発明の属する技術分野】
本発明は、ＩｎＧａＡｌＰ系の化合物半導体材料が用いられ、表示パネルやＬＥＤパネルなどに用いられる可視光の半導体発光素子の製法に関する。さらに詳しくは、ランプへの組立てなどの取扱時に、発光素子チップのワレやカケなどの機械的不良が発生するのを低減させることができる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来の可視光のランプ型の半導体発光素子は、図３に示されるように、半導体発光素子チップ（以下、ＬＥＤチップという）２０が、一方のリードの３１の先端の凹部にマウントされ、他のリード３２と金線３３によりワイヤボンディングなどがなされて電気的にＬＥＤチップ２０の両電極２７、２８が２本のリード３１、３２と接続され、その周囲が透明なエポキシ樹脂などにより被覆されてパッケージ３５が設けられることにより、形成されている。
【０００３】
このＬＥＤチップ２０は、たとえばｎ形のＧａＡｓからなる半導体基板２１上に、たとえばＩｎＧａＡｌＰ系の半導体材料からなるｎ形およびｐ形のクラッド層により、クラッド層よりバンドギャップエネルギーが小さくなる組成のノンドープのＩｎＧａＡｌＰ系の半導体材料からなる活性層が挟持されたダブルヘテロ接合構造の発光層形成部２９が形成され、その表面にＡｌＧａＡｓからなるｐ形の電流拡散層２５が順次エピタキシャル成長されることにより形成されている。そして、その表面にｐ形ＧａＡｓからなるコンタクト層２６を介してｐ側電極２７、半導体基板２１の裏面側にｎ側電極２８がそれぞれＡｕ-Ｇｅ-Ｎｉ合金などにより設けられ、ウェハからチップ化されている。
【０００４】
【発明が解決しようとする課題】
従来のこの種の半導体発光素子では、前述のように半導体ウェハからチップ化してそれぞれのチップ２０をリード３１の先端にマウントしたり、さらに上部のｐ側電極２７と第２のリード３２との間をワイヤボンディングにより接続する作業が必要となる。そのため、チップ化の際やマウントのための取扱時、さらにはワイヤボンディング時などにＬＥＤチップ２０に部分的に力が加わり、ワレやカケが入ることが多い。このＬＥＤチップ２０自身は、０.３ｍｍ角程度の小さなものであるため、その一部にでもカケやワレなどが生じると、輝度が大幅に低下して不良になるという問題がある。
【０００５】
この問題は、リードの先端にＬＥＤチップをボンディングしてランプ型発光素子を製造する場合に限らず、基板上に直接ダイボンディングをして使用するものや、絶縁基板上にＬＥＤチップをダイボンディングして樹脂で平面状に被覆するチップ型発光素子を形成する場合でも同様である。
【０００６】
本発明は、このような問題を解決するためになされたもので、マウントのための取扱や、ワイヤボンディング時などにＬＥＤチップにカケやワレが入らないで、組立工程の歩留りを高くすることができる構造の半導体発光素子の製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、ＬＥＤチップの取扱時や、ワイヤボンディング時などにＬＥＤチップのワレやカケなどの発生による不良を減らすため、鋭意検討を重ねた結果、表面に露出する最上層の半導体層であるＡｌＧａＡｓ層を７２０℃程度の高温で成長することにより、硬度が大幅に上昇し、取扱時のワレやカケによる不良を大幅に減らすことができることを見出した。
【０００８】
本発明による半導体発光素子の製法は、半導体基板上にＩｎＧａＡｌＰ系化合物半導体からなり、ｎ形層と活性層とｐ形層とを前記半導体基板側からこの順で含む発光層形成部を５００〜７００℃で成長し、該発光層形成部上にｐ形のＡｌＧａＡｓ系化合物半導体からなる電流拡散層を、７１０〜７２０℃で、かつ、前記発光層形成部のｐ形層よりもｐ形ドーパントガスを増やしてキャリア濃度が１×１０ 18 〜５×１０ 19 ｃｍ -3 になるように形成し、該電流拡散層の表面側の一部に一方の電極を形成し、前記半導体基板の裏面側に他方の電極を形成することを特徴とする。
【０００９】
ここにＩｎＧａＡｌＰ系材料とは、Ｉｎ0.49（Ｇａ1-x Ａｌx ）0.51Ｐの形で表され、ｘの値が０と１との間で種々の値のときの材料を意味する。なお、Ｉｎと（Ａｌx Ｇａ1-x ）の混晶比率の０.４９および０.５１はＩｎＧａＡｌＰ系材料が積層されるＧａＡｓなどの半導体基板と格子整合される比率であることを意味する。また、ＡｌＧａＡｓ系化合物半導体とは、ＡｌとＧａの混晶比率が種々変化し得る化合物半導体を意味する。
【００１０】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。
【００１１】
本発明の製法により製造される半導体発光素子は、図１にその一例のＬＥＤチップの断面構造が示されるように、ｎ形のＧａＡｓ基板１上にＩｎＧａＡｌＰ系化合物半導体からなり発光層を形成する発光層形成部９が堆積され、その表面にＡｌＧａＡｓ系化合物半導体からなるｐ形の電流拡散層５が設けられ、その表面の一部にｐ形ＧａＡｓからなるコンタクト層６を介して、ｐ側電極７が、またＧａＡｓ基板１の裏面にｎ側電極８が設けられている。本発明では、ＡｌＧａＡｓ系化合物半導体（以下、ＡｌＧａＡｓという）からなる電流拡散層５を、発光層形成部９の成長温度よりも高い７１０〜７２０℃で成長し、かつ、発光層形成部９のｐ形層よりもｐ形ドーパントガスを増やしてキャリア濃度が１×１０ 18 〜５×１０ 19 ｃｍ -3 になるように形成することにより、ビッカース硬さで７００以上になるように硬く形成していることに特徴がある。
【００１２】
電流拡散層５は、積層された半導体層の表面側の一部に設けられるｐ側電極７からの電流を、チップの全体に広げるために設けられているもので、キャリア濃度が１×１０18〜５×１０19ｃｍ-3程度で、１〜１０μｍ程度の厚さに設けられている。このＡｌＧａＡｓからなる電流拡散層５は、このように電流を拡散しやすくするため、キャリア濃度を大きく形成する必要がある。そのため、Ｚｎなどのｐ形ドーパントをドーピングをしやすいように従来は基板温度が６５０℃程度の低い温度で成長されていた。しかし、前述のように、本発明者らが鋭意検討を重ねた結果、ＡｌＧａＡｓ層は、その成長温度により硬さが異なることを見出し、図２に示されるように、ＭＯＣＶＤ法により成長する成長温度と硬度との関係が得られた。そして、発光層形成部９を成長する温度７００℃程度より高い温度、さらに好ましくは７１０〜７２０℃程度で成長することにより、ビッカース硬さで７００以上の硬度が得られ、組立時の取扱に際しても、非常にワレやカケが発生しにくい丈夫なＬＥＤチップが得られることを見出した。
【００１３】
発光層形成部９は、ＡｌＧａＩｎＰ系化合物半導体からなり、キャリア濃度が１×１０17〜１×１０19ｃｍ-3程度で、厚さが０.１〜２μｍ程度のｎ形クラッド層２と、ノンドープでクラッド層よりバンドギャップエネルギーが小さくなる組成のＩｎＧａＡｌＰ系化合物半導体からなり、０.１〜２μｍ程度の厚さの活性層３と、Ｚｎがドープされてキャリア濃度が１×１０16〜１×１０19ｃｍ-3程度、厚さが０.１〜２μｍ程度で、ｎ形クラッド層２と同じ組成のＩｎＧａＡｌＰ系化合物半導体からなるｐ形クラッド層４との積層構造からなっている。なお、ＧａＡｓ基板１上に図示しないバッファ層を介してこれらの発光層形成部９が積層される場合もある。その場合、バッファ層は、ｎ形のＧａＡｓからなり、厚さが０.１〜２μｍ程度でキャリア濃度が１×１０17〜１×１０19ｃｍ-3程度に形成される。
【００１４】
前述の電流拡散層５の表面の一部にｐ形ＧａＡｓからなるコンタクト層６を介して、Ａｕ-Ｔｉ合金、またはＡｕ-Ｚｎ-Ｎｉ合金などからなるｐ側電極７が、またＧａＡｓ基板１の裏面にＡｕ-Ｇｅ-Ｎｉ合金などからなるｎ側電極８が設けられている。なお、コンタクト層６は設けられない場合もある。
【００１５】
本発明によるこのようなＬＥＤチップの製法は、たとえばｎ形のＧａＡｓ基板１をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、反応ガスのトリメチルガリウム（以下、ＴＭＧという）およびアルシン（以下、ＡｓＨ3 という）、ｎ形ドーパントガスであるＨ2 Ｓｅをキャリアガスの水素（Ｈ2 ）と共に導入し、５００〜７００℃程度でエピタキシャル成長し、キャリア濃度が１×１０18ｃｍ-3程度になるようにＳｅがドープされたｎ形のＧａＡｓからなるバッファ層（図示せず）を０.１μｍ程度成膜する。ついで、ＡｓＨ3 に代えてホスフィン（以下、ＰＨ3 という）を、さらにトリメチルアルミニウム（以下、ＴＭＡという）およびトリメチルインジウム（以下、ＴＭＩｎという）を導入し、ｎ形でキャリア濃度が１×１０17〜１×１０19ｃｍ-3程度のたとえばＩｎ0.49（Ｇａ0.3 Ａｌ0.7 ）0.51Ｐからなるｎ形クラッド層２を０.５μｍ程度、反応ガスのＴＭＡを減らしてＴＭＧを増やし、たとえばノンドープのＩｎ0.49（Ｇａ0.75Ａｌ0.25）0.51Ｐからなる活性層３を０.５μｍ程度、ｎ形クラッド層２と同様の反応ガスで、Ｈ2 Ｓｅの代わりに、Ｚｎのドーパントガスとしてのジメチル亜鉛（ＤＭＺｎ）を導入してキャリア濃度が１×１０16〜１×１０19ｃｍ-3のＩｎ0.49（Ｇａ0.3 Ａｌ0.7 ）0.51Ｐからなるｐ形クラッド層４を０.５μｍ程度、それぞれ順次エピタキシャル成長する。
【００１６】
さらに、成長温度を７２０℃程度に上げると共に、ドーパントガスのＤＭＺｎを導入しながら、反応ガスをＴＭＡ、ＴＭＧおよびＡｓＨ3 にして、ＡｌＧａＡｓの成長を続け、キャリア濃度が１×１０18〜５×１０19ｃｍ-3程度の電流拡散層５を１〜１０μｍ程度形成し、さらに成長温度を７００℃程度にすると共に、反応ガスのＴＭＡを止めてＧａＡｓからなるコンタクト層６を０.２〜１μｍ程度成長する。この場合、電流拡散層５の成長温度が高いため、ｐ形ドーパントが充分にドーピングされないが、ｐ形ドーパントガスの流量を１００％程度増やすことにより、前述の所望のキャリア濃度を得ることができる。
【００１７】
ついで、真空蒸着装置にウェハを入れ、コンタクト層６の表面に真空蒸着などによりＡｕ-Ｔｉ合金、またはＡｕ-Ｇｅ-Ｎｉ合金などを成膜し、合金膜およびコンタクト層６を図１に示されるようにパターニングをしてｐ側電極７を形成し、ＧａＡｓ基板１の裏面の全面にＡｕ-Ｇｅ-Ｎｉ合金などを成膜してｎ側電極８を形成し、ダイシングしてチップ化する。
【００１８】
本発明によれば、電流拡散層６とするＡｌＧａＡｓ層を、従来はＩｎＧａＡｌＰ系化合物半導体からなる発光層形成部９の成長温度より低い温度で成長していたものを、発光層形成部９の成長温度より高い７２０℃程度の温度で成長することにより、その硬度をビッカース硬さで７００以上になるように形成している。ＬＥＤチップにかかる力は、その表面に主としてかかり、内部の硬さにはあまり影響を受けない。そのため、表面に露出するＡｌＧａＡｓ層が硬く形成されていることにより、外部からの力に対して脆さがなくなり、ウェハからのチップ化の際や、ＬＥＤチップのマウントやワイヤボンディングなどの組立時の取扱に対しても、非常に安定した構造となり、組立時にＬＥＤチップの不良の発生率が大幅に減少する。
【００１９】
なお、前述の例では、活性層３を両クラッド層２、４により挟持し、活性層３と両クラッド層２、４の材料、たとえばＡｌの混晶比を異ならせ、活性層にキャリアや光を閉じ込めやすくして活性層４を発光層とするダブルヘテロ接合構造であるが、活性層２を介さないでｐｎ接合が形成され、ｐｎ接合部に発光層を形成する構造のもでもよい。
【００２０】
さらに、前述の例では、半導体発光素子を構成する各半導体層として、具体的な半導体材料を用い、その厚さやキャリア濃度が特定の例で示されているが、これらの例には限定されない。
【００２１】
【発明の効果】
本発明によれば、ＬＥＤチップの積層された半導体層の表面が強固になっているため、ウェハからのチップ化、ダイボンディングやそのためのハンドリング、ワイヤボンディングなどの取扱に対しても、ワレやカケが入って不良になるという組立不良を大幅に減らすことができると共に、取扱が非常に容易になり、組立工数の削減にも寄与する。その結果、半導体発光素子のコストダウンに大きく寄与する。
【図面の簡単な説明】
【図１】 本発明の製法の一実施形態により得られるＬＥＤチップの断面構造を示す図である。
【図２】ＡｌＧａＡｓ層を成長するときの成長温度に対するＡｌＧａＡｓ層の硬度の関係を示す図である。
【図３】従来のランプ型ＬＥＤの断面構造を示す図である。
【符号の説明】
１ 基板
２ ｎ形クラッド層
３ 活性層
４ ｐ形クラッド層
５ 電流拡散層
９ 発光層形成部
Claims (1)
- 半導体基板上にＩｎＧａＡｌＰ系化合物半導体からなり、ｎ形層と活性層とｐ形層とを前記半導体基板側からこの順で含む発光層形成部を５００〜７００℃で成長し、該発光層形成部上にｐ形のＡｌＧａＡｓ系化合物半導体からなる電流拡散層を、７１０〜７２０℃で、かつ、前記発光層形成部のｐ形層よりもｐ形ドーパントガスを増やしてキャリア濃度が１×１０ 18 〜５×１０ 19 ｃｍ -3 になるように形成し、該電流拡散層の表面側の一部に一方の電極を形成し、前記半導体基板の裏面側に他方の電極を形成する半導体発光素子の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP71499A JP3881470B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体発光素子の製法 |
| US09/477,830 US6426518B1 (en) | 1999-01-05 | 2000-01-05 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP71499A JP3881470B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200925A JP2000200925A (ja) | 2000-07-18 |
| JP3881470B2 true JP3881470B2 (ja) | 2007-02-14 |
Family
ID=11481443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP71499A Expired - Fee Related JP3881470B2 (ja) | 1999-01-05 | 1999-01-05 | 半導体発光素子の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6426518B1 (ja) |
| JP (1) | JP3881470B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005039479B3 (de) * | 2005-08-18 | 2007-03-29 | Infineon Technologies Ag | Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils |
| DE102010014667A1 (de) | 2010-04-12 | 2011-10-13 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip mit Stromaufweitungsschicht |
| DE102017101637A1 (de) | 2017-01-27 | 2018-08-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3316062B2 (ja) * | 1993-12-09 | 2002-08-19 | 株式会社東芝 | 半導体発光素子 |
| US5639674A (en) * | 1994-03-14 | 1997-06-17 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting element and method for manufacturing therefor |
| US5811839A (en) * | 1994-09-01 | 1998-09-22 | Mitsubishi Chemical Corporation | Semiconductor light-emitting devices |
| JP3216700B2 (ja) * | 1996-05-22 | 2001-10-09 | サンケン電気株式会社 | 半導体発光素子 |
| JPH10223929A (ja) * | 1996-12-05 | 1998-08-21 | Showa Denko Kk | ＡｌＧａＩｎＰ発光素子用基板 |
-
1999
- 1999-01-05 JP JP71499A patent/JP3881470B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 US US09/477,830 patent/US6426518B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6426518B1 (en) | 2002-07-30 |
| JP2000200925A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611004B2 (en) | Gallium nitride based light emitting element | |
| US8115212B2 (en) | Positive electrode for semiconductor light-emitting device | |
| EP0420691B1 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| JP4119501B2 (ja) | 半導体発光素子 | |
| WO2007119822A1 (ja) | 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ | |
| JPH06314822A (ja) | 窒化ガリウム系化合物半導体発光素子及びその電極形成方法 | |
| TWI409973B (zh) | 發光二極體及發光二極體燈、及照明裝置 | |
| JPH10163531A (ja) | 周縁に電極を有する発光ダイオード | |
| US20070243414A1 (en) | Positive Electrode Structure and Gallium Nitride-Based Compound Semiconductor Light-Emitting Device | |
| US7875896B2 (en) | Transparent positive electrode | |
| JP2003060234A (ja) | 半導体発光素子及びその製造方法 | |
| JP3713124B2 (ja) | 半導体発光素子およびその製法 | |
| JP3881470B2 (ja) | 半導体発光素子の製法 | |
| JP4313478B2 (ja) | ＡｌＧａＩｎＰ発光ダイオード | |
| JP2006024913A (ja) | 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子 | |
| JP3602929B2 (ja) | ３族窒化物半導体発光素子 | |
| JP3776538B2 (ja) | 半導体発光素子およびその製法 | |
| JP4341623B2 (ja) | 発光素子及びその製造方法 | |
| JPH09172198A (ja) | 発光ダイオードおよびその製造方法 | |
| JP2003060228A (ja) | 半導体発光素子及びその製造方法 | |
| JP2006013475A (ja) | 正極構造及び窒化ガリウム系化合物半導体発光素子 | |
| CN116565104A (zh) | 降低电极电阻的发光二极管及其制备方法 | |
| JP2005079152A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003060229A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003264313A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |