CN108400133A - 一种同侧结构的深紫外led外延结构及制备方法 - Google Patents

一种同侧结构的深紫外led外延结构及制备方法 Download PDF

Info

Publication number
CN108400133A
CN108400133A CN201810450187.3A CN201810450187A CN108400133A CN 108400133 A CN108400133 A CN 108400133A CN 201810450187 A CN201810450187 A CN 201810450187A CN 108400133 A CN108400133 A CN 108400133A
Authority
CN
China
Prior art keywords
type electrode
main body
led epitaxial
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810450187.3A
Other languages
English (en)
Inventor
何苗
杨思攀
赵韦人
王成民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201810450187.3A priority Critical patent/CN108400133A/zh
Publication of CN108400133A publication Critical patent/CN108400133A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种同侧结构的深紫外LED外延结构及制备方法，其中，外延结构包括蓝宝石衬底、设置在蓝宝石衬底上表面的LED外延主体和另一侧的静电保护二极管主体，静电保护二极管主体与LED外延主体反向并联，LED外延主体的第一P型电极、第一N型电极及静电保护二极管主体的第二P型电极、第二N型电极设置所在层的同侧，第一P型电极与第二N型电极连接，第一N型电极与静电保护二极管主体的第二P型电极连接，还包括设置在LED外延主体和静电保护二极管主体的台面、侧壁的钝化层。通过反向并联静电保护二极管，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。

Description

一种同侧结构的深紫外LED外延结构及制备方法
技术领域
本发明涉及深紫外LED技术领域，特别涉及一种同侧结构的深紫外LED外延结构及制备方法。
背景技术
随着Ⅲ族氮化物紫外发光器件在制备工艺方面的不断发展，与其它常见的紫外光源相比，紫外LED具有理论使用寿命长、成本低、冷光源、高效可靠以及无毒环保等优点，在平面显示、精密光学、太阳光电、紫外生物医疗、光通讯以及探测等领域的应用范围很广泛，近年来也受到半导体照明相关行业越来越多的关注。
然而，紫外LED目前依然存在着一些难以突破的问题，如在衬底模板的制备、外延结构生长中存在着内部残余应力、晶格失配和热失配等问题，进而造成了LED外延片中出现裂纹、晶体质量变差，再加上LED芯片的结构设计不合理、外延层结构中刻蚀面积大而导致有效发光面积小，在后期封装工艺的多样性也会影响发光效率，而由于外延片刻蚀问题所造成的损伤，甚至还会引起侧壁处漏电，再加上电压浪涌、脉冲电流冲击以及外界静电危害等问题。
因此，在如何有效地提高晶体质量、增大发光效率的同时，还能够及时地缓解静电危害所造成的影响、提高LED的可靠性，仍是急需解决的难题。
发明内容
本发明提供了一种同侧结构的深紫外LED外延结构及制备方法，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。
为解决上述技术问题，本发明实施例提供了一种同侧结构的深紫外LED外延结构，包括蓝宝石衬底、设置在所述蓝宝石衬底上表面的LED外延主体和设置在所述蓝宝石衬底下表面的静电保护二极管主体，所述静电保护二极管主体与所述LED外延主体反向并联，所述LED外延主体的第一P型电极、第一N型电极以及所述静电保护二极管主体的第二P型电极、第二N型电极设置在所在层的同侧，所述第一P型电极与所述第二N型电极连接，所述第一N型电极与所述静电保护二极管主体的第二P型电极连接，还包括设置在所述LED外延主体和所述静电保护二极管主体的台面、侧壁的钝化层。
其中，所述蓝宝石衬底上设置有与所述LED外延主体相邻的通孔，所述第二P型电极设置在所述蓝宝石衬底的上表面，通过设置在所述通孔内的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型SI衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层。
其中，所述绝缘层的厚度为10nm～20nm。
其中，所述静电保护二极管主体包括从下到上依次设置的Si衬底层、N型欧姆接触层、N型衬底掺杂层和所述P型Si衬底掺杂层，所述静电保护二极管主体的P型Si衬底掺杂层设置在所述蓝宝石衬底下表面，所述第二N型电极设置在所述N型欧姆接触层一端刻蚀形成的台面主体上。
其中，所述静电保护二极管主体通过金属胶黏片与所述蓝宝石衬底连接。
其中，所述金属胶黏的厚度为1.0μm～2.0μm。
其中，所述LED外延主体中包括依次设置在所述蓝宝石衬底上表面的BN缓冲层、AlN层、超晶格主体层、n型AlGaN层、电流扩展层、多量子阱有源区、电子阻挡层、p型AlGaN层、p型GaN层和导电薄膜层，所述第一P型电极设置在所述导电薄膜层上，所述第一N型电极设置在所述n型AlGaN层的一端刻蚀形成的台面主体上。
除此之外，本发明的实施例还提供了一种同侧结构的深紫外LED外延结构制备方法，包括：
步骤1，刻蚀设置在蓝宝石衬底上表面的LED外延主体的一端至N型AlGaN层形成第一N型台面主体，用于设置在所述LED外延主体的第一N型电极；
步骤2，将基于Si衬底外延生长的静电保护二极管主体通过上表面的p型Si衬底层设置在所述蓝宝石衬底下表面；
步骤3，刻蚀所述静电保护二极管主体的一端至N型欧姆接触层形成台面主体形成第二N型台面主体，用于设置在所述LED外延主体的第二N型电极；
步骤4，在所述蓝宝石衬底上设置与所述LED外延主体相邻的通孔，在所述通孔所在台面主体设置第二P型电极，所述第二P型电极通过设置在所述通孔的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型Si衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层；
步骤5，将所述第一P型电极与所述第二N型电极电气连接，将所述第二P型电极与所述第一N型电极电气连接。
其中，所述步骤2包括：
将所述静电保护二极管主体通过设置在所述蓝宝石衬底下表面的金属胶黏片连接。
其中，在所述步骤1与所述步骤2之间，还包括：
对所述蓝宝石衬底下表面进行微型纳米图形处理和磨抛处理，形成V型槽。
本发明实施例所提供的同侧结构的深紫外LED外延结构及制备方法，与现有技术相比，具有以下优点：
本发明实施例提供的同侧结构的深紫外LED外延结构及制备方法，在深紫外LED外延主体的基础上，在蓝宝石衬底的另一侧反向设置静电保护二极管，将深紫外LED与静电保护二极管的异名电极连接，避免了大电流脉冲或者浪涌电压对紫外LED的直接冲击，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。同侧结构的深紫外LED外延结构及制备方法具有制造工艺简单、成本低、晶体质量好、出光效率高、防电压浪涌或抗静电放电危害以及高效可靠的优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的同侧结构的深紫外LED外延结构的一种具体实施方式的结构示意图；
图2为本发明实施例提供的同侧结构的深紫外LED外延结构制备方法的一种具体实施方式的步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1～图2，图1为本发明实施例提供的同侧结构的深紫外LED外延结构的一种具体实施方式的结构示意图；图2为本发明实施例提供的同侧结构的深紫外LED外延结构制备方法的一种具体实施方式的步骤流程示意图。
在一种具体实施方式中，所述同侧结构的深紫外LED外延结构，包括蓝宝石衬底1、设置在所述蓝宝石衬底1一侧的LED外延主体和设置在所述蓝宝石衬底1另一侧的静电保护二极管主体，所述静电保护二极管主体与所述LED外延主体反向并联，所述LED外延主体的第一P型电极16、第一N型电极17以及所述静电保护二极管主体的第二P型电极18、第二N型电极19设置在所在层的同侧，所述第一P型电极16与所述第二N型电极19连接，所述第一N型电极17与所述静电保护二极管主体的第二P型电极18连接，还包括设置在所述LED外延主体和所述静电保护二极管主体的台面、侧壁的钝化层21。
所述LED外延主体的第一P型电极16、第一N型电极17以及所述静电保护二极管主体的第二P型电极18、第二N型电极19设置在所在层的同侧，是指所有电极都位于连接的层结构的上表面或下表面，便于电极的连接，方便对其进行装配。
本发明实施例提供的同侧结构的深紫外LED外延结构，通过在现有的LED结构的基础上反向并联静电保护二极管，而且通过将所有的电极设置在静电保护二极管衬底的同侧，结构简单，成本低、晶体质量好，具有防电压浪涌或抗静电放电危害以及高效可靠的优点，这种结合了pn结的Si衬底15外延主体具有优良的导热导电性能、器件加工工艺成熟，同时还能满足小尺寸LED芯片的封装要求。
本发明中的静电保护二极管主体的第二P型电极18需要与其P型SI衬底掺杂层连接导通，具有多种结构。可以是直接设置在第一N型电极17所在的台面结构，然后向下刻蚀至静电保护二极管主体的P型SI衬底掺杂层形成电气连接，这种结构中由于第一N型电极17与第二P型电极18处在同一高度，使得二者之间的连接线可以很短，大大降低连接难度，缺点是需要刻蚀的部分较为复杂，既包括蓝宝石衬底1，也包括LED外延主体，刻蚀工艺较为复杂，或者是在蓝宝石衬底1上LED外延主体之外的区域进行刻蚀，刻蚀到静电保护二极管主体的P型SI衬底掺杂层，优点是刻蚀深度较小，仅仅刻蚀蓝宝石衬底1，刻蚀工艺简单。对比这两种结构，由于绝缘的需要，必须在刻蚀后的通孔中设置绝缘层22，很明显后者设置绝缘层22的工艺难度较低，因此一般选择后一种结构。
因此，在本发明的实施例中，所述蓝宝石衬底1上设置有与所述LED外延主体相邻的通孔，所述第二P型电极18与所述LED外延主体设置在所述蓝宝石衬底1的表面的同侧，通过设置在所述通孔内的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型SI衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层22。
本发明对于通孔的形状尺寸以及绝缘层22的类型、沉积方式以及厚度不做鉴定，所述绝缘层22的厚度一般为10nm～20nm。
而对于静电保护二极管的第二N型电极19以及设置方式不做具体限定，可以设置在与第一P型电极16所在的台面上，然后向下刻蚀到静电保护二极管的N型欧姆接触层14，但是这种方式或结构的缺点是需要刻蚀整个的LED外延主体，并在通孔内绝缘层22，工艺难度大，也可以是在整个的LED外延主体一端整体从上倒下刻蚀，然后在刻蚀蓝宝石衬底1以及静电保护二极管的N型欧姆接触层14上部的部分，从而形成台面，这两种方式都是在静电保护二极管主体与LED外延主体连接之后进行刻蚀的，也可以采用预先刻蚀形成台面的方式，预先刻蚀静电保护二极管形成台面结构，制作第二N型电极19，然后再与LED外延主体连接，这种方式能够降低工艺难度，因此一般会采用这种结构。
在本发明的一个实施例中，所述静电保护二极管主体包括从下到上依次设置的Si衬底层15、N型欧姆接触层14、N型衬底掺杂层13和P型Si衬底掺杂层12，所述静电保护二极管主体的P型Si衬底掺杂层12设置在所述蓝宝石衬底1下表面，所述第二N型电极19设置在所述N型欧姆接触层14一端刻蚀形成的台面主体上。
由于直接将静电保护二极管外延主体与蓝宝石衬底1连接，存在晶格适配严重，结合效果差的情况，为了解决这一技术问题，一般通过采用金属胶黏片20将LED外延主体和静电保护二极管主体这两部分二极管外延层进行粘接，通过施加一定的应力以及高温条件下，将基于Si衬底生长的静电保护二极管外延结构直接倒扣在蓝宝石衬底1的一表面上。
因此，在本发明的一个实施例中，所述静电保护二极管主体通过金属胶黏片20与所述静电保护二极管主体连接。
本发明并不限定于采用金属胶黏片20连接静电保护二极管主体和LED外延主体，还可以采用其它的结构以及工艺，本发明对于金属胶黏片20的材质、沉积工艺以及厚度不做限定，所述金属胶黏的厚度一般为1.0μm～2.0μm。
而对于LED外延主体，本发明对其结构不做具体限定，在一实施例中，所述LED外延主体中包括依次设置在所述蓝宝石衬底1上表面的BN缓冲层2、AlN层3、超晶格主体层4、n型AlGaN层5、电流扩展层6、多量子阱有源区7、电子阻挡层8、p型AlGaN层9、p型GaN层10和导电薄膜层11，所述第一P型电极16设置在所述导电薄膜层11上，所述第一N型电极16设置在所述n型AlGaN层5的一端刻蚀形成的台面主体上。
由于到蓝宝石衬底1和外延层结构之间本身就存在着较大的晶格失配、热失配和裂缝等问题，因此在工艺处理过程中，通过将放有蓝宝石衬底1的反应设备里面的温度调节至900℃～950℃后，接着通入氢气进行高温灼烧、烘烤沉底等预处理，然后将温度降低至550℃～570℃后通入硼源和氨气，基于所述蓝宝石衬底1的一表面上首先优化的外延了BN缓冲层2，其厚度为50nm～100nm。
优选的，选用异质结构的BN(h-BN)外延材料，并在1050℃～1100℃的高温条件下恒温退火3分钟～4分钟，使得h-BN缓冲层2重结晶以及进一步地成核处理。所述异质结构的BN缓冲层2，减小了外延层结构与外延层结构之间或者外延层结构与蓝宝石衬底1之间的残余接触应力和晶格失配，降低了位错密度，提高了晶体质量。
本发明在采用MOCVD反应设备进行LED外延层结构的生长之前，优化的，选用对紫外光线透过率很高的蓝宝石衬底1，其厚度为190um～200um。
所述蓝宝石衬底1的表面经过微型纳米图形化、磨抛等处理，使得表面变得较为粗糙，形成了具有凹凸状的、倾斜的V型凹槽结构。
本发明的LED外延层结构的生长过程中通过将反应设备里面的温度降低到550℃～570℃，接着往反应设备里面通入铝源和氨气，选用三甲基铝作为铝源，继续生长较低温度环境下的AlN层3，所述AlN层3的厚度为900nm～950nm，并在1100℃-1200℃的相对较高的温度条件下恒温退火10s左右处理，使得AlN层3进一步地成核、重结晶。
接着，本发明在所述AlN层3的表面上一侧继续生长了AlN/AlGaN超晶格层4，其厚度为750nm～850nm，生长温度为600℃～650℃。其中，所述AlN/AlGaN超晶格结构由AlN层3和AlGaN层按照20个周期的相互间隔、交替排列层叠而成，而每个周期中的AlN层3的厚度为20nm～25nm，AlGaN层的厚度为20nm～25nm。
本发明在对传统LED外延层主体中掺杂Si的n型AlGaN层5进行改进的过程中，确保n型AlGaN层5的厚度维持在1.85um～2.25um左右，将反应设备里面的温度迅速升高并控制在1080℃～1100℃，采用一种间歇性改变掺杂量的调制Si掺杂方式，其中，采用SiH4作为掺杂源，电子为多数载流子，空穴为少数载流子。
优选的，所述n型AlGaN层5设置为重掺杂类型，其载流子浓度控制在1.0*1018-3.0*1018cm-3范围内。特别地，考虑到芯片材料存在着对光线的反射和吸收，在结合外延层结构厚度的优化处理技术的同时，对所述重掺杂n型AlGaN层5的厚度进行薄膜优化处理，这就直接增大了LED外延主体中在竖直方向上的等效串联电阻，使得LED外延片在水平方向上的电流扩展更有效，不仅提高了LED的输出强度，还增强了LED芯片抗静电放电电压的打击强度和抗浪涌电流冲击的能力，避免了大脉冲电流直接流过LED芯片内部的pn结而造成损害。
本发明还通过在所述重掺杂n型AlGaN层5上沉积掩膜板，以及采用刻蚀或者腐蚀工艺，在所述掩膜板上形成一种网格结构的SiO2层，并对此时的外延层主体进行简单的清洗、烘干处理后，再采用磁控溅射反应设备沉积电流扩展层结构。
具体地，本发明在所述重掺杂n型AlGaN层5上外延了电流扩展层，其厚度优化地设置为100nm～150nm，生长温度为1080℃～1100℃，再经过进一步地刻蚀、粗化等处理后形成一种电流扩展图形。电流在横向流过n型AlGaN层5的过程中，使得通过多量子阱有源区7后的大部分电流不会集中拥堵在这一区域，进而电流扩展更均匀，加快了散热效率，提高了载流子的注入效率。
本发明在LED外延片的制备过程中，通过将MOCVD反应设备中的温度缓慢地降低到980℃～1000℃，以及通过腐蚀工艺除去网格结构的SiO2层，进而在所述电流扩展层的表面上外延了AlGaN/AlGaN多量子阱有源区7结构，所述多量子阱有源区7结构的总体厚度为50nm～70nm。其中，在一实施例中，所述AlGaN/AlGaN多量子阱有源区7结构由多量子垒AlGaN层和多量子阱AlGaN层按照5个周期相互间隔、交替排列生长而成，而每个周期中AlGaN垒层的厚度为10nm(10nm～15nm即可)，AlGaN阱层的厚度为2.5nm～3.0nm，最终使得量子阱有源区中电子和空穴复合的场所成为了LED的发光区域。
本发明在LED外延片的制备过程中，通过采用常见的二茂镁作为掺杂源，空穴为多数载流子，电子为少数载流子，将生长温度设置在750℃～900℃，在所述多量子阱有源区7的表面，继续外延电子阻挡层8和p型AlGaN层9，所述电子阻挡层8选用p型AlGaN外延材料，其厚度为20nm～25nm，所述p型AlGaN层9的厚度为50nm～55nm。
其中，均选用AlGaN外延制备材料，并在AlGaN晶体中进行Mg掺杂处理。接着，将反应设备里面的生长温度缓慢地降低，使得生长温度维持在650℃～700℃，在所述p型AlGaN层9的表面上继续外延p型GaN层10，所述p型GaN层10的厚度为100nm～120nm，并在500℃～550℃的相对较低温度下退火10-15分钟处理。
本发明在紫外LED外延主体的制备过程中，在所述LED芯片的台面上均匀沉积了透明的导电薄膜层11作为欧姆接触材料，所述LED外延片在生长前后工程中，还采用不同温度梯度下的多次退火工艺处理，增强了外延材料结构之间的粘结强度，提高了电流传输和扩展的能力，降低了内部接触电阻以及提高了LED芯片的抗静电放电危害的强度。LED外延主体台面上的电极区域，所沉积的导电薄膜层11较好地将外部接触电极与内部外延结构相互连接，起到了一种中间接触层媒介的桥梁作用，由于所述导电薄膜层11具有高密度特性，进而使得电流扩展更加均匀。具体地，通过采用磁控溅射设备、结合蒸镀或电镀等工艺，沉积一种导电性能优越的氧化铟锡材料(ITO)，所述导电薄膜层11的厚度优化地设置为50nm～100nm。
本发明一方面通过采用绝缘材料对所述基于蓝宝石衬底1的垂直紫外LED外延主体中的台面、外延层结构的侧壁以及外部电极表面均进行钝化处理，另一方面同时也对基于Si衬底15表面上生长的静电保护二极管主体进行绝缘处理，在所述外延主体中的台面和侧壁也均匀沉积钝化层21，均防止了外界环境对芯片的腐蚀，减小了台面和台阶侧壁处漏电流对芯片的影响，以及改进了LED外延片中有源区的电流扩展问题，降低了电流堆积效应，提高了LED器件的光输出功率。其中，所述钝化层21的厚度一般优化地设置为10nm～20nm。
本发明一个实施例中，通过采用刻蚀工艺对LED外延片中的台面进行多次不同程度的刻蚀，直至暴露出部分n型AlGaN层5，第一次通过采用ICP浅刻蚀、湿法腐蚀等方式初步形成具有较小高度差的N型和P型台面区域；然后分别进行欧姆接触层的沉积和不同极性电极的蒸镀处理，并优化其欧姆接触的方式与结合强度，在电极区域分别设置n型电极接触层和p型电极接触层；以及选择在850℃、氮气氛围中退火50s～60s处理，分别蒸镀第一P型电极16和第一N型电极17。其中，n型区域的刻蚀范围从顶部的透明的导电薄膜层11开始由上往下直到暴露出一部分n型AlGaN层5为止。通过严格控制刻蚀过程中的刻蚀速率，确保只对台面的很少部分区域进行刻蚀，减少了刻蚀对LED外延片发光区域的损害，提高了LED的光输出强度。通过采用图形化处理技术将第一P型电极16和第一N型电极17表面的薄膜进行粗化处理，再结合透明导电电极制备技术以及优化电极处的面接触材料类型，有效地增大了接触电极的有效面积，降低了接触电阻，使得电流扩展更有效。
类似的，在对第一N型电极17这一端的N型台面LED外延主体继续进行第二次深刻蚀处理时，通过采用机械腐蚀、干法修饰等方式再次形成具有较大高度差的P型台面区域，以及在电极区域分别设置N型电极欧姆接触层和P型电极欧姆接触层，并分别蒸镀处理后形成第二P型电极18和共用的第一N型电极17。其中，所述P型区域的刻蚀范围从第一次浅刻蚀所形成的N型电极欧姆接触层位置处的n型AlGaN层5开始继续由上往下直到完全暴露出底部的蓝宝石衬底1为止。
本发明通过采用传统的刻蚀方式对静电保护二极管外延结构中的一端进行刻蚀和修饰处理，其刻蚀范围从静电保护二极管外延结构中顶部的P型Si衬底掺杂层12开始直到暴露出n型Si衬底15掺杂层13为止，形成具有一定高度差的n型台面区域，以及在所述电极区域设置n型电极欧姆接触层并蒸镀第二N型电极19。
同时，还通过采用金属胶黏片20将LED外延结构和静电放电静电保护二极管结构这两部分二极管外延层进粘接，通过施加一定的应力以及高温条件下，将所述基于Si衬底15生长的静电保护二极管外延结构直接倒扣在蓝宝石衬底1的一表面上，所述金属胶黏片20的厚度为1.0um～2.0um。接着，再对此时这一端所暴露出来的蓝宝石衬底1进行刻蚀、打孔和蒸镀等处理，以及分别进行欧姆接触层的沉积和不同极性电极的蒸镀处理，分别依次填充金属或金属合金接触材料、绝缘介质材料后形成贯穿蓝宝石衬底1的金属栓结构和绝缘层22，使得发光二极管的第二P型电极18与静电放电静电保护二极管的P型Si衬底掺杂层之间形成电气连接。绝缘层22的厚度一般设置为10nm～20nm。
除此之外，本发明的实施例还提供了一种同侧结构的深紫外LED外延结构制备方法，包括：
步骤1，刻蚀设置在蓝宝石衬底上表面的LED外延主体的一端至N型AlGaN层形成第一N型台面主体，用于设置在所述LED外延主体的第一N型电极；
步骤2，将基于Si衬底外延生长的静电保护二极管主体通过上表面的p型Si衬底层设置在所述蓝宝石衬底下表面；
步骤3，刻蚀所述静电保护二极管主体的一端至N型欧姆接触层形成台面主体形成第二N型台面主体，用于设置在所述LED外延主体的第二N型电极；
步骤4，在所述蓝宝石衬底上设置与所述LED外延主体相邻的通孔，在所述通孔所在台面主体设置第二P型电极，所述第二P型电极通过设置在所述通孔的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型Si衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层；
步骤5，将所述第一P型电极与所述第二N型电极电气连接，将所述第二P型电极与所述第一N型电极电气连接。
由于所述同侧结构的深紫外LED外延结构制备方法，通过对LED反向并联设置静电保护二极管，避免了大电流脉冲或者浪涌电压对紫外LED的直接冲击，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。将所有的电极设置在同侧，不影响器件的安装和使用，即在基本不影响器件的使用的前提和工艺成本的前提下，反向并联静电保护二极管，提高了LED的可靠性。
为了减少晶格适配，提高其对温度的适应能力，提高使用的温度范围以及连接可靠性，在本发明的一个实施例中，所述步骤2包括：
将所述静电保护二极管主体通过设置在所述蓝宝石衬底下表面的金属胶黏片连接。
本发明对于金属胶黏片的材质、厚度以及沉积方式不做限定，一般其厚度为1μm～2μm。
为进一步降低晶格失配等问题，在所述步骤1与所述步骤2之间，还包括：
对所述蓝宝石衬底下表面进行微型纳米图形处理和磨抛处理，形成V型槽。
综上所述，本发明实施例提供的同侧结构的深紫外LED外延结构及制备方法，在深紫外LED外延主体的基础上，在蓝宝石衬底的另一侧反向设置静电保护二极管，将深紫外LED与静电保护二极管的异名电极连接，避免了大电流脉冲或者浪涌电压对紫外LED的直接冲击，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。同侧结构的深紫外LED外延结构及制备方法具有制造工艺简单、成本低、晶体质量好、出光效率高、防电压浪涌或抗静电放电危害以及高效可靠的优点。
以上对本发明所提供的同侧结构的深紫外LED外延结构及制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种同侧结构的深紫外LED外延结构，其特征在于，包括蓝宝石衬底、设置在所述蓝宝石衬底上表面的LED外延主体和设置在所述蓝宝石衬底下表面的静电保护二极管主体，所述静电保护二极管主体与所述LED外延主体反向并联，所述LED外延主体的第一P型电极、第一N型电极以及所述静电保护二极管主体的第二P型电极、第二N型电极设置在所在层的同侧，所述第一P型电极与所述第二N型电极连接，所述第一N型电极与所述静电保护二极管主体的第二P型电极连接，还包括设置在所述LED外延主体和所述静电保护二极管主体的台面、侧壁的钝化层。
2.如权利要求1所述同侧结构的深紫外LED外延结构，其特征在于，所述蓝宝石衬底上设置有与所述LED外延主体相邻的通孔，所述第二P型电极设置在所述蓝宝石衬底的上表面，通过设置在所述通孔内的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型SI衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层。
3.如权利要求2所述同侧结构的深紫外LED外延结构，其特征在于，所述绝缘层的厚度为10nm～20nm。
4.如权利要求3所述同侧结构的深紫外LED外延结构，其特征在于，所述静电保护二极管主体包括从下到上依次设置的Si衬底层、N型欧姆接触层、N型衬底掺杂层和所述P型Si衬底掺杂层，所述静电保护二极管主体的P型Si衬底掺杂层设置在所述蓝宝石衬底下表面，所述第二N型电极设置在所述N型欧姆接触层一端刻蚀形成的台面主体上。
5.如权利要求4所述同侧结构的深紫外LED外延结构，其特征在于，所述静电保护二极管主体通过金属胶黏片与所述蓝宝石衬底连接。
6.如权利要求5所述同侧结构的深紫外LED外延结构，其特征在于，所述金属胶黏的厚度为1.0μm～2.0μm。
7.如权利要求6所述同侧结构的深紫外LED外延结构，其特征在于，所述LED外延主体中包括依次设置在所述蓝宝石衬底上表面的BN缓冲层、AlN层、超晶格主体层、n型AlGaN层、电流扩展层、多量子阱有源区、电子阻挡层、p型AlGaN层、p型GaN层和导电薄膜层，所述第一P型电极设置在所述导电薄膜层上，所述第一N型电极设置在所述n型AlGaN层的一端刻蚀形成的台面主体上。
8.一种同侧结构的深紫外LED外延结构制备方法，其特征在于，包括：
步骤1，刻蚀设置在蓝宝石衬底上表面的LED外延主体的一端至N型AlGaN层形成第一N型台面主体，用于设置在所述LED外延主体的第一N型电极；
步骤2，将基于Si衬底外延生长的静电保护二极管主体通过上表面的p型Si衬底层设置在所述蓝宝石衬底下表面；
步骤3，刻蚀所述静电保护二极管主体的一端至N型欧姆接触层形成台面主体形成第二N型台面主体，用于设置在所述LED外延主体的第二N型电极；
步骤4，在所述蓝宝石衬底上设置与所述LED外延主体相邻的通孔，在所述通孔所在台面主体设置第二P型电极，所述第二P型电极通过设置在所述通孔的填充金属接触层或金属合金接触层与所述静电保护二极管主体的P型Si衬底掺杂层连接，在所述通孔的侧壁与所述填充金属接触层或金属合金接触层之间还设置有绝缘层；
步骤5，将所述第一P型电极与所述第二N型电极电气连接，将所述第二P型电极与所述第一N型电极电气连接。
9.如权利要求8所述同侧结构的深紫外LED外延结构制备方法，其特征在于，所述步骤2包括：
将所述静电保护二极管主体通过设置在所述蓝宝石衬底下表面的金属胶黏片连接。
10.如权利要求9所述同侧结构的深紫外LED外延结构制备方法，其特征在于，在所述步骤1与所述步骤2之间，还包括：
对所述蓝宝石衬底下表面进行微型纳米图形处理和磨抛处理，形成V型槽。
CN201810450187.3A 2018-05-11 2018-05-11 一种同侧结构的深紫外led外延结构及制备方法 Pending CN108400133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810450187.3A CN108400133A (zh) 2018-05-11 2018-05-11 一种同侧结构的深紫外led外延结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810450187.3A CN108400133A (zh) 2018-05-11 2018-05-11 一种同侧结构的深紫外led外延结构及制备方法

Publications (1)

Publication Number Publication Date
CN108400133A true CN108400133A (zh) 2018-08-14

Family

ID=63101009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810450187.3A Pending CN108400133A (zh) 2018-05-11 2018-05-11 一种同侧结构的深紫外led外延结构及制备方法

Country Status (1)

Country Link
CN (1) CN108400133A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545928A (zh) * 2018-12-27 2019-03-29 广东工业大学 一种深紫外led外延芯片正装结构
CN109659409A (zh) * 2018-12-05 2019-04-19 湖北深紫科技有限公司 一种led外延结构及其制备方法
CN117691464A (zh) * 2024-01-31 2024-03-12 南昌凯捷半导体科技有限公司 一种vcsel芯片及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069218A1 (en) * 2005-09-29 2007-03-29 Ming-Sheng Chen Light-emitting diode chip
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
CN102097553A (zh) * 2010-12-03 2011-06-15 北京工业大学 一种基于蓝宝石衬底的单芯片白光发光二极管
JP2012227454A (ja) * 2011-04-22 2012-11-15 Sanyo Electric Co Ltd 発光装置用パッケージ及びそれを用いた発光装置
CN204042621U (zh) * 2014-09-17 2014-12-24 珠海绿金能控科技有限公司 一种新型led隧道灯
CN106025017A (zh) * 2016-06-01 2016-10-12 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法
JP2017112194A (ja) * 2015-12-16 2017-06-22 ウシオ電機株式会社 半導体発光素子および半導体発光素子の製造方法
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
CN107452861A (zh) * 2017-09-22 2017-12-08 广东工业大学 一种紫外led芯片及其制备方法
CN208077977U (zh) * 2018-05-11 2018-11-09 广东工业大学 一种同侧结构的深紫外led外延结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069218A1 (en) * 2005-09-29 2007-03-29 Ming-Sheng Chen Light-emitting diode chip
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
CN102097553A (zh) * 2010-12-03 2011-06-15 北京工业大学 一种基于蓝宝石衬底的单芯片白光发光二极管
JP2012227454A (ja) * 2011-04-22 2012-11-15 Sanyo Electric Co Ltd 発光装置用パッケージ及びそれを用いた発光装置
CN204042621U (zh) * 2014-09-17 2014-12-24 珠海绿金能控科技有限公司 一种新型led隧道灯
JP2017112194A (ja) * 2015-12-16 2017-06-22 ウシオ電機株式会社 半導体発光素子および半導体発光素子の製造方法
CN106025017A (zh) * 2016-06-01 2016-10-12 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
CN107452861A (zh) * 2017-09-22 2017-12-08 广东工业大学 一种紫外led芯片及其制备方法
CN208077977U (zh) * 2018-05-11 2018-11-09 广东工业大学 一种同侧结构的深紫外led外延结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659409A (zh) * 2018-12-05 2019-04-19 湖北深紫科技有限公司 一种led外延结构及其制备方法
CN109659409B (zh) * 2018-12-05 2020-06-30 湖北深紫科技有限公司 一种led外延结构及其制备方法
CN109545928A (zh) * 2018-12-27 2019-03-29 广东工业大学 一种深紫外led外延芯片正装结构
CN109545928B (zh) * 2018-12-27 2020-10-23 广东工业大学 一种深紫外led外延芯片正装结构
CN117691464A (zh) * 2024-01-31 2024-03-12 南昌凯捷半导体科技有限公司 一种vcsel芯片及其制造方法
CN117691464B (zh) * 2024-01-31 2024-04-30 南昌凯捷半导体科技有限公司 一种vcsel芯片及其制造方法

Similar Documents

Publication Publication Date Title
KR100735496B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP5286045B2 (ja) 半導体発光素子の製造方法
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
TWI501418B (zh) Quasi - vertical structure of light - emitting diodes
JP5881689B2 (ja) 発光素子チップ及びその製造方法
JP5191866B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
CN104952990A (zh) 一种发光二极管外延片及其制作方法
CN102738328B (zh) 一种发光二极管的外延片及其制造方法
CN108400133A (zh) 一种同侧结构的深紫外led外延结构及制备方法
CN108493310A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN102067336B (zh) 基于应力可调InGaAlN薄膜的发光器件
JP2012191066A (ja) 半導体素子の製造方法
KR20090018451A (ko) 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
US9397253B2 (en) Light emitting diode and manufacturing method therefor
CN106549087A (zh) 一种高亮度led芯片的制备方法
CN108336197B (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN208077977U (zh) 一种同侧结构的深紫外led外延结构
CN104769733B (zh) 用于改进发光器件的光提取效率的方法以及用于制造发光器件的方法
CN103137800B (zh) 一种发光二极管制作方法
CN102569556B (zh) 具有高导通n型欧姆接触的发光二极管及制作方法
CN107452861A (zh) 一种紫外led芯片及其制备方法
KR20100051933A (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
JP2012060061A (ja) 半導体発光装置の製造方法及び半導体発光装置
CN102522468B (zh) 具有良好n型欧姆接触的发光二极管及其制作方法
CN107958900A (zh) 一种垂直结构的发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination