CN102214685B - 具有悬空源漏的半导体结构及其形成方法 - Google Patents

具有悬空源漏的半导体结构及其形成方法 Download PDF

Info

Publication number
CN102214685B
CN102214685B CN201110149943.7A CN201110149943A CN102214685B CN 102214685 B CN102214685 B CN 102214685B CN 201110149943 A CN201110149943 A CN 201110149943A CN 102214685 B CN102214685 B CN 102214685B
Authority
CN
China
Prior art keywords
bulge
layer
structures
semiconductor
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110149943.7A
Other languages
English (en)
Other versions
CN102214685A (zh
Inventor
王敬
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201110149943.7A priority Critical patent/CN102214685B/zh
Publication of CN102214685A publication Critical patent/CN102214685A/zh
Priority to US13/376,765 priority patent/US8860086B2/en
Priority to PCT/CN2011/082112 priority patent/WO2012163049A1/en
Application granted granted Critical
Publication of CN102214685B publication Critical patent/CN102214685B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种半导体结构，包括：Si衬底；形成在Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙；形成在每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层；形成在悬空薄层之上的过渡层；形成在所述过渡层之上的高迁移率的III-V族化合物材料层；和形成在III-V族化合物材料层之上的栅堆叠，以及形成在III-V族化合物材料层中的源极和漏极。由于第一半导体材料薄层非常薄，因此能够大幅降低与过渡层之间的位错密度，此外，由于凸起结构能够释放部分的热失配应力，因此既可以保证过渡层的生长质量，而且过渡层可以做的很薄。

Description

具有悬空源漏的半导体结构及其形成方法
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有悬空源漏的半导体结构及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗。金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’slaw)不断按比例缩小，其工作速度越来越快。当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vtroll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。此外，对于采用III-V族化合物材料的器件来说，由于III-V族化合物材料与Si材料之间有非常大的晶格失配，从而导致位错密度较大。因此需要在III-V族化合物材料与Si材料之间设置过渡层，例如GaAs等材料，该过渡层不仅改善了III-V族化合物材料与Si材料之间的界面态，而且还可以改善III-V族化合物材料与Si材料之间的热应力失配问题。然而目前过渡层都比较厚，且缺陷密度高，严重影响了器件的性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中器件漏电大的缺陷。
本发明一方面提出了一种半导体结构，包括：Si衬底；形成在所述Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于50nm；形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层；形成在所述悬空薄层之上的过渡层；形成在所述过渡层之上的高迁移率的III-V族化合物材料层；和形成在所述III-V族化合物材料层之上的栅堆叠，以及形成在所述III-V族化合物材料层中的源极和漏极。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构和所述悬空薄层包括Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
在本发明的一个实施例中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，所述凸起结构为SiyGe1-y，所述悬空薄层为Ge层。
本发明实施例还提出了一种半导体结构的形成方法，包括以下步骤：提供Si衬底；在所述Si衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于50nm；在所述每两个凸起结构之间形成悬空薄层，且所述悬空薄层与所述两个凸起结构顶部相连；在所述悬空薄层之上形成过渡层；在所述过渡层之上形成高迁移率的III-V族化合物材料层；和在所述III-V族化合物材料层之上形成栅堆叠，并在所述III-V族化合物材料层中形成为源极和漏极。
在本发明的一个实施例中，所述凸起结构和所述悬空薄层为Si1-xCx、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
在本发明的一个实施例中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，所述凸起结构为SiyGe1-y，在退火时通入GeH4以产生Ge层作为悬空薄层。
在本发明的一个实施例中，所述悬空薄层通过外延形成。
此外，在本发明的优选实施例之中，凸起结构为SiyGe1-y，而第一半导体材料薄层为Ge层，可以直接在Ge层之上形成高迁移率的III-V族化合物材料层。第一半导体材料薄层非常薄，在制备凸起结构以及后续的高温退火过程中，第一半导体薄层将发生弛豫，在此基础上外延高迁移率的III-V族化合物材料层，能够大幅降低过渡层和高迁移率的III-V族化合物材料层之间的内位错密度，从而形成高质量的异质外延结构。此外，由于凸起结构能够释放部分的热失配应力，因此既可以保证过渡层的生长质量，而且过渡层可以做的很薄。并且，由于III-V族化合物材料层直接生长在Ge材料的第一半导体材料薄层之上，Ge材料可以作为Si和III-V族化合物材料之间很好的过渡。
本发明实施例采用悬空结构使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，还减小了源漏的寄生结电容，提高了器件的性能。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明一个实施例的具有悬空源漏的半导体结构的结构图；
图2为本发明另一个实施例的具有悬空源漏的半导体结构的结构图；
图3为本发明实施例的多层凸起结构的示意图；
图4为本发明一个实施例形成两个共用源极或漏极的半导体结构示意图；
图5为本发明另一个实施例形成两个共用源极或漏极的半导体结构示意图；
图6为本发明实施例的具有悬空源漏的半导体结构的形成方法流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明一个实施例的具有悬空源漏的半导体结构的结构图。如图2所示，为本发明另一个实施例的具有悬空源漏的半导体结构的结构图。该具有悬空源漏的半导体结构包括衬底1100，形成在衬底1100之上的多个凸起结构1200，其中，每两个凸起结构1200之间具有一定间隙，该间隙小于50nm，优选地小于30nm。需要说明的是，在本发明的一个实施例之中凸起结构可为垂直结构，而在图2和图3的实施例中，凸起结构1200从凸起结构1200的中部向顶部逐渐增大以使两个凸起结构1200顶部之间的间隙小于两个凸起结构1200中部之间的间隙，从而可以通过退火或外延形成悬空薄层1300。如果对于两个凸起结构1200顶部之间间隙小于中部之间间隙的情况来说，上述预定距离是两个凸起结构1200之间的最近距离，即两个凸起结构1200顶部之间的距离。本发明适于小尺寸器件，特别适于解决小尺寸器件的漏电问题。
该半导体结构还包括形成在每两个凸起结构1200之间，且与两个凸起结构1200顶部相连的悬空薄层1300、形成在悬空薄层1300之上的过渡层2100、和形成在过渡层2100之上的高迁移率的III-V族化合物材料层2000，例如InGaAs、GaAs、InP、GaSb、InSb、InAs等。在本发明的实施例中，过渡层2100也为III-V族化合物材料，例如GaAs、InP等。该半导体结构还包括形成在III-V族化合物材料层2000之上的栅堆叠1400。其中，栅堆叠1400包括栅介质层和栅电极，例如为高k栅介质层等。在该实施例中，示出了两个独立的半导体结构，每个半导体结构构成一个器件，两者之间相互隔离，具体地，两个半导体结构之间的悬空薄层1300被刻蚀掉从而形成隔离结构。
在本发明的一个实施例中，衬底1100包括Si或低Ge组分SiyGe1-y，悬空薄层1300包括Si1-xCx、高Ge组分SiyGe1-y、Ge等。
在本发明的一个实施例中，多个凸起结构1200为高Ge组分SiyGe1-y、Ge，则悬空薄层1300可通过对多个凸起结构1200退火形成，或者也可以通过外延形成。
本发明实施例通过高温氢气氛退火能使表面原子发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气，氢气能有效地促进表面原子的迁移。优选地，当凸起结构1200包括高Ge组分SiyGe1-y或Ge时，在退火时还通SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体，通过气体分解在表面沉积少量的Si和/或Ge原子，以使获得的半导体薄层表面更加平整，从而获得更好的效果。在退火之后，两个相邻的多个凸起结构1200的顶部会相互接触从而形成悬空薄层1300。在本发明实施例中对于凸起结构材料不同，其退火温度也不同，例如对于Si材料来说，一般退火温度较高，约1200度左右，而对于Ge材料来说，退火温度较低，约900度左右。在本发明的优选实施例中，凸起结构为SiyGe1-y，在退火时通入GeH4从而形成的第一半导体材料薄层为Ge层。
在本发明的另一个实施例中，凸起结构1200为多层结构，其中，多层凸起结构中的最顶层为Si1-xCx、高Ge组分SiyGe1-y、Ge。如图3所示，为本发明实施例的多层凸起结构的示意图。其中，所述多层结构中的底层为Si或低Ge组分SiyGe1-y，最顶层为Si1-xCx、高Ge组分SiyGe1-y、Ge。例如对图3来说，凸起结构1200的底层为低Ge组分的SiyGe1-y层，顶层为Ge层。这样低Ge组分的SiyGe1-y层可以作为衬底1100和Ge层之间的过渡层。
在本发明的其他实施例中，还可形成两个共用源极或漏极的半导体结构，如图4和5所示。
如图6所示，为本发明实施例的具有悬空源漏的半导体结构的形成方法流程图，包括以下步骤：
步骤S601，提供衬底，其中，衬底包括Si或低Ge组分SiyGe1-y。
步骤S602，在衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，一般该间隙小于50nm，优选地小于30nm。凸起结构从凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于两个凸起结构中部之间的间隙，从而可以通过退火或外延形成悬空薄层。具体地，在衬底之上先外延一层或多层半导体材料，例如为Si、SiyGe1-y、Ge的第一半导体材料层。当然在本发明的其他实施例中，也可以将衬底表层作为第一半导体材料层，即直接在衬底的表面进行刻蚀以形成多个凸起结构。优选地，为了形成图1所示的凸起结构，需要采用具有各向异性的湿法刻蚀对外延的第一半导体材料层进行刻蚀。
或者，可替换地，在另一个优选实施例中，先向第一半导体材料层之中注入Si或Ge离子以在第一半导体材料层之中形成离子注入层，接着采用干法刻蚀对第一半导体材料层进行选择性刻蚀以形成多个凸起结构，由于离子注入层中损伤严重，晶体结构被打乱，其刻蚀速度大于第一半导体材料层其他部分的刻蚀速度，从而可以形成图2所示的结构。
步骤S603，在每两个凸起结构之间形成悬空薄层，且悬空薄层与两个凸起结构顶部相连，其中，悬空薄层包括Si1-xCx、高Ge组分SiyGe1-y、Ge等。
在本发明的一个实施例中，悬空薄层可通过对多个凸起结构退火形成。本发明实施例通过退火能使表面材料发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气。优选地，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体，通过气体分解在表面沉积少量的Si和/或Ge原子，以使获得的半导体薄层表面更加平整，从而获得更好的效果。
在本发明的一个实施例中，凸起结构为多层结构，其中，多层结构中的最顶层为Si1-xCx、高Ge组分SiyGe1-y、Ge。
在本发明的另一个实施例中，还可通过外延的方式形成悬空薄层。包括表面为(100)晶向的Si、Si1-xCx、SiyGe1-y、Ge衬底，由于外延材料在顶部的侧向生长速度不低于纵向生长速度，从而可以使得外延的材料很快将两个凸起结构之间顶部的间隙封闭，从而悬空薄层与晶圆片之间不会直接接触，从而依然能够保持悬空薄层的一部份相对于衬底悬空。在本发明的另一个实施例中，如果悬空薄层通过外延形成，则悬空薄层还可以为III-V族化合物半导体材料。
在本发明的一个优选实施例中，如果退火之后悬空薄层的厚度比较厚的话，则还需要对该悬空薄层进行刻蚀或减薄处理。
步骤S604，在悬空薄层之上形成过渡层。
步骤S605，在过渡层之上形成高迁移率的III-V族化合物材料层。
步骤S606，在III-V族化合物材料层之上形成栅堆叠，并在III-V族化合物材料层中形成为源极和漏极。
此外，在本发明的优选实施例之中，凸起结构为SiyGe1-y，而第一半导体材料薄层为Ge层，可以直接在Ge层之上形成高迁移率的III-V族化合物材料层。第一半导体材料薄层非常薄，在制备凸起结构以及后续的高温退火过程中，第一半导体薄层将发生弛豫，在此基础上外延高迁移率的III-V族化合物材料层，能够大幅降低过渡层和高迁移率的III-V族化合物材料层内位错密度，从而形成高质量的异质外延结构。此外，由于凸起结构能够释放部分的热失配应力，因此既可以保证过渡层的生长质量，而且过渡层可以做的很薄。并且，由于III-V族化合物材料层直接生长在Ge材料的第一半导体材料薄层之上，Ge材料可以作为Si和III-V族化合物材料之间很好的过渡。
本发明实施例采用悬空结构使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，还减小了源漏的寄生结电容，提高了器件的性能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (11)

1.一种半导体结构，其特征在于，包括：
Si衬底；
形成在所述Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于50nm，其中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙；
形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层，其中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气；
形成在所述悬空薄层之上的过渡层；和
形成在所述过渡层之上的高迁移率的III-V族化合物材料层。
2.如权利要求1所述的半导体结构，其特征在于，还包括：
形成在所述III-V族化合物材料层之上的栅堆叠，以及形成在所述III-V族化合物材料层中的源极和漏极。
3.如权利要求1所述的半导体结构，其特征在于，所述凸起结构和所述悬空薄层包括Si1-xCx、SiyGe1-y或Ge。
4.如权利要求1所述的半导体结构，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
5.如权利要求1所述的半导体结构，其特征在于，所述凸起结构为SiyGe1-y，所述悬空薄层为Ge层。
6.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供Si衬底；
在所述Si衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于50nm，其中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙；
在所述每两个凸起结构之间形成悬空薄层，且所述悬空薄层与所述两个凸起结构顶部相连，其中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气；
在所述悬空薄层之上形成过渡层；和
在所述过渡层之上形成高迁移率的III-V族化合物材料层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：
在所述III-V族化合物材料层之上形成栅堆叠，并在所述III-V族化合物材料层中形成为源极和漏极。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述凸起结构和所述悬空薄层为Si1-xCx、SiyGe1-y或Ge。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
10.如权利要求6所述的半导体结构的形成方法，其特征在于，所述凸起结构为SiyGe1-y，在退火时通入GeH4以产生Ge层作为悬空薄层。
11.如权利要求6所述的半导体结构的形成方法，其特征在于，所述在衬底之上形成多个凸起结构进一步包括：
在所述衬底之上形成第一半导体材料层；
向所述第一半导体材料层之中注入Si或Ge离子以在所述第一半导体材料层之中形成离子注入层；和
对所述第一半导体材料层进行选择性刻蚀以形成所述多个凸起结构。
CN201110149943.7A 2011-06-03 2011-06-03 具有悬空源漏的半导体结构及其形成方法 Expired - Fee Related CN102214685B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110149943.7A CN102214685B (zh) 2011-06-03 2011-06-03 具有悬空源漏的半导体结构及其形成方法
US13/376,765 US8860086B2 (en) 2011-06-03 2011-11-11 Semiconductor structure and method for forming the same
PCT/CN2011/082112 WO2012163049A1 (en) 2011-06-03 2011-11-11 Semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110149943.7A CN102214685B (zh) 2011-06-03 2011-06-03 具有悬空源漏的半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102214685A CN102214685A (zh) 2011-10-12
CN102214685B true CN102214685B (zh) 2013-05-22

Family

ID=44745914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110149943.7A Expired - Fee Related CN102214685B (zh) 2011-06-03 2011-06-03 具有悬空源漏的半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US8860086B2 (zh)
CN (1) CN102214685B (zh)
WO (1) WO2012163049A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208440B (zh) * 2011-06-03 2013-03-27 清华大学 半导体结构及其形成方法
CN102214685B (zh) * 2011-06-03 2013-05-22 清华大学 具有悬空源漏的半导体结构及其形成方法
CN109192117B (zh) * 2018-10-18 2020-06-30 武汉华星光电半导体显示技术有限公司 显示面板的测试电路布局构造
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017823A (zh) * 2006-12-08 2007-08-15 广州南科集成电子有限公司 垂直型自对准悬浮漏极mos三极管及制造方法
CN101297408A (zh) * 2005-08-31 2008-10-29 斯平内克半导体股份有限公司 金属源极/漏极肖特基势垒悬空硅mosfet器件及其方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635683B2 (ja) * 1993-10-28 2005-04-06 ソニー株式会社 電界効果トランジスタ
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2000323714A (ja) * 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
CN100397655C (zh) * 2004-12-02 2008-06-25 中国科学院半导体研究所 提高氮化镓基高电子迁移率晶体管性能的结构及制作方法
US7211458B2 (en) * 2005-08-08 2007-05-01 North Carolina State University Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
CN102214685B (zh) * 2011-06-03 2013-05-22 清华大学 具有悬空源漏的半导体结构及其形成方法
CN102214682B (zh) * 2011-06-03 2013-07-17 清华大学 具有悬空源漏的半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101297408A (zh) * 2005-08-31 2008-10-29 斯平内克半导体股份有限公司 金属源极/漏极肖特基势垒悬空硅mosfet器件及其方法
CN101017823A (zh) * 2006-12-08 2007-08-15 广州南科集成电子有限公司 垂直型自对准悬浮漏极mos三极管及制造方法

Also Published As

Publication number Publication date
WO2012163049A1 (en) 2012-12-06
US8860086B2 (en) 2014-10-14
CN102214685A (zh) 2011-10-12
US20140138741A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
US9960232B2 (en) Horizontal nanosheet FETs and methods of manufacturing the same
CN103972059B (zh) 用于在沟槽中形成半导体区的方法
KR20060090242A (ko) 상이한 격자 상수를 갖는 재료들을 구비한 반도체 구조체및 그 형성 방법
US9870940B2 (en) Methods of forming nanosheets on lattice mismatched substrates
US9449866B2 (en) Methods and systems for using oxidation layers to improve device surface uniformity
US9773904B2 (en) Vertical field effect transistor with biaxial stressor layer
US20150001623A1 (en) Field effect transistor and method for forming the same
CN105122456A (zh) 第iii族氮化物常关晶体管的层结构
Waldron et al. Replacement fin processing for III–V on Si: From FinFets to nanowires
Tomioka et al. Vertical In 0.7 Ga 0.3 As nanowire surrounding-gate transistors with high-k gate dielectric on Si substrate
CN102214685B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102214682B (zh) 具有悬空源漏的半导体结构及其形成方法
US10644100B2 (en) Dual-gate PMOS field effect transistor with InGaAs channel
CN112133739B (zh) 高电子迁移率晶体管和调整二维电子气体电子密度的方法
CN102214683B (zh) 具有悬空源漏的半导体结构及其形成方法
CN103681868B (zh) 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
CN102214681B (zh) 半导体结构及其形成方法
CN104851783A (zh) 一种锗硅硼外延层生长方法
CN102208440B (zh) 半导体结构及其形成方法
CN106711211A (zh) InP基MOSHEMT结构及其制备方法
US8853674B2 (en) Tunneling field effect transistor structure and method for forming the same
EP2693462B1 (en) Method for manufacturing semiconductor devices
CN103811557A (zh) 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130522