CN103811557A - 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 - Google Patents
无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN103811557A CN103811557A CN201410080145.7A CN201410080145A CN103811557A CN 103811557 A CN103811557 A CN 103811557A CN 201410080145 A CN201410080145 A CN 201410080145A CN 103811557 A CN103811557 A CN 103811557A
- Authority
- CN
- China
- Prior art keywords
- gesn
- quantum well
- effect transistor
- field effect
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract 3
- 150000004706 metal oxides Chemical class 0.000 title claims abstract 3
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种带有无掺杂GeSn量子阱的pMOSFET。该MOSFET(10)的特征在于：在基底（108）上生长半导体材料（103），半导体材料（103）上面为GeSn沟道（101），在沟道和栅（106）之间是绝缘介电质薄膜（102），绝缘间隙壁（107）隔开栅与源/漏极区域（104，105）。半导体材料（103）具有比GeSn材料更大的禁带宽度，形成价带带阶，厚度很薄的沟道形成了量子阱，将导电载流子限制在其中，沟道中无掺杂杂质，可提高载流子迁移率。
Description
技术领域
本发明涉及一种无掺杂GeSn量子阱的p型MOSFET （Metal-oxide-semiconductor Field-effect Transistor：金属氧化物半导体场效应晶体管）。
背景技术
随着集成电路技术的深入发展，晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。但是随着器件特征尺寸的不断缩小，特别是在进入到纳米尺度的范围后，集成电路技术的发展面临一系列物理限制的挑战。根据国际半导体技术蓝图（International Technology Roadmap for Semiconductors，ITRS）的预测，当集成电路技术节点到10纳米以下的时候，传统的Si材料已经无法满足集成电路技术进一步发展的的需要，引入高载流子迁移率材料和器件结构来提升MOSFET性能变得很有必要。
为解决以上问题，前人在Si材料的基础上提出了不同的半导体材料，如SiGe，Ge，GeSn等IV族材料，GaAs、InSb等III-V族材料，采用应变工程来提高载流子的迁移率，但是都不可避免的由于制作工艺，表面钝化方法等问题，造成器件短沟道效应（short-channel effect）显著，存在漏电电流过大，亚阈特性退化等问题，从而降低沟道载流子迁移率，影响器件性能。
理论和实验显示GeSn材料具有更高的载流子迁移率。对于弛豫的GeSn材料，当Sn的组分达到6.5%~11%的时候，GeSn就会变成直接带隙结构（Journal of Applied Physics, 113,073707, 2013以及其中的参考文献）。改变GeSn材料的应变情况，同样可以达到此目的。这样载流子迁移率大大提高（Physical Review B, vol. 75, pp. 045208, 2007），从而提升MOSFET性能。
发明内容
本发明的目的是提出一种无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管（MOSFET）的结构，提高载流子迁移率，改善器件性能。
本发明用以实现上述目的的技术方案如下：
本发明所提出的金属氧化物半导体场效应晶体管具有一基底、一GeSn沟道、一半导体层、一源极、一漏极、一绝缘介电质薄膜、一栅电极以及两绝缘间隙壁。
其中，基底上生长半导体材料，GeSn 沟道为单晶GeSn材料，半导体材料的禁带宽度大于沟道GeSn 的禁带宽度，沟道GeSn的厚度为3-15nm；所述形成价带带阶，将空穴限制在量子阱。绝缘介电质薄膜位于沟道上，栅电极覆盖在绝缘介电质薄膜上，绝缘间隙壁隔开栅与源极/漏极区域，源极和漏极材料为NiGeSn。
本发明的关键是，GeSn沟道无掺杂，半导体材料的禁带宽度比沟道GeSn大，且形成量子阱结构，GeSn沟道不掺杂施主或者受主杂质，减小了载流子在沟道中的电离杂质散射，同时结合量子阱结构的沟道将载流子限制在其中，从而实现高的载流子迁移率。另外，半导体材料与GeSn沟道的晶格常数不同，可以形成压应变，性能可以进一步改善。
附图说明
图1 为本发明MOSFET的截面模式图。
图2 为本发明MOSFET的俯视模式图。
图3为本发明MOSFET制造的第一步。
图4为本发明MOSFET制造的第二步。
图5为本发明MOSFET制造的第三步。
图6为本发明MOSFET制造的第四步。
图7为本发明MOSFET制造的第五步。
图8为本发明MOSFET制造的第六步。
具体实施方式
为了更为清晰地了解本发明的技术实质，以下结合附图和实施例详细说明本发明的结构和工艺实现：
参见图1和图2所示的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管10，其包括：
一基底108，采用半导体材料，或者绝缘体材料。
一半导体材料103，如可采用Ge，SiGe等，位于基底108上，其禁带宽度比沟道GeSn大。
一沟道101，采用单晶GeSn材料，材料通式为Ge1-x Sn x （0≤x≤0.20），如可采用Ge0.947Sn0.053（参考文献Proc.IEEE Intl.Electron Devices Meeting,2011,pp.16.7.1-16.7.3），厚度为3-15nm。
一绝缘介电质薄膜102，生长在沟道101上，如采用H-k材料HfO2。
一栅电极106，覆盖在所述绝缘介电质薄膜102上。
一源极101与一漏极102，材料为NiGeSn。
第一绝缘间隙壁107，位于所述栅极和源极之间，隔开栅极和源极；第二绝缘间隙壁107，位于所述栅极和漏极之间，隔开栅极和漏极。
参见图3-图8，为无掺杂GeSn量子阱的p MOSFET10的制造过程：
第一步如图3所示，在半导体基底108上利用外延生长技术或者键合技术生长禁带宽度较大的半导体材料103，形成价带的带阶。
第二步如图4所示，在半导体材料上利用外延生长技术或者键合技术生长一薄层GeSn沟道（101），形成量子阱，将载流子限制其中。
第三步如图5所示，在沟道上依次沉积绝缘介电质薄膜（102）和栅极材料。
第四步如图6所示，利用光刻和刻蚀形成栅极106。
第四步如图7所示，形成绝缘间隙壁107。
第四步如图8所示，形成源极104和漏极105，其掺杂为p型掺杂。
虽然本发明已以实例公开如上，然其并非用以限定本发明，本发明的保护范围当视权利要求为准。
本发明并不局限于上述实施方式，如果对发明的各种改动或变形不脱离本发明的精神和范围，倘若这些改动和变形属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变形。
Claims (6)
1.一种无掺杂GeSn量子阱的 p 型金属氧化物半导体场效应晶体管，其特征在于，包括：
一基底，其上生长有半导体材料；
一 沟道，为单晶GeSn材料，其通式为Ge 1-x Sn x （0<x<0.20）,未经掺杂，位于所述半导体材料上；
一绝缘介电质薄膜，位于所述沟道上；
一栅电极，覆盖在所述绝缘介电质薄膜上；
一源极与一漏极，分别位于所述栅电极的两侧；
第一绝缘间隙壁，位于所述栅极和源极之间，隔开栅极和源极；
第二绝缘间隙壁，位于所述栅极和漏极之间，隔开栅极和漏极;
所述半导体材料的禁带宽度比沟道GeSn大，所述沟道GeSn的厚度为3-15nm，形成价带带阶，将空穴限制在量子阱。
2.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管，其特征在于，基底上生长的半导体材料采用Ge或SiGe。
3.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管，其特征在于，基底上利用外延生长技术或者键合技术生长所述半导体材料。
4.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管，其特征在于，其中基底是半导体材料，或者绝缘体材料。
5.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管，其特征在于，其中沟道单晶GeSn材料是利用外延生长技术或者利用键合技术生长在半导体材料上。
6.如权利要求1-5之任一项所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管，其特征在于，其中源极和漏极的材料是NiGeSn合金材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410080145.7A CN103811557A (zh) | 2014-03-06 | 2014-03-06 | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410080145.7A CN103811557A (zh) | 2014-03-06 | 2014-03-06 | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103811557A true CN103811557A (zh) | 2014-05-21 |
Family
ID=50708055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410080145.7A Pending CN103811557A (zh) | 2014-03-06 | 2014-03-06 | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811557A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065549A1 (zh) * | 2021-10-18 | 2023-04-27 | 长鑫存储技术有限公司 | 半导体器件及其制备方法与应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311306A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 |
| CN103594495A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103594506A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件 |
| CN103594496A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2014
- 2014-03-06 CN CN201410080145.7A patent/CN103811557A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594495A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103594506A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件 |
| CN103594496A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103311306A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065549A1 (zh) * | 2021-10-18 | 2023-04-27 | 长鑫存储技术有限公司 | 半导体器件及其制备方法与应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101989617B (zh) | 用于半导体晶体管的垂直鳍状结构及其制造方法 | |
| US7435987B1 (en) | Forming a type I heterostructure in a group IV semiconductor | |
| CN102005477B (zh) | 集成电路、鳍式场效应晶体管及其制造方法 | |
| US8455858B2 (en) | Semiconductor structure for reducing band-to-band tunneling (BTBT) leakage | |
| US9337109B2 (en) | Multi-threshold voltage FETs | |
| CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
| US20130256759A1 (en) | Fin Structure for a FinFET Device | |
| US8541814B2 (en) | Minimizing leakage current and junction capacitance in CMOS transistors by utilizing dielectric spacers | |
| CN104465657A (zh) | 互补tfet及其制造方法 | |
| US20160284848A1 (en) | FinFETs with Strained Well Regions | |
| CN104009080A (zh) | 具有应变阱区的FinFET | |
| JP2014038898A (ja) | 半導体装置 | |
| US20140015009A1 (en) | Tunnel transistor with high current by bipolar amplification | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103762242B (zh) | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 | |
| CN105047719B (zh) | 基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管 | |
| CN103824885A (zh) | 带有源应变源的GeSnn沟道隧穿场效应晶体管 | |
| CN103730507B (zh) | 双轴张应变GeSn n沟道金属氧化物半导体场效应晶体管 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| US11183591B2 (en) | Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities | |
| CN103681868B (zh) | 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管 | |
| CN103824880A (zh) | 双轴张应变GeSn n沟道隧穿场效应晶体管 | |
| US9508848B1 (en) | Methods of forming strained channel regions on FinFET devices by performing a heating process on a heat-expandable material | |
| CN103811557A (zh) | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 | |
| US9502507B1 (en) | Methods of forming strained channel regions on FinFET devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140521 |