CN104851783A

CN104851783A - 一种锗硅硼外延层生长方法

Info

Publication number: CN104851783A
Application number: CN201410051888.1A
Authority: CN
Inventors: 涂火金
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-02-14
Filing date: 2014-02-14
Publication date: 2015-08-19
Anticipated expiration: 2034-02-14
Also published as: CN104851783B

Abstract

本申请公开了一种锗硅硼外延层生长方法。在TMAH蚀刻工艺之后，首先在沟槽侧壁和缺陷表面上选择性外延生长SiGe层。接下来，使用HCl气体蚀刻掉该SiGe层以及多晶硅栅上的缺陷。然后在沟槽内选择性外延生长SiGeB层，填充硅衬底的沟槽。

Description

一种锗硅硼外延层生长方法

技术领域

本发明一般涉及半导体器件的制造技术，尤其涉及一种锗硅硼（SiGeB）外延层生长方法。

背景技术

目前，半导体制造工业主要在硅衬底的晶片器件面上生长器件，例如，金属氧化物半导体场效应晶体管（MOSFET）器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，在所述栅极两侧的有源区中进行离子注入以形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，分为空穴型金属氧化物半导体场效应晶体管（PMOS）和电子型金属氧化物半导体场效应晶体管（NMOS）。

多年以来，沿着摩尔定律提供的途径，人们一直采用对MOSFET进行等比例微缩来增加器件速度，然而随着MOSFET尺寸的缩小，常规的等比例微缩方法遇到了以短沟道效应为核心的一系列问题。例如，电源电压的等比例缩小在降低动态功耗的同时如何增大驱动电流密度的问题，因此如何提高载流子迁移率（PMOS内的空穴和NMOS内的电子）成为保持MOSFET性能的关键。

由于无应变的硅衬底中空穴的平均迁移率比电子低三倍，所以提高PMOS导电沟道内的空穴迁移率成为关注的焦点。

近年来，应变工程技术（strain engineering）被认为是一个将摩尔定律延伸的关键技术之一。所谓应变技术，即通过引入局部单向拉伸或压缩型应力到MOSFET的导电沟道，提升MOSFET的导电沟道内载流子迁移率，从而在栅极电介质层厚度变薄或保持不变的情况下使驱动电流大幅增长，最终提高MOSFET的器件性能。对硅衬底中的导电沟道而言，能够产生局部单向应变的可用结构有SiGe和Si_yC_1-y，必须针对PMOS和NMOS分别设计局部单向应变的结构。其中，对PMOS引入压缩型应力增加空穴的迁移率称为局部单向压缩型应变，而对NMOS引入拉伸型应力提高电子的迁移率称为局部单向拉伸应变。

目前得到应用的应变工程技术主要有：沉积拉伸或压缩型应力的氮化硅（SiN）覆盖层；在浅沟槽隔离（STI）和金属化前电介质（PMD）结构中增加拉伸或压缩型应力的氧化物层，以及锗硅（SiGe）外延层填充刻蚀或升高的源、漏极区域。

对于先进的CMOS逻辑产品，应变工程技术对器件性能的改进是很重要的。

在现有技术中，在PMOS源/漏极区域处选择性地外延生长SiGe膜和Si盖膜。在外延生长之前，在PMOS源/漏极区域处，使用干法蚀刻来形成弓形并使用TMAH（四甲基氢氧化铵）蚀刻工艺来形成Σ形轮廓。然而，在SiGe外延生长工艺之后，使用KLA扫描缺陷时，会在多晶硅栅顶部上发现颗粒（表面小丘），如图1A和图1B中的101和102所分别示出的。

更具体地，如图2A所示，在TMAH蚀刻工艺之后，在多晶硅的顶部和侧壁上存在一些微小的颗粒201。接下来，如图2B所示，在SiGe工艺之后，在这种微小的硅源上，将生长SiGe膜，从而使微小颗粒201变成大颗粒202。

多晶硅栅上的这种颗粒的存在将影响其表面光滑性，进而影响器件性能。因此需要一种能够生长没有缺陷的高质量锗硅的方法。

发明内容

有鉴于此，本发明提供一种锗硅硼外延层生长方法，该方法能够减小在SiGe生长期间形成的球缺陷，从而提高所生长的锗硅外延层性能。

根据本发明的一个方面，提供了一种锗硅硼外延层生长方法，该方法包括：在TMAH蚀刻工艺之后，在沟槽侧壁和缺陷表面上选择性外延生长第一SiGe层；使用HCl气体蚀刻掉该第一SiGe层以及多晶硅栅上的缺陷；以及在沟槽内选择性外延生长SiGeB层，填充硅衬底的沟槽。

优选地，选择性外延生长SiGeB层的步骤进一步包括：在沟槽内生长第二SiGe层；以及在该第二SiGe层表面上生长SiGeB层。

根据本发明的另一个方面，提供了使用本发明的锗硅硼外延层生长方法制成的半导体器件。

通过使用本发明提供的锗硅硼外延层生长方法，能够去除在TMAH蚀刻工艺之后在多晶硅的顶部和侧壁上存在的微小颗粒，避免在多晶硅栅上出现影响其表面光滑性的颗粒，从而改进了器件性能。

附图说明

通过结合附图阅读以下的详细描述可以更好地理解本发明所公开的示例性实施例，在附图中：

图1A和图1B示出了在SiGe外延生长工艺之后，使用KLA扫描缺陷时在多晶硅栅顶部上发现的颗粒示意图；

图2A示出了在TMAH蚀刻工艺之后在多晶硅的顶部和侧壁上存在一些微小的颗粒；

图2B示出了图2A中的微小颗粒在SiGe工艺之后变成大颗粒；

图3A-3D示出了根据本发明一个示例性实施例的锗硅硼外延层生长过程中的器件结构剖面图；以及

图4示出了根据本发明一个示例性实施例的锗硅硼外延层生长方法的流程图。

为了说明简洁，附图示出一般的构造方式，且省略公知特征和技术的描述和细节，以避免不必要地混淆对本发明所述实施例的讨论。此外，附图中的各要素不一定按比例绘制。举例而言，附图中一些要素的尺寸可能相对于其它要素被放大来帮助改善对本发明各实施例的理解。不同附图中的相同附图标记表示相同要素，而类似附图标记可能但不一定表示类似要素。

具体实施方式

以下参照附图对本发明进行详细说明。应当理解，下面的详细描述本质上仅为示例性的，并且不旨在限制主题事项或应用的实施例以及这些实施例的用途。如本文中所使用的，措辞“示例性”表示“用作示例、实例或解说”。在本文被描述为示例性的任何实现不应被解释成一定优选或优胜于其他实现。并且，没有意图被前述技术领域、背景技术、发明内容或以下详细说明中展现的任何表示或隐含的理论所约束。

在说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等（如果有的话）用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下如此使用的这些术语可互换，例如使得本文所述的本发明实施例能够以不同于本文所述或所示的其它顺序来操作。类似地，如果本文所述的方法包括一系列步骤，则本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所陈述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。此外，术语“包括”、“包含”、“具有”及其任何变形旨在适用非排他地包括，使得包括一系列要素的过程、方法、制品或装置不一定限于那些要素，但可包括未明确列出的或这些过程、方法、制品或装置所固有的其它要素。

根据本发明的一个示例性实施例，提供一种制造高质量的选择性外延SiGeB膜的新颖工艺。

图3A-3D示出了根据本发明一个实施例的锗硅硼外延层生长过程中的器件结构剖面示意图。如图所示，在本发明的这个示例中，所使用的衬底301为硅衬底。如图3A所示，在TMAH蚀刻工艺之后，在多晶硅302的顶部和侧壁上存在一些微小的颗粒303。

为去除这些微小颗粒，参照图3B，首先选择性外延生长SiGe薄层。具体地，在沟槽侧壁以及缺陷表面上生长一层薄的SiGe膜304。在此，可使用任何合适的常规工艺来生长SiGe层。在本发明的一个示例中，所形成的SiGe层的厚度可从10埃到200埃，优选地为50埃到100埃。在一个示例中，薄SiGe层中锗的含量可为5%到25%。在一个示例中，生成薄SiGe层的温度可为500℃至800℃。

参照图3C，接下来使用HCl气体去除该薄的SiGe层304。同时，微小缺陷303也将通过HCl气体蚀刻被去除。在一个示例中，所使用的HCl气体的温度可以为600℃到700℃。在一个示例中，HCl气体流量可为从1sccm到1000sccm，优选地为从5sccm到100sccm。

参照图3D，最后选择性地外延生长SiGeB膜305。在一个示例中，可采用原位B掺杂来形成SiGeB外延层305，其中B的掺杂浓度可为5*10¹⁹到3*10²⁰原子每立方厘米。

在一个示例性实施例中，SiGeB膜305可为多层膜。更具体地，在一个示例中，SiGeB膜305可分为两层，一层是低锗浓度的SiGe膜，另一层是掺有B的SiGeB膜。在一个示例中，此处生成的SiGe膜可与先前生成的图3B中的薄SiGe膜304类似，即其厚度可以是从10埃到200埃且其Ge含量可以为5%到25%。

图4示出了根据本发明一个示例性实施例的锗硅硼外延层生长方法的流程图。该方法开始于步骤401，在TMAH蚀刻工艺之后，在多晶硅上存在一些微小颗粒。为去除这些微小颗粒，在步骤402中，首先在沟槽侧壁和缺陷表面上生长薄的SiGe层。接下来，在步骤403中，使用HCl气体蚀刻SiGe膜，并去除微小颗粒。最后，在步骤404中，选择性地外延生长SiGeB层。

优选地，在步骤404中，选择性外延生长SiGeB层可进一步包括以下步骤：a）先在沟槽内生成一层SiGe膜；以及b）在SiGe膜表面上生长SiGeB膜。其中，SiGe膜可以是低Ge浓度的。例如，该SiGe膜中锗的含量可为5%到25%。在一个示例中，可按与先前生成图3B中的薄SiGe膜类似的方法及工艺来生成此处的SiGe膜。这种分层形成SiGeB膜的方法具有诸多优点。举例而言，SiGe膜的生长可以去除之前工艺所造成的结构缺陷，从而有利于更好地生长SiGeB膜，使得由此生长的SiGeB膜不存在缺陷。另外，这层SiGe膜还可以阻止SiGeB外延层中的B通过侧壁向沟道区扩散，避免引起漏电流增大，从而提高了PMOS的性能。

在一个示例中，在以上工艺过程中，选择性外延生长硅工艺的温度范围可为从500℃到800℃。压强范围可为从1Torr至100Torr。另外，选择性外延生长硅工艺气体可包括SiH₄(或SiH₂Cl₂（即DCS）),HCl,B₂H₆,以及H₂，其中H₂作为载气。在这些气体中，SiH₄,DCS,B₂H₆,HCl的气体流量范围可从1标况毫升每分（sccm）到1000sccm，H₂的气体流量范围可为从0.1标况升每分（slm）到50slm。

此外，还应理解，本发明的外延层生长方法并不一定限于本文所讨论的具体应用。该方法还可适用于其它晶体管器件和应用，例如用于NMOS外延生长SiC来去除微粒（其中使用P来进行掺杂形成SiC：P多层膜），如本领域技术人员将会理解的。

本文参照具体示例性实施例给出了详细描述。然而，显然可对这些实施例作出各种修改和改变，而不背离如所附权利要求所述的本发明的更宽泛精神和范围。尽管已经示出并描述了本发明的具体实施例，但本领域的技术人员显然可作出很多改变、变化和修改而不背离所附权利要求的范围。因此，说明书和附图应被认为是说明性而非限制性意义。而且，实施例和其它示例性语言的上述使用不一定指的是同一实施例或同一示例，而可能指的是不同和独特的实施例，也有可能是同一实施例。所附权利要求将在其范围内包含落在本发明的真实范围和精神内的所有这些改变、变化和修改。

Claims

1.一种锗硅硼外延层生长方法，所述方法包括：

在TMAH蚀刻工艺之后，在沟槽侧壁和缺陷表面上选择性外延生长第一SiGe层；

使用HCl气体蚀刻掉所述第一SiGe层以及多晶硅栅上的缺陷；以及

在沟槽内选择性外延生长SiGeB层，填充硅衬底的沟槽。

2.如权利要求1所述的方法，其特征在于，所述选择性外延生长SiGeB层的步骤进一步包括：

在沟槽内生长第二SiGe层；以及

在所述第二SiGe层表面上生长SiGeB层。

3.如权利要求1或2所述的方法，其特征在于，所述第一SiGe层的厚度在10埃到200埃之间。

4.如权利要求3所述的方法，其特征在于，所述第一SiGe层的厚度在50埃到100埃之间。

5.如权利要求1或2所述的方法，其特征在于，所述第一SiGe层中锗的含量为5%到25%。

6.如权利要求1或2所述的方法，其特征在于，所述HCl气体的流量为5sccm到100sccm。

7.如权利要求1或2所述的方法，其特征在于，所述SiGeB层采用原位B掺杂形成，其中B的浓度为5*10¹⁹到3*10²⁰原子每立方厘米。

8.如权利要求2所述的方法，其特征在于，所述第二SiGe层的厚度在10埃到200埃之间，且所述第二SiGe层中锗的含量为5%到25%。

9.一种使用前述任一权利要求所述的方法制成的半导体器件。