CN108520853A - 锗硅外延制造方法 - Google Patents

锗硅外延制造方法 Download PDF

Info

Publication number
CN108520853A
CN108520853A CN201810330070.1A CN201810330070A CN108520853A CN 108520853 A CN108520853 A CN 108520853A CN 201810330070 A CN201810330070 A CN 201810330070A CN 108520853 A CN108520853 A CN 108520853A
Authority
CN
China
Prior art keywords
germanium
protective layer
silicon epitaxial
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810330070.1A
Other languages
English (en)
Inventor
郑印呈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810330070.1A priority Critical patent/CN108520853A/zh
Publication of CN108520853A publication Critical patent/CN108520853A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种锗硅外延制造方法，包括以下步骤：SiCoNi刻蚀去除氧化层；利用氢气去除碳；锗硅外延制造；制造保护层使保护层完全覆盖锗硅外延结节；按保护层的厚度整体刻蚀去除保护层；淀积硅覆盖层。本发明的锗硅外延制造方法能避免由于锗硅锗硅外延结节造成的器件击穿电压降低，进而提高器件的性能。

Description

锗硅外延制造方法
技术领域
本发明涉及半导体领域，特别是涉及一种锗硅外延制造方法。
背景技术
金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类，P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导，源极上加有足够的正电压(栅极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道。改变栅压可以改变沟道中的空穴密度，从而改变沟道的电阻。这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管,统称为PMOS晶体管。
参考图1、图2所示，现有锗硅外延生产工艺如下：
1、SiCoNi刻蚀去除氧化层；SiCoNi即silicon nickel cobalt是美国应用材料公司在镍硅化物工艺中开发的清洁工艺。
2、H2(氢)去除carbon(碳)；
3、锗硅外延制造(生长)；
4、淀积硅覆盖层。
在先进的28nm及以下PMOS SiGe外延工艺生产中容易发生硅结节(硅结节，是生产中硅残留形成的凸起、小瘤)。该硅结节通常发生在多晶硅硬掩膜层上或沟槽的侧壁上，这些硅结节在锗硅外延工艺中会生长成为锗硅外延结节，锗硅外延结节可能会导致器件结构失效，进而造成产品不稳定。
为避免锗硅外延结节造成的器件缺陷，现有技术的解决方案是提高锗硅外延制造(生长)厚度，通过氯化氢(HCL)选择刻蚀的方法去除一部分锗硅外延，进而去除锗硅外延结节。但这种会造成器件的击穿电压降低，进而降低器件的性能。
发明内容
本发明要解决的技术问题提供一种能避免由于锗硅锗硅外延结节造成器件击穿电压降低进而降低器件性能的锗硅外延制造方法。
为解决上述技术问题，本发明提供的锗硅外延制造方法，包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气去除碳；
3)锗硅外延制造；
4)制造保护层使保护层完全覆盖锗硅外延结节；
5)按保护层的厚度整体刻蚀去除保护层；
6)淀积硅覆盖层。
其中，实施步骤4)时，制造的保护层采用硅层。
进一步改进，所述硅层包含硅烷(SiH4)、二氯硅烷(SiH2Cl2,DCS)或三氯硅烷(SiH2Cl3,TCS)。
其中，实施步骤4)时，保护层制造温度为500℃～800℃，制造压力为3torr～50torr之间,保护层厚度为
其中，步骤5)刻蚀去除所述保护层采用化学刻蚀。
进一步改进，步骤5)刻蚀去除所述保护层采用氯化氢(HCL)、氢氟酸气体(HF)或氯气(Cl2)。
其中，实施步骤5)时，刻蚀去除所述保护层在温度可600℃～800C℃之间,压力可3torr～200torr的高温高压条件下进行。
本发明的锗硅外延制造方法在锗硅硼外延制造(生长)后加入一层保护层并通过化学刻蚀整体去除该保护层以及该保护层所包覆的锗硅外延结节，这样即保留了锗硅外延的设计厚度又去除了锗硅外延结节，进而能去除锗硅外延结节的缺陷,然后再制造硅覆盖层。采用本发明的锗硅外延制造方法能避免由于锗硅锗硅外延结节造成器件击穿电压降低进而降低器件性能的锗硅外延制造方法。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有锗硅外延制造方法的示意图一。
图2是现有锗硅外延制造方法的示意图二。
图3是本发明锗硅外延制造方法的示意图一。
图4是本发明锗硅外延制造方法的示意图二。
附图标记说明
1是硅衬底
2是沟槽
3是硅结节
4是锗硅外延结节
5是硅覆盖层
6是锗硅外延
7是保护层
具体实施方式
本发明提供的锗硅外延制造方法，第一实施例包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气(H2)去除碳；
3)锗硅外延制造；
4)采用硅制造保护层使保护层完全覆盖锗硅外延结节，；
5)按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层；6)淀积硅覆盖层。
本发明提供的锗硅外延制造方法，第二实施例包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气(H2)去除碳；
3)锗硅外延制造；
4)采用硅制造保护层使保护层完全覆盖锗硅外延结节，；
5)按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层，在刻蚀去除所述保护层采用氯化氢(HCL)在高温高压下进行；
6)淀积硅覆盖层。
本发明提供的锗硅外延制造方法，第三实施例包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气(H2)去除碳；
3)锗硅外延制造；
4)采用硅制造保护层使保护层完全覆盖锗硅外延结节，所述硅层包含硅烷(SiH4)、二氯硅烷(SiH2Cl2,DCS)或三氯硅烷(SiH2Cl3,TCS)；
5)按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层，在刻蚀去除所述保护层采用氯化氢(HCL)在高温高压下进行；
6)淀积硅覆盖层。
本发明提供的锗硅外延制造方法，第四实施例包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气(H2)去除碳；
3)锗硅外延制造；
4)采用硅制造保护层使保护层完全覆盖锗硅外延结节，制造的保护层采用硅层,所述硅层包含硅烷(SiH4)、二氯硅烷(SiH2Cl2,DCS)或三氯硅烷(SiH2Cl3,TCS)；保护层制造温度为500℃～800℃，制造压力为3torr～50torr之间,保护层厚度为
5)按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层，在刻蚀去除所述保护层采用刻蚀去除所述保护层采用氯化氢(HCL)、氢氟酸气体(HF)或氯气(Cl2)在高温高压下进行；
6)淀积硅覆盖层。
本发明提供的锗硅外延制造方法，第五实施例包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气(H2)去除碳；
3)锗硅外延制造；
4)采用硅制造保护层使保护层完全覆盖锗硅外延结节，制造的保护层采用硅层,所述硅层包含硅烷(SiH4)、二氯硅烷(SiH2Cl2,DCS)或三氯硅烷(SiH2Cl3,TCS)；保护层制造温度为500℃～800℃，制造压力为3torr～50torr之间,保护层厚度为
5)按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层，采用氯化氢(HCL)、氢氟酸气体(HF)或氯气(Cl2)在温度600℃～800C℃之间,压力3torr～200torr的高温高压条件下进行。
参考图3、图4所示，本发明的可行实施例，在硅衬底上制造沟槽后，去除氧化层，并利用氢气(H2)去除碳。此时，沟槽的侧壁很可能存在硅结节。制造(生长)锗硅外延，锗硅外延填满沟槽。在锗硅外延上采用硅制造保护层使保护层完全覆盖锗硅外延结节，按保护层的厚度采用化学刻蚀的方法整体刻蚀去除保护层及该保护层所包覆的锗硅外延结节。淀积硅覆盖层，完成外延工艺。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种锗硅外延制造方法，其特征在于，包括以下步骤：
1)SiCoNi刻蚀去除氧化层；
2)利用氢气去除碳；
3)锗硅外延制造；
4)制造保护层使保护层完全覆盖锗硅外延结节；
5)按保护层的厚度整体刻蚀去除保护层；
6)淀积硅覆盖层。
2.如权利要求1所述的锗硅外延制造方法，其特征在于：步骤4)的保护层为硅层。
3.如权利要求2所述的锗硅外延制造方法，其特征在于：所述硅层包含硅烷(SiH4)、二氯硅烷(SiH2Cl2,DCS)或三氯硅烷(SiH2Cl3,TCS)。
4.如权利要求2所述的锗硅外延制造方法，其特征在于：步骤4)的保护层制造温度为500℃～800℃，制造压力为3torr～50torr之间,保护层厚度为
5.如权利要求1所述的锗硅外延制造方法，其特征在于：步骤5)刻蚀去除所述保护层采用化学刻蚀。
6.如权利要求2所述的锗硅外延制造方法，其特征在于：步骤5)刻蚀去除所述保护层采用氯化氢(HCL)、氢氟酸气体(HF)或氯气(Cl2)。
7.如权利要求6所述的锗硅外延制造方法，其特征在于：步骤5)刻蚀去除所述保护层在温度可600℃～800C℃之间,压力可3torr～200torr的高温高压条件下进行。
CN201810330070.1A 2018-04-13 2018-04-13 锗硅外延制造方法 Pending CN108520853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810330070.1A CN108520853A (zh) 2018-04-13 2018-04-13 锗硅外延制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810330070.1A CN108520853A (zh) 2018-04-13 2018-04-13 锗硅外延制造方法

Publications (1)

Publication Number Publication Date
CN108520853A true CN108520853A (zh) 2018-09-11

Family

ID=63432542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810330070.1A Pending CN108520853A (zh) 2018-04-13 2018-04-13 锗硅外延制造方法

Country Status (1)

Country Link
CN (1) CN108520853A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851783A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种锗硅硼外延层生长方法
CN104867821A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 减少锗硅源漏区外延工艺中的颗粒缺陷的方法
CN105590860A (zh) * 2014-11-05 2016-05-18 上海华力微电子有限公司 半导体器件的形成方法
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851783A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种锗硅硼外延层生长方法
CN104867821A (zh) * 2014-02-25 2015-08-26 中芯国际集成电路制造(上海)有限公司 减少锗硅源漏区外延工艺中的颗粒缺陷的方法
CN105590860A (zh) * 2014-11-05 2016-05-18 上海华力微电子有限公司 半导体器件的形成方法
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same

Similar Documents

Publication Publication Date Title
US11664376B2 (en) Semiconductor device and method of manufacturing the same
CN101578690B (zh) 应力增强的mos晶体管及其制造方法
TWI631612B (zh) 半導體裝置及其製造方法
CN103871968B (zh) Mos晶体管的制作方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
CN105226021A (zh) 半导体结构及其形成方法
CN106952909A (zh) 半导体结构及其形成方法
CN103187269B (zh) 晶体管的形成方法
CN108520853A (zh) 锗硅外延制造方法
CN100479120C (zh) 金属氧化物半导体晶体管及其制造方法
CN105632926B (zh) 鳍式场效应晶体管的形成方法
CN104465486A (zh) 半导体器件的形成方法
CN104681443B (zh) 一种制作半导体器件的方法
CN106601681A (zh) Cmos结构及其制备方法
US20220102145A1 (en) Method for forming recess and filling epitaxial layer in situ
CN106206305A (zh) 半导体结构的形成方法
CN105845568A (zh) 一种半导体器件及其制作方法
CN105719971B (zh) 半导体器件的形成方法
CN103545209A (zh) 形成高k金属栅极器件的方法
CN104064465B (zh) 半导体器件的形成方法
CN106158643A (zh) 晶体管的形成方法
CN104701166A (zh) 半导体器件的形成方法
CN105206576B (zh) 用于形成嵌入式锗硅源/漏结构的方法
CN105304491B (zh) 用于形成嵌入式锗硅的方法
CN113113360B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180911

RJ01 Rejection of invention patent application after publication