CN104681443B - 一种制作半导体器件的方法 - Google Patents
一种制作半导体器件的方法 Download PDFInfo
- Publication number
- CN104681443B CN104681443B CN201310631755.7A CN201310631755A CN104681443B CN 104681443 B CN104681443 B CN 104681443B CN 201310631755 A CN201310631755 A CN 201310631755A CN 104681443 B CN104681443 B CN 104681443B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- silicon
- manufacturing
- dummy gate
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 96
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 83
- 230000008569 process Effects 0.000 claims abstract description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000004140 cleaning Methods 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 48
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 238000011065 in-situ storage Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 36
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical group [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 31
- 238000001039 wet etching Methods 0.000 claims description 29
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 28
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 28
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 150000007529 inorganic bases Chemical class 0.000 claims description 10
- 150000007530 organic bases Chemical class 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 24
- 230000000694 effects Effects 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 83
- 230000008021 deposition Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 231100000252 nontoxic Toxicity 0.000 description 2
- 230000003000 nontoxic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种制作半导体器件的方法，涉及半导体技术领域。该方法在刻蚀形成Σ形沟槽之后、形成锗硅层之前，增加了对伪栅极硬掩膜和临时侧墙的表面进行原位预清洗的步骤，使得在刻蚀形成Σ形沟槽的过程中在伪栅极硬掩膜和临时侧墙的表面产生的硅残留物在沉积锗硅的工艺之前被去除，有效避免了硅残留物给后续工艺带来不良影响，提高了半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。在锗硅技术中，一般可以采用Sigma（Σ）和U形的沟槽形成相应形状的锗硅层结构，而Sigma形的锗硅层通常可以获得更强的压应力。例如，在PMOS的源漏区中形成选择外延锗硅层和硅覆盖层。
在现有技术中，Sigma形的沟槽通常采用先干法刻蚀再湿法刻蚀的方法形成，例如，先采用干法刻蚀工艺形成弓形（bowing shape）或者碗状（bowl shape），再采用TMAH工艺形成Sigma形。而采用Sigma形沟槽形成嵌入式锗硅层（简称锗硅层）的半导体器件的制造方法，一般包括如下步骤：
步骤E1：提供形成有PMOS的伪栅极1001、伪栅极硬掩膜1002和偏移侧壁1003的半导体衬底100，在半导体衬底100上形成图形化的锗硅遮蔽层101，以所述锗硅遮蔽层101为掩膜对所述PMOS的源极和漏极区域进行刻蚀在半导体衬底100上形成碗状沟槽103，如图1A所示。
在干法刻蚀过程中，锗硅遮蔽层101位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图1A所示。
步骤E2：进行湿法刻蚀以在碗状沟槽103的基础上形成Sigma形沟槽104，如图1B所示。
在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜1002或临时侧墙102的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物105，如图1B所示。而这些在伪栅极硬掩膜1002或临时侧墙102上的硅残留105在后续的生成锗硅的工艺中，将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，即形成锗硅的非正常沉积。这些非正常沉积的锗硅将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。
步骤E3：利用氢氟酸（HF）对Sigma形沟槽104进行预清洗以去除沟槽104表面的氧化物，如图1C所示。
其中，氧化物主要指Sigma形沟槽表面的氧化硅。经过预清洗，伪栅极硬掩膜1002或临时侧墙102上的硅残留105仍然存在，如图1C所示。
步骤E4：在Sigma形沟槽104内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）106，如图1D所示。
其中，形成嵌入式锗硅层106的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
在沉积锗硅形成锗硅层106的过程中，伪栅极硬掩膜1002或临时侧墙102上的硅残留105将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，形成非正常沉积的锗硅1061，如图1D所示。这些非正常沉积的锗硅1061将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层（ILD）进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。
在步骤E4之后，现有技术中的半导体器件的制造方法，一般还包括：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤均可以根据各种现有技术来实现，此处不再赘述。
由此可见，在现有的半导体器件的制造方法中，由于在对碗状沟槽进行湿法刻蚀形成Sigma形沟槽的过程中会在伪栅极硬掩膜1002或临时侧墙102的表面形成硅残留物105，因此导致在锗硅沉积工艺中形成非正常沉积的锗硅1061，将严重影响制得的半导体器件的性能和良率。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，为解决在锗硅工艺的形成Sigma形沟槽的过程中的Si残留物问题，一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙；步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Σ形沟槽；步骤S103：对所述伪栅极硬掩膜和所述临时侧墙进行原位预清洗以去除所述伪栅极硬掩膜和所述临时侧墙表面的硅残留物；步骤S104：在所述Σ形沟槽内形成锗硅层。
优选地，在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间，还包括对所述Σ形沟槽进行预清洗以去除其表面的氧化物的步骤。
优选地，所述原位预清洗所采用的气体为氯化氢或者溴化氢，采用原位软干法刻蚀工艺执行所述原位预清洗步骤。
优选地，执行所述原位预清洗步骤和所述形成锗硅层的步骤在同一反应腔室内进行。
优选地，在所述步骤S102中，所述湿法刻蚀所采用的刻蚀液为有机碱或无机碱。
优选地，所述无机碱为KOH、NaOH或NH4OH。
优选地，所述有机碱为TMAH或EDP。
优选地，对所述Σ形沟槽进行预清洗所采用的清洗液为氢氟酸。
优选地，在所述步骤S104中，形成嵌入式锗硅层的方法为外延生长工艺。
优选地，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
优选地，还包括在所述Σ形沟槽内形成锗硅层之后执行选择性外延硅工艺的步骤。
优选地，所述选择性外延硅工艺的外延温度为500-800℃，压力为1-100乇。
优选地，所述选择性外延硅工艺的反应气体为SiH4或SiH2Cl2、HCl、B2H6混合气体，其中所述SiH4或SiH2Cl2、B2H6、HCl的气体流量为1sccm-1000sccm。
优选地，所述选择性外延硅工艺选用H2作为反应载气，所述H2的气体流量为0.1slm-50slm。
本发明的半导体器件的制造方法，通过增加对形成Sigma形沟槽的过程中产生的Si残留物进行原位预清洗的步骤，使得Si残留物在沉积锗硅的工艺之前被去除，避免了Si残留物给后续工艺带来的不良影响，提高了半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为现有技术中的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖面图；
图2A-图2E为本发明示意性实施例1提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
图3为本发明示意性实施例1提出的一种半导体器件的制造方法的流程图；
图4A-图4C为本发明示意性实施例2提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
图5为本发明示意性实施例2提出的一种半导体器件的制造方法的流程图；
图6A-图6D为本发明示意性实施例3提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
图7为本发明示意性实施例3提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
示意性实施例1
下面，参照图2A-图2E和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术的半导体器件的制造方法，用于提高器件性能和良率。
参照图2A-图2E，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。
步骤A1：提供形成有PMOS的伪栅极2001、伪栅极硬掩膜2002和偏移侧壁2003的半导体衬底200，在半导体衬底200上形成锗硅遮蔽层201，以所述锗硅遮蔽层201为掩膜对所述PMOS的源极和漏极区域进行刻蚀以在半导体衬底200上形成碗状沟槽203，如图2A所示。
其中，锗硅遮蔽层201可以为单层结构，比如可以为氮化硅（SiN）薄膜，也可以为多层结构，比如可以为氮化硅薄膜和氧化物薄膜组成的复合膜。
其中，所述刻蚀一般为干法刻蚀。在干法刻蚀过程中，锗硅遮蔽层201位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图2A所示。
其中，在本发明实施例中，形成锗硅遮蔽层201的步骤之前，还可以包括进行轻掺杂（LDD）处理的步骤，以防止短沟道效应。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离2004（如图2A所示），所述浅沟槽隔离2004将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。
步骤A2：进行湿法刻蚀以在碗状沟槽203的基础上形成Sigma形沟槽204，如图2B所示。
与现有技术相同，在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜2002或临时侧墙202的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物205，如图2B所示。
其中，进行湿法刻蚀所采用的刻蚀液可以为有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等。
步骤A3：对Sigma形沟槽204进行预清洗以去除沟槽204表面的氧化物，如图2C所示。
示例性地，该预清洗（pre-clean）采用的清洗液为氢氟酸（HF）。
为了表示简要，图2B至2C并未示出沟槽204表面的氧化物。经过预清洗，沟槽204表面的氧化物被去除，然而，传统的预清洗步骤不能去除掉位于伪栅极硬掩膜2002或临时侧墙202的表面硅残留物205。
步骤A4：对所述伪栅极硬掩膜2002和所述临时侧墙202的表面进行原位预清洗（pre-clean）。
示例性地，所述预清洗（pre-clean）为进行原位（in situ）HCl预清洗。经过原位HCl预清洗，在伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205被去除掉，如图2D所示。
示例性地，在沉积锗硅层之前采用原位预清洗去除伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205，所述原位预清洗工艺采用的气体可以为氯化氢、溴化氢等适合的气体，本领域的技术人员可以根据实际工艺的需要选择适合的原位清洗的气体。
示例性地，原位预清洗工艺可以和沉积锗硅层工艺在同一个反应腔室内进行，这样避免了真空破坏（vacuum broken）的发生,进一步地，没有破坏原位预清洗步骤和沉积锗硅层步骤的真空反应条件。具体的，执行完原位预清洗步骤之后可以直接进行沉积锗硅层步骤。
示例性地，在沉积锗硅层之前增加去除伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205的工艺，该工艺可以采用单独的反应工具实施。具体的，可以采用不同于步骤A3的清洗工具或者不同于沉积锗硅层的反应工具。
示例性地，采用原位HCl软干法刻蚀（soft dry etch）进行所述HCl预清洗。软刻蚀主要是通过化学反应伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205，具体机理为：对于伪栅极硬掩膜2002和临时侧墙202的表面，在进行HCl干法软刻蚀时，硅残留物205与反应气体发生反应，以去除硅残留物205，伪栅极硬掩膜2002和临时侧墙202的表面进而得到改善。
作为一个具体实施例，进行软刻蚀的工艺为：在压强为50至100Pa下，功率为200至600W，氯化氢流量为100sccm至190sccm，刻蚀时间控制在10s至20s。
硅残留物205在经过原位预清洗（例如：软干法刻蚀）之后，在伪栅极硬掩膜2002和临时侧墙202的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的非正常沉积。因此，提高了半导体器件的性能和良率。
步骤A5：在Sigma形沟槽204内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）206，如图2E所示。
由于硅残留物205在经过原位预清洗（例如：软干法刻蚀）之后，在伪栅极硬掩膜2002和临时侧墙202的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的不正常沉积，提高了半导体器件的性能和良率。
与现有技术明显不同的是，本实施例的方法不会造成锗硅在伪栅极硬掩膜2002或临时侧墙202上的非正常沉积，如图2E所示。
由于不存在非正常沉积的锗硅，因此现有技术中的非正常沉积的锗硅可能对后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层（ILD）进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤等造成影响的问题，在本实施例的半导体器件的制造方法中将不复存在，因此，提高了半导体器件的性能和良率。
在步骤A5之后，本实施例的半导体器件的制造方法还可以包括如下步骤，例如：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。这些后续步骤均可以根据现有技术中各种技术方案来实现，此处不再一一赘述。
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法在刻蚀形成Sigma形沟槽之后、形成锗硅层之前，增加了对伪栅极硬掩膜和临时侧墙的表面进行原位预清洗的步骤，使得在刻蚀形成Sigma形沟槽的过程中在伪栅极硬掩膜和临时侧墙的表面产生的硅残留物在沉积锗硅的工艺之前被去除，有效避免了硅残留物给后续工艺带来不良影响，提高了半导体器件的性能和良率。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙；
步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Sigma形沟槽；
步骤S103：对所述Sigma形沟槽进行预清洗以去除其表面的氧化物；
步骤S104：对所述伪栅极硬掩膜和所述临时侧墙的表面进行原位预清洗；
步骤S105：在所述Sigma形沟槽内沉积锗硅以形成嵌入式锗硅层。
示意性实施例2
下面，参照图4A-图4C和图5来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术的半导体器件的制造方法，用于提高器件性能和良率。
参照图4A-图4C，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。
步骤A1：提供形成有PMOS的伪栅极4001、伪栅极硬掩膜4002和偏移侧壁的半导体衬底400，在半导体衬底400上形成锗硅遮蔽层，以所述锗硅遮蔽层为掩膜对所述PMOS的源极和漏极区域进行刻蚀以在半导体衬底400上形成碗状沟槽。
其中，所述刻蚀一般为干法刻蚀。在干法刻蚀过程中，锗硅遮蔽层位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极6001的两侧形成了临时侧墙401。
其中，在本发明实施例中，形成锗硅遮蔽层的步骤之前，还可以包括进行轻掺杂（LDD）处理的步骤，以防止短沟道效应。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离。所述半导体衬底400中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。
步骤A2：进行湿法刻蚀以在碗状沟槽的基础上形成Sigma形沟槽402，如图4A所示
与现有技术相同，在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜4002或临时侧墙401的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物403，如图4A所示。
其中，进行湿法刻蚀所采用的刻蚀液可以为有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等。
在本发明的一具体实施例中，所述湿法刻蚀采用TMAH（四甲基氢氧化铵，Tetramethyl Ammonium Hydroxide）。TMAH湿法刻蚀的主要特点有：TMAH溶液中不含金属离子，与CMOS工艺兼容；具有与KOH相近的腐蚀速率和选择比，腐蚀效果好；不腐蚀SiO2和Si3N4，可选用SiO2和Si3N4作为硬掩膜；无毒无污染，操作方便。
步骤A3：采用氯化氢气体处理所述伪栅极硬掩膜4002和所述临时侧墙401的表面，以除去硅残留物403。采用氯化氢气体去除掉由TMAH湿法工艺产生的微粒（硅残留物403），如图4B所示。
步骤A4：在Sigma形沟槽402内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）404，如图4C所示。
由于硅残留物403在经过氯化氢气体去除之后，在伪栅极硬掩膜4002和临时侧墙401的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的不正常沉积，提高了半导体器件的性能和良率。
示例性地，进行选择性外延硅工艺，选择性外延硅工艺的反应条件为500℃至800℃，反应的压强为1Torrr至100Torrr。选择性外延硅工艺采用的气体包括SiH4（或者DCS，SiH2Cl2）、HCl、B2H6、H2等，其中，SiH4（或者DCS，SiH2Cl2）、HCl、B2H6的气体流量范围为1sccm至1000sccm，H2的气体流量范围为0.1slm至50slm。
步骤A5：在位于PMOS的伪栅极4001侧壁的临时侧墙401的两侧的所述锗硅层404上外延生长硅覆盖层405。
示例性地，述选择性外延生长可以采用低压化学气相沉积（LPCVD）、超低压化学气相沉积（VLPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）、常压化学气相沉积（APCVD）和分子束外延（MBE）中的一种。所述选择性外延生长例如可以在UHV/CVD工艺反应腔中进行，并且工艺温度大约在550～880摄氏度的范围内。
所述外延生长的反应气体为SiH4或SiH2Cl2的混合气体、HCl、B2H6以及H2的混合气体，其中所述SiH4和SiH2Cl2、B2H6、HCl的气体流量为1sccm-1000sccm，其中H2作为反应载气，H2的气体流量为0.1slm-50slm。
作为优选，在该步骤中所述外延生长硅工艺的外延温度为500-800℃，外延压力为1-100Torr。
本发明的方法可以在半导体器件结构的PMOS区域或NMOS区域上实施，或在PMOS区域和NMOS区域上同时实施，本发明不对其进行限制，依据实际的工艺需求进行设定。采用本发明的方法可以去除NMOS区域中残留的微粒以在沟槽中外延生长碳化硅层。
参照图5，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙。
步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Sigma形沟槽；
步骤S103：采用氯化氢气体处理所述伪栅极硬掩膜和所述临时侧墙的表面；
步骤S104：在所述Sigma形沟槽内沉积锗硅以形成嵌入式锗硅层。
示意性实施例3
下面，参照图6A-图6D和图7来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术的半导体器件的制造方法，用于提高器件性能和良率。
参照图6A-图6D，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。
步骤A1：提供形成有PMOS的伪栅极6001、伪栅极硬掩膜6002和偏移侧壁的半导体衬底600，在半导体衬底600上形成锗硅遮蔽层，以所述锗硅遮蔽层为掩膜对所述PMOS的源极和漏极区域进行刻蚀以在半导体衬底600上形成碗状沟槽。
其中，所述刻蚀一般为干法刻蚀。在干法刻蚀过程中，锗硅遮蔽层位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极6001的两侧形成了临时侧墙601。
其中，在本发明实施例中，形成锗硅遮蔽层的步骤之前，还可以包括进行轻掺杂（LDD）处理的步骤，以防止短沟道效应。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离。所述半导体衬底600中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。
步骤A2：进行湿法刻蚀以在碗状沟槽的基础上形成Sigma形沟槽602，如图6A所示
与现有技术相同，在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜6002或临时侧墙601的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物603，如图6A所示。
其中，进行湿法刻蚀所采用的刻蚀液可以为有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等。
在本发明的一具体实施例中，所述湿法刻蚀采用TMAH（四甲基氢氧化铵，Tetramethyl Ammonium Hydroxide）。TMAH湿法刻蚀的主要特点有：TMAH溶液中不含金属离子，与CMOS工艺兼容；具有与KOH相近的腐蚀速率和选择比，腐蚀效果好；不腐蚀SiO2和Si3N4，可选用SiO2和Si3N4作为硬掩膜；无毒无污染，操作方便。
步骤A3：采用氯化氢气体处理所述伪栅极硬掩膜6002和所述临时侧墙601的表面，以除去硅残留物603。采用氯化氢气体去除掉由TMAH湿法工艺产生的微粒（硅残留物603），如图6B所示。
步骤A4：对Sigma形沟槽602进行预清洗以去除沟槽602表面的氧化物，如图6C所示。
示例性地，该预清洗（pre-clean）采用的清洗液为氢氟酸（HF），相当于，对所述半导体衬底600的表面进行预清洗。
为了表示简要，图6B至6C并未示出沟槽602表面的氧化物。经过预清洗，沟槽602表面的氧化物被去除，同时，该预清洗工艺将步骤A2中的残留物也一起去除掉。
步骤A5：在Sigma形沟槽602内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）604，如图6D所示。
由于硅残留物603在经过氯化氢气体去除之后，在伪栅极硬掩膜6002和临时侧墙601的表面不存在作为成核的种子，因此在锗硅沉积的过程中将不会造成锗硅的不正常沉积，提高了半导体器件的性能和良率。
步骤A6：在位于PMOS的伪栅极6001侧壁的临时侧墙601的两侧的所述锗硅层604上外延生长硅覆盖层605。
示例性地，述选择性外延生长可以采用低压化学气相沉积（LPCVD）、超低压化学气相沉积（VLPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）、常压化学气相沉积（APCVD）和分子束外延（MBE）中的一种。所述选择性外延生长例如可以在UHV/CVD工艺反应腔中进行，并且工艺温度大约在550～880摄氏度的范围内。
所述外延生长的反应气体为SiH4或SiH2Cl2的混合气体、HCl、B2H6以及H2的混合气体，其中所述SiH4和SiH2Cl2、B2H6、HCl的气体流量为1sccm-1000sccm，其中H2作为反应载气，H2的气体流量为0.1slm-50slm。
作为优选，在该步骤中所述外延生长硅工艺的外延温度为500-800℃，外延压力为1-100Torr。
本发明的方法可以在半导体器件结构的PMOS区域或NMOS区域上实施，或在PMOS区域和NMOS区域上同时实施，本发明不对其进行限制，依据实际的工艺需求进行设定。采用本发明的方法可以去除NMOS区域中残留的微粒以在沟槽中外延生长碳化硅层。
参照图7，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙。
步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Sigma形沟槽；
步骤S103：采用氯化氢气体处理所述伪栅极硬掩膜和所述临时侧墙的表面；
步骤S104：执行选择性外延锗硅层预清洗工艺，相当于，对所述Sigma形沟槽进行预清洗以去除其表面的氧化物；
步骤S105：在所述Sigma形沟槽内沉积锗硅以形成嵌入式锗硅层。
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法在刻蚀形成Sigma形沟槽之后、形成锗硅层之前，增加了采用HCl气体对半导体器件表面进行处理步骤，使得在刻蚀形成Sigma形沟槽的过程中在半导体衬底的表面产生的硅残留物在沉积锗硅的工艺之前被去除，有效避免了硅残留物给后续工艺带来不良影响，提高了半导体器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种制作半导体器件的方法，其特征在于，所述方法包括：
步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙；
步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Σ形沟槽，所述湿法刻蚀在所述伪栅极硬掩膜和所述临时侧墙表面形成硅残留物；
步骤S103：对所述伪栅极硬掩膜和所述临时侧墙进行原位预清洗以去除所述伪栅极硬掩膜和所述临时侧墙表面的硅残留物；
步骤S104：在所述Σ形沟槽内形成锗硅层。
2.如权利要求1所述的制作半导体器件的方法，其特征在于，在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间，还包括对所述Σ形沟槽进行预清洗以去除其表面的氧化物的步骤。
3.如权利要求1所述的制作半导体器件的方法，其特征在于，所述原位预清洗所采用的气体为氯化氢或者溴化氢，采用原位软干法刻蚀工艺执行所述原位预清洗步骤。
4.如权利要求1所述的制作半导体器件的方法，其特征在于，执行所述原位预清洗步骤和所述形成锗硅层的步骤在同一反应腔室内进行。
5.如权利要求1所述的制作半导体器件的方法，其特征在于，在所述步骤S102中，所述湿法刻蚀所采用的刻蚀液为有机碱或无机碱。
6.如权利要求5所述的制作半导体器件的方法，其特征在于，所述无机碱为KOH、NaOH或NH4OH。
7.如权利要求5所述的制作半导体器件的方法，其特征在于，所述有机碱为TMAH或EDP。
8.如权利要求2所述的制作半导体器件的方法，其特征在于，对所述Σ形沟槽进行预清洗所采用的清洗液为氢氟酸。
9.如权利要求1所述的制作半导体器件的方法，其特征在于，在所述步骤S104中，形成嵌入式锗硅层的方法为外延生长工艺。
10.如权利要求9所述的制作半导体器件的方法，其特征在于，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
11.如权利要求1所述的制作半导体器件的方法，其特征在于，还包括在所述Σ形沟槽内形成锗硅层之后执行选择性外延硅工艺的步骤。
12.如权利要求11所述的制作半导体器件的方法，其特征在于，所述选择性外延硅工艺的外延温度为500-800℃，压力为1-100乇。
13.如权利要求11所述的制作半导体器件的方法，其特征在于，所述选择性外延硅工艺的反应气体为SiH4或SiH2Cl2、HCl、B2H6混合气体，其中所述SiH4或SiH2Cl2、B2H6、HCl的气体流量为1sccm-1000sccm。
14.如权利要求11所述的制作半导体器件的方法，其特征在于，所述选择性外延硅工艺选用H2作为反应载气，所述H2的气体流量为0.1slm-50slm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310631755.7A CN104681443B (zh) | 2013-11-29 | 2013-11-29 | 一种制作半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310631755.7A CN104681443B (zh) | 2013-11-29 | 2013-11-29 | 一种制作半导体器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681443A CN104681443A (zh) | 2015-06-03 |
| CN104681443B true CN104681443B (zh) | 2017-12-05 |
Family
ID=53316334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310631755.7A Active CN104681443B (zh) | 2013-11-29 | 2013-11-29 | 一种制作半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681443B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716041B (zh) * | 2013-12-12 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103943494A (zh) * | 2014-03-24 | 2014-07-23 | 上海华力微电子有限公司 | 选择性外延生长工艺的前处理方法及半导体器件制造方法 |
| CN107527869A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法和电子装置 |
| CN119584631B (zh) * | 2025-02-07 | 2025-06-24 | 晶芯成(北京)科技有限公司 | 半导体结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218283A (zh) * | 1997-11-26 | 1999-06-02 | 日本电气株式会社 | 利用有选择的外延生长方法的半导体器件制造方法 |
| CN102237312A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7700467B2 (en) * | 2007-10-15 | 2010-04-20 | Texas Instruments Incorporated | Methodology of implementing ultra high temperature (UHT) anneal in fabricating devices that contain sige |
| US9064688B2 (en) * | 2010-05-20 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing enhanced cleaning in the formation of MOS devices |
| US8466058B2 (en) * | 2011-11-14 | 2013-06-18 | Intermolecular, Inc. | Process to remove Ni and Pt residues for NiPtSi applications using chlorine gas |
-
2013
- 2013-11-29 CN CN201310631755.7A patent/CN104681443B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218283A (zh) * | 1997-11-26 | 1999-06-02 | 日本电气株式会社 | 利用有选择的外延生长方法的半导体器件制造方法 |
| CN102237312A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681443A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI689971B (zh) | 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分 | |
| US8263451B2 (en) | Epitaxy profile engineering for FinFETs | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN104425267A (zh) | 晶体管的形成方法 | |
| CN106887408A (zh) | 一种半导体器件的制造方法 | |
| CN104681443B (zh) | 一种制作半导体器件的方法 | |
| CN104616979A (zh) | 半导体器件的形成方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN110534569A (zh) | 半导体器件及其形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| CN106206305B (zh) | 半导体结构的形成方法 | |
| CN103390558B (zh) | 晶体管的形成方法 | |
| CN104465486B (zh) | 半导体器件的形成方法 | |
| CN104752348B (zh) | 半导体器件的形成方法 | |
| CN105719971B (zh) | 半导体器件的形成方法 | |
| CN103515237A (zh) | 晶体管的形成方法 | |
| CN104253090B (zh) | Cmos晶体管的形成方法 | |
| CN107871710A (zh) | 一种半导体器件及其制造方法 | |
| CN104183491B (zh) | 晶体管的形成方法 | |
| CN105845568A (zh) | 一种半导体器件及其制作方法 | |
| CN104716041A (zh) | 一种半导体器件的制造方法 | |
| CN106298779B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104979288A (zh) | 半导体器件的形成方法 | |
| CN104701166A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |