CN104716041B

CN104716041B - 一种半导体器件的制造方法

Info

Publication number: CN104716041B
Application number: CN201310681446.0A
Authority: CN
Inventors: 韦庆松; 于书坤
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-12-12
Filing date: 2013-12-12
Publication date: 2017-11-14
Anticipated expiration: 2033-12-12
Also published as: CN104716041A

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法在刻蚀形成Σ形沟槽之后、形成锗硅层之前，增加了对伪栅极硬掩膜和临时侧墙的表面进行预处理的步骤，使得在刻蚀形成Σ形沟槽的过程中在伪栅极硬掩膜和临时侧墙的表面产生的硅残留物在沉积锗硅的工艺之前被去除，有效避免了硅残留物给后续工艺带来不良影响，提高了半导体器件的性能和良率。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。在锗硅技术中，一般可以采用Σ形（即，Sigma形）和U形的沟槽形成相应形状的锗硅层结构，而Σ形的锗硅层通常可以获得更强的压应力。

在现有技术中，Σ形的沟槽通常采用先干法刻蚀再湿法刻蚀的方法形成。而采用Σ形沟槽形成嵌入式锗硅层（简称锗硅层）的半导体器件的制造方法，一般包括如下步骤：

步骤E1：提供形成有PMOS的伪栅极1001、伪栅极硬掩膜1002和偏移侧壁1003的半导体衬底100，在半导体衬底100上形成图形化的锗硅遮蔽层101，以所述锗硅遮蔽层101为掩膜对所述PMOS的源极和漏极区域进行刻蚀在半导体衬底100上形成碗状沟槽103，如图1A所示。

在干法刻蚀过程中，锗硅遮蔽层101位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图1A所示。

步骤E2：进行湿法刻蚀以在碗状沟槽103的基础上形成Σ形沟槽104，如图1B所示。

在进行湿法刻蚀以形成Σ型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜1002或临时侧墙102的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物105，如图1B所示。而这些在伪栅极硬掩膜1002或临时侧墙102上的硅残留105在后续的生成锗硅的工艺中，将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，即形成锗硅的非正常沉积。这些非正常沉积的锗硅将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。

步骤E3：利用氢氟酸（HF）对Σ形沟槽104进行预清洗以去除沟槽104表面的氧化物，如图1C所示。

其中，氧化物主要指Σ形沟槽表面的氧化硅。经过预清洗，伪栅极硬掩膜1002或临时侧墙102上的硅残留105仍然存在，如图1C所示。

步骤E4：在Σ形沟槽104内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）106，如图1D所示。

其中，形成嵌入式锗硅层106的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。

在沉积锗硅形成锗硅层106的过程中，伪栅极硬掩膜1002或临时侧墙102上的硅残留105将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，形成非正常沉积的锗硅1061，如图1D所示。这些非正常沉积的锗硅1061将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层（ILD）进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。

在步骤E4之后，现有技术中的半导体器件的制造方法，一般还包括：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤均可以根据各种现有技术来实现，此处不再赘述。

由此可见，在现有的半导体器件的制造方法中，由于在对碗状沟槽进行湿法刻蚀形成Σ形沟槽的过程中会在伪栅极硬掩膜1002或临时侧墙102的表面形成硅残留物105，因此导致在锗硅沉积工艺中形成非正常沉积的锗硅1061，将严重影响制得的半导体器件的性能和良率。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，为解决在锗硅工艺的形成Σ形沟槽的过程中的Si残留物问题，本发明提供一种半导体器件的制造方法，包括：

步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分被刻蚀形成位于所述偏移侧壁外侧的临时侧墙；

步骤S102：进行湿法刻蚀以在所述碗状沟槽的基础上形成Σ形沟槽；

步骤S103：对所述Σ形沟槽进行预清洗以去除其表面的氧化物；

步骤S104：在所述Σ形沟槽内形成嵌入式锗硅层；

其中，在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间，还包括对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理的步骤。

可选的，所述预处理为氧化处理，其中，经过所述氧化处理，位于所述伪栅极硬掩膜和所述临时侧墙的表面的硅残留物被氧化为氧化硅。

其中，所述氧化处理所采用的氧化媒介为臭氧。

其中，所述对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理的步骤位于所述步骤S102与所述步骤S103之间，并且，所述氧化硅在所述步骤S103中对所述Σ形沟槽进行预清洗时被一并去除。

其中，在所述步骤S102中，所述湿法刻蚀所采用的刻蚀液为有机碱或无机碱。

其中，所述无机碱为KOH、NaOH或NH₄OH。

其中，所述有机碱为TMAH或EDP。

其中，在所述步骤S103中，对所述Σ形沟槽进行预清洗所采用的清洗液为氢氟酸。

其中，在所述步骤S104中，形成嵌入式锗硅层的方法为外延生长工艺。

其中，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。

本发明的半导体器件的制造方法，通过增加对形成Σ形沟槽的过程中产生的Si残留物进行预处理的步骤，使得Si残留物在沉积锗硅的工艺之前被去除，避免了Si残留物给后续工艺带来的不良影响，提高了半导体器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为现有技术中的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖面图；

图2A-图2E为本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；

图3为本发明提出的一种半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面，参照图2A-图2E和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术的半导体器件的制造方法，用于提高器件性能和良率。

参照图2A-图2E，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。

步骤A1：提供形成有PMOS的伪栅极2001、伪栅极硬掩膜2002和偏移侧壁2003的半导体衬底200，在半导体衬底200上形成锗硅遮蔽层201，以所述锗硅遮蔽层201为掩膜对所述PMOS的源极和漏极区域进行刻蚀以在半导体衬底200上形成碗状沟槽203，如图2A所示。

其中，锗硅遮蔽层201可以为单层结构，比如可以为氮化硅（SiN）薄膜，也可以为多层结构，比如可以为氮化硅薄膜和氧化物薄膜组成的复合膜。

其中，所述刻蚀一般为干法刻蚀。在干法刻蚀过程中，锗硅遮蔽层201位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图2A所示。

其中，在本发明实施例中，形成锗硅遮蔽层201的步骤之前，还可以包括进行轻掺杂（LDD）处理的步骤，以防止短沟道效应。

作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离2004（如图2A所示），所述浅沟槽隔离2004将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。

步骤A2：进行湿法刻蚀以在碗状沟槽203的基础上形成Σ形沟槽204，如图2B所示。

与现有技术相同，在进行湿法刻蚀以形成Σ型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜2002或临时侧墙202的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物205，如图2B所示。

其中，进行湿法刻蚀所采用的刻蚀液可以为有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH₄OH等；有机碱可以为TMAH或EDP等。

步骤A3：对所述伪栅极硬掩膜2002和所述临时侧墙202的表面进行预处理（pre-treatment）。

示例性地，所述预处理（pre-treatment）为进行氧化处理。经过氧化处理，在伪栅极硬掩膜2002和临时侧墙202的表面的硅残留物205被氧化为氧化物（即，氧化硅）205’，如图2C所示。

示例性地，进行氧化处理采用的氧化媒介为臭氧（O₃）。一种进行氧化处理的方法为：采取液态的臭氧（O₃）或臭氧的水溶液对所述伪栅极硬掩膜2002和所述临时侧墙202的表面进行处理，具体做法可以为将经过步骤A2的半导体器件浸入液态的臭氧（O₃）或臭氧的水溶液适当的时间。另一种可行的进行氧化处理的方法为：通入臭氧（气态）对所述伪栅极硬掩膜2002和所述临时侧墙202的表面进行氧化处理，具体做法可以是：将经过步骤A2的器件置于臭氧环境中或置于反应室内然后通入臭氧。

硅残留物205在经过预处理（例如：氧化处理）之后，将无法作为成核的种子（例如：氧化物一般不能像硅一样作为成核的种子），因此在锗硅沉积的过程中将不会造成锗硅的非正常沉积。因此，提高了半导体器件的性能和良率。

此外，如果在本步骤后还包含对Σ形沟槽进行预清洗以去除沟槽表面的氧化物的步骤，经过预处理形成的氧化物205’也将一并被去除。这进一步保证了后续不会造成锗硅的非正常沉积，提高了半导体器件的性能和良率。

步骤A4：对Σ形沟槽204进行预清洗以去除沟槽204表面的氧化物，如图2D所示。

示例性地，该预清洗采用的清洗液为氢氟酸（HF）。

为了表示简要，图2B至2D并未示出沟槽204表面的氧化物。经过预清洗，不仅沟槽204表面的氧化物被去除，伪栅极硬掩膜1002或临时侧墙102上的氧化物205’（在步骤A3中的预处理为氧化处理的情况下）也一并被去除，如图2D所示。

此外，在本实施例中，在某些情况下（例如：预处理并非氧化处理时），步骤A3与步骤A4也可以互换位置，也就是说，将预清洗的步骤调整至预处理的步骤之前。

步骤A5：在Σ形沟槽204内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）206，如图2E所示。

由于硅残留物205在经过预处理（例如：氧化处理）之后，将无法作为成核的种子（例如：氧化物一般不能像硅一样作为成核的种子），因此在锗硅沉积的过程中将不会造成锗硅的不正常沉积，提高了半导体器件的性能和良率。

此外，当预处理的方法为进行氧化处理时，经过氧化处理形成的氧化物205’将再对Σ形沟槽进行预清洗以去除沟槽表面的氧化物的步骤中一并被去除，这进一步保证了后续不会造成锗硅的非正常沉积，提高了半导体器件的性能和良率。

与现有技术明显不同的是，本实施例的方法不会造成锗硅在伪栅极硬掩膜2002或临时侧墙202上的非正常沉积，如图2E所示。

由于不存在非正常沉积的锗硅，因此现有技术中的非正常沉积的锗硅可能对后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层（ILD）进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤等造成影响的问题，在本实施例的半导体器件的制造方法中将不复存在，因此，提高了半导体器件的性能和良率。

在步骤A5之后，本实施例的半导体器件的制造方法还可以包括如下步骤，例如：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。这些后续步骤均可以根据现有技术中各种技术方案来实现，此处不再一一赘述。

参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。

步骤S101：提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底，在所述半导体衬底上形成锗硅遮蔽层，对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽，其中，所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙；

步骤S103：对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理；

步骤S104：对所述Σ形沟槽进行预清洗以去除其表面的氧化物；

步骤S105：在所述Σ形沟槽内沉积锗硅以形成嵌入式锗硅层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S104：在所述Σ形沟槽内形成嵌入式锗硅层；

其中，在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间，还包括对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理的步骤，所述预处理为氧化处理，其中，经过所述氧化处理，位于所述伪栅极硬掩膜和所述临时侧墙的表面的硅残留物被氧化为氧化硅。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氧化处理所采用的氧化媒介为臭氧。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，

所述对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理的步骤位于所述步骤S102与所述步骤S103之间，并且，所述氧化硅在所述步骤S103中对所述Σ形沟槽进行预清洗时被一并去除。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述湿法刻蚀所采用的刻蚀液为有机碱或无机碱。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述无机碱为KOH、NaOH或NH₄OH。

6.如权利要求4所述的半导体器件的制造方法，其特征在于，所述有机碱为TMAH或EDP。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，对所述Σ形沟槽进行预清洗所采用的清洗液为氢氟酸。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，形成嵌入式锗硅层的方法为外延生长工艺。

9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。