CN104103590B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104103590B
CN104103590B CN201310130298.3A CN201310130298A CN104103590B CN 104103590 B CN104103590 B CN 104103590B CN 201310130298 A CN201310130298 A CN 201310130298A CN 104103590 B CN104103590 B CN 104103590B
Authority
CN
China
Prior art keywords
silicon
layer
silicon oxide
semiconductor device
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310130298.3A
Other languages
English (en)
Other versions
CN104103590A (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310130298.3A priority Critical patent/CN104103590B/zh
Publication of CN104103590A publication Critical patent/CN104103590A/zh
Application granted granted Critical
Publication of CN104103590B publication Critical patent/CN104103590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

本发明提供了一种半导体器件的制造方法，包括以下步骤：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极，在所述PMOS栅极的侧壁上形成第一氧化硅层，在所述第一氧化硅上形成第一氮化硅层，在所述第一氮化硅层上形成第二氧化硅层，在所述第二氧化硅层上形成第二氮化硅层，在所述PMOS区域刻蚀形成凹陷，在所述凹陷中形成锗硅应力层，除去第二氧化硅层和第二氮化硅层，其中，所述第一氧化硅层的厚度大于40埃。在本发明提供的半导体器件的制造方法中，增大了第一氧化硅层的厚度，能够保证工艺过程中不会暴露出锗硅（SiGe）应力层，进而避免锗硅（SiGe）应力层与剥离液发生反应，造成锗硅（SiGe）应力层损伤。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
随着半导体器件尺寸的日益缩小，依靠传统的减薄栅氧化层厚度的方法已经不能满足发展需求。于是，人们不得不通过其它方法来改善器件性能，比如应力增强技术。应力增强技术通过向沟道区施加应力，提高载流子的迁移率。目前，半导体制造中采用锗硅（SiGe）作为压应力材料来提高PMOS的性能。通常的做法是用锗硅（SiGe）代替传统的硅（Si），在PMOS的源/漏区通过选择性外延生长形成锗硅（SiGe）应力层。
锗硅（SiGe）是硅（Si）和锗（Ge）组成的半导体合金材料，其中，锗（Ge）的原子半径比硅（Si）的原子要大，当锗（Ge）掺入硅（Si）中后，源漏区会产生压应力。对沟道而言，会受到压应力的影响。PMOS的空穴在压应力的作用下，迁移率会大大加快，从而提高器件性能。随着锗硅（SiGe）技术的发展，锗硅（SiGe）中锗（Ge）的含量也随之提高。集成电路制造中采用的锗硅（SiGe）的锗（Ge）含量也越来越高，目前所采用的锗硅（SiGe）的锗（Ge）含量已经超过40%。
但是，在半导体器件制造过程中发现，选择性外延生长的锗硅（SiGe）应力层经常出现不同程度的损伤，锗硅（SiGe）应力层中的锗（Ge）含量越高，锗硅（SiGe）应力层的损伤越严重。一旦锗硅（SiGe）应力层发生损伤，会使得沟道内的应力减弱，影响晶体管的性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有的半导体器件在制造过程中锗硅应力层损伤的问题。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法包括以下步骤：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极；
在所述PMOS栅极的侧壁上形成第一氧化硅层；
在所述第一氧化硅上形成第一氮化硅层；
在所述第一氮化硅层上形成第二氧化硅层；
在所述第二氧化硅层上形成第二氮化硅层；
在所述PMOS区域形成凹陷，在所述凹陷中形成锗硅应力层；
除去第二氧化硅层和第二氮化硅层；
其中，所述第一氧化硅层的厚度大于40埃。
优选的，在所述的半导体器件的制造方法中，所述第一氧化硅层包括若干个氧化硅子层，氧化硅子层的数量是2层或3层。
优选的，在所述的半导体器件的制造方法中，所述第一氧化硅层包括两层氧化硅子层，其中，远离PMOS栅极的氧化硅子层比靠近PMOS栅极的氧化硅子层厚。
优选的，在所述的半导体器件的制造方法中，靠近PMOS栅极的氧化硅子层的厚度为20埃～30埃，远离PMOS栅极的氧化硅子层的厚度为20埃～50埃。
优选的，在所述的半导体器件的制造方法中，所述第一氧化硅层是通过热氧化和化学气相沉积工艺形成的。
优选的，在所述的半导体器件的制造方法中，所述锗硅应力层是通过外延生长工艺形成的。
优选的，在所述的半导体器件的制造方法中，进一步包括：形成所述锗硅应力层之后，在所述锗硅应力层上形成帽层。
优选的，在所述的半导体器件的制造方法中，进一步包括：除去第二氧化硅层之后，执行LDD注入。
优选的，在所述的半导体器件的制造方法中，所述PMOS栅极采用的材料是无定形硅。
发明人发现，造成现有的半导体器件的锗硅应力层损伤原因在于，制造过程中多次使用剥离液，剥离液腐蚀锗硅（SiGe）应力层上遮盖的氧化硅层，使得锗硅（SiGe）应力层直接暴露出来，锗硅（SiGe）应力层会与后续工艺中的剥离液发生反应，造成锗硅（SiGe）应力层损伤。在本发明提供的半导体器件的制造方法中，增大了第一氧化硅层的厚度，能够保证工艺过程中不会暴露出锗硅（SiGe）应力层，进而避免锗硅（SiGe）应力层与剥离液发生反应，造成锗硅（SiGe）应力层损伤。
附图说明
图1是现有技术中半导体器件在锗硅外延生长后的结构示意图；
图2是现有技术中半导体器件在LDD注入后的结构示意图；
图3是本发明实施例的半导体器件的制造方法的工艺流程图；
图4是本发明实施例的半导体器件在锗硅外延生长后的结构示意图；
图5是本发明实施例的半导体器件在LDD注入后的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
现有的半导体器件的制造过程中锗硅应力层受损，造成器件性能下降。发明人对此进行了深入的研究，发现造成现有的半导体器件在制造过程中锗硅应力层受损的原因在于，半导体器件形成锗硅（SiGe）应力层之后，还需要经过多次酸液剥离，酸液剥离过程中剥离液逐渐腐蚀锗硅（SiGe）应力层上的氧化硅层，使得锗硅（SiGe）应力层暴露出来直接与剥离液接触，剥离液与锗硅（SiGe）发生反应，造成锗硅（SiGe）应力层损伤。
请参考图1，其为现有技术中半导体器件在锗硅外延生长后的结构示意图，如图1所示，半导体衬底包括PMOS区域和NMOS区域，PMOS区域上形成有PMOS栅极10。在PMOS栅极10的侧壁上依次形成了第一氧化硅层11和第一氮化硅层12，之后在第一氮化硅层12上依次形成了第二氧化硅层13和第二氮化硅层14，其中，第一氧化硅层11的厚度一般为20埃～30埃。之后，在PMOS区域通过刻蚀形成凹陷，在凹陷中通过选择性外延生长形成了锗硅（SiGe）应力层15。形成锗硅（SiGe）应力层15之后，在所述锗硅应力层15上形成帽层16，所述帽层16和第一氧化硅层11遮盖在锗硅（SiGe）应力层15的上面。
接着，依次除去第二氮化硅层14和第二氧化硅层13。除去第二氮化硅层14时，需要使用高温磷酸(H3PO4)和标准清洗液(SC1)，高温磷酸(H3PO4)和标准清洗液(SC1)会腐蚀锗硅（SiGe）应力层15上面遮盖的第一氧化硅层11和第二氧化硅层13，使得锗硅（SiGe）应力层10暴露出来。之后用稀释的氢氟酸(HF)和标准清洗液(SC1)除去第二氧化硅层13时，锗硅（SiGe）应力层15就会直接接触氢氟酸(HF)和标准清洗液(SC1)，并与氢氟酸(HF)和标准清洗液(SC1)发生反应，发生腐蚀。
除去第二氮化硅层14和第二氧化硅层13之后，进行LDD注入工艺。LDD注入工艺中会采用SPM或者臭氧水（DIO3）以及标准清洗液(SC1)除去光刻胶，此时锗硅（SiGe）应力层10也会与剥离液反应，导致锗硅（SiGe）应力层15进一步损伤。如图2所示，LDD注入后，靠近帽层16两侧的锗硅（SiGe）应力层15被腐蚀掉了。
为了解决上述问题，本申请提出了如下技术方案：
请参考图3，其为本发明实施例半导体器件的制造方法的工艺流程图。如图3所示，所述半导体器件的制造方法包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极20；
在所述PMOS栅极20的侧壁上形成第一氧化硅层21；
在所述第一氧化硅层上形成第一氮化硅层22；
在所述第一氮化硅层22上形成第二氧化硅层23；
在所述第二氧化硅层23上形成第二氮化硅层24；
在所述PMOS区域形成凹陷，在所述凹陷中形成锗硅应力层25；
除去第二氧化硅层23和第二氮化硅层24；
其中，所述第一氧化硅层的厚度大于40埃。
具体的，半导体衬底包括PMOS区域和NMOS区域，在PMOS区域上形成有PMOS栅极20，PMOS栅极20采用的材料是无定形硅。首先，在PMOS栅极20的侧壁上通过热氧化和化学气相沉积工艺形成第一氧化硅层21，以修复无定形刻蚀造成的缺陷。接着，在第一氧化硅层21上形成第一氮化硅层22，在第一氮化硅层22上形成第二氧化硅层23，在第二氧化硅层23上形成第二氮化硅层24。之后，在所述PMOS区域刻蚀形成凹陷，通过选择性外延生长工艺在凹陷中形成锗硅（SiGe）应力层25。最后，依次除去第二氮化硅层24和第二氧化硅层23。
其中，第一氧化硅层21包括若干个氧化硅子层，氧化硅子层的数量最好是2层或3层。在本实施例中，第一氧化硅层21包括两层氧化硅子层，具体的，包括第一层氧化硅子层30及第二层氧化硅子层40，其中，所述第一层氧化硅子层30形成于所述PMOS栅极20的侧壁上，厚度为20埃～30埃。所述第二层氧化硅子层40形成于所述第一层氧化硅子层30上，厚度为20埃～50埃。可见，第二层氧化硅子层40比第一层氧化硅子层30要厚，第一氧化硅层21的厚度超过40埃。
第一氧化硅层21的形成工艺可以采用本领域技术人员熟知的任何现有技术，优选的为热氧化和化学气相沉积工艺。本实施例中，第一层氧化硅子层30和第二层氧化硅子层40采用相同的工艺，都是通过热氧化和化学气相沉积工艺形成的。
在本发明的其他实施例中，第一氧化硅层21可以是单独的一层氧化硅层，也可以包括更多层氧化硅子层，例如，包括三层氧化硅子层、四层氧化硅子层或者五层氧化硅子层。只要第一氧化硅层21的厚度足够厚，超过40埃即可。
本发明实施例中提供的半导体器件的制造方法进一步包括：形成所述锗硅应力层25之后，在所述锗硅应力层25上形成帽层26。形成帽层26之后，通过湿法刻蚀方式依次除去第二氮化硅层24和第二氧化硅层23。其中，除去第二氮化硅层24时采用的剥离液是150℃到170℃的H3PO4和30℃到40℃的标准清洗液SC1，其中，标准清洗液SC1的成分比例是1份氨水、1到4倍的双氧水、5到200倍的水，剥离时间大约2～5分钟。除去第二氧化硅层23的剥离液是稀释的氢氟酸(HF)和标准清洗液SC1，剥离时间大约2～5分钟。
本发明实施例中提供的半导体器件的制造方法进一步包括：除去第二氧化硅层23之后，执行LDD注入。在LDD注入工艺过程中，采用120℃～130℃的SPM或者臭氧水（DIO3）以及30℃～40℃的标准清洗液SC1除去光刻胶，其中，SPM的成分比例是1份双氧水、5到6倍的硫酸，剥离时间为2～5分钟。
接着，通过后续工艺完成整个半导体器件的制造，后续工艺与传统的工艺相同。
请继续参考图4，其为本发明实施例的半导体器件在锗硅外延生长后的结构示意图，如图4所示，PMOS栅极20的侧壁上依次形成了第一氧化硅层21、第一氮化硅层22、第二氧化硅层23和第二氮化硅层24。其中，第一氧化硅层21由第一层氧化硅子层30和第二层氧化硅子层40组成，第一氧化硅子层30的厚度为20埃～30埃，第二层氧化硅子层40的厚度为20埃～50埃。由此可见，第一氧化硅层21的厚度为40埃～80埃。现有技术中PMOS栅极10侧壁上的第一氧化硅层11厚度一般20埃～30埃，而本发明实施例中PMOS栅极20侧壁上的第一氧化硅层21的厚度是40埃～80埃，遮盖在锗硅（SiGe）应力层25上的第一氧化硅层21的厚度大大增加了。
第二氮化硅层24湿法刻蚀时，高温磷酸((H3PO4)和标准清洗液SC1虽然会与第一氧化硅层21发生反应，但是由于第一氧化硅层21比较厚，不会被完全腐蚀暴露出锗硅（SiGe）应力层25。后续第二氧化硅层23湿法刻蚀和LDD注入工艺中的湿法清洗，也不会完全腐蚀第一氧化硅层21。请继续参考图5，其为本发明实施例的半导体器件在LDD注入后的结构示意图，如图5所示，LDD注入工艺完成后，第一氧化硅层21依然覆盖在锗硅（SiGe）应力层25的上面，帽层26和第一氧化硅层21能够保护锗硅（SiGe）应力层25，使其不与剥离液接触。
综上，在本发明实施例提供的半导体器件的制造方法中，遮盖在锗硅（SiGe）应力层上的氧化硅层比较厚，工艺过程中所述氧化硅层不会被完全腐蚀，进而避免锗硅（SiGe）应力层暴露出来与剥离液发生反应，造成锗硅（SiGe）应力层损伤，从而提高了半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极；
在所述PMOS栅极的侧壁上形成第一氧化硅层；
在所述第一氧化硅上形成第一氮化硅层；
在所述第一氮化硅层上形成第二氧化硅层；
在所述第二氧化硅层上形成第二氮化硅层；
在所述PMOS区域形成凹陷，在所述凹陷中形成锗硅应力层，在所述锗硅应力层上形成帽层；
除去第二氧化硅层和第二氮化硅层；
其中，所述第一氧化硅层为L形，所述帽层和第一氧化硅层完全遮盖所述锗硅应力层，并且，所述第一氧化硅层的厚度大于40埃。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一氧化硅层包括若干个氧化硅子层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述氧化硅子层的数量是2层或3层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一氧化硅层包括两层氧化硅子层，其中，远离PMOS栅极的氧化硅子层比靠近PMOS栅极的氧化硅子层厚。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，靠近PMOS栅极的氧化硅子层的厚度为20埃～30埃，远离PMOS栅极的氧化硅子层的厚度为20埃～50埃。
6.如权利要求1至5任一项所述的半导体器件的制造方法，其特征在于，所述第一氧化硅层是通过热氧化和化学气相沉积工艺形成的。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述锗硅应力层是通过外延生长工艺形成的。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，进一步包括：除去第二氧化硅层之后，执行LDD注入。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述PMOS栅极采用的材料是无定形硅。
CN201310130298.3A 2013-04-15 2013-04-15 半导体器件的制造方法 Active CN104103590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310130298.3A CN104103590B (zh) 2013-04-15 2013-04-15 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310130298.3A CN104103590B (zh) 2013-04-15 2013-04-15 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104103590A CN104103590A (zh) 2014-10-15
CN104103590B true CN104103590B (zh) 2017-05-17

Family

ID=51671612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310130298.3A Active CN104103590B (zh) 2013-04-15 2013-04-15 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104103590B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871710A (zh) * 2016-09-23 2018-04-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN113224139B (zh) * 2021-04-30 2023-05-09 长鑫存储技术有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700470A (zh) * 2004-04-30 2005-11-23 台湾积体电路制造股份有限公司 具有增强被动层之集成电路
CN1805144A (zh) * 2005-01-11 2006-07-19 富士通株式会社 半导体集成电路及其制造工艺
CN102956492A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法、mos晶体管及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718500B2 (en) * 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US20080242017A1 (en) * 2007-03-26 2008-10-02 Kun-Hsien Lee Method of manufacturing semiconductor mos transistor devices
JP5278022B2 (ja) * 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700470A (zh) * 2004-04-30 2005-11-23 台湾积体电路制造股份有限公司 具有增强被动层之集成电路
CN1805144A (zh) * 2005-01-11 2006-07-19 富士通株式会社 半导体集成电路及其制造工艺
CN102956492A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法、mos晶体管及其制作方法

Also Published As

Publication number Publication date
CN104103590A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
US9401302B2 (en) FinFET fin bending reduction
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103779207A (zh) 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
US20130052813A1 (en) Method and structure for advanced semiconductor channel substrate materials
CN105448730A (zh) 半导体结构及其形成方法
CN104103590B (zh) 半导体器件的制造方法
US9129796B2 (en) Pre-metal deposition clean process
JP2009200396A (ja) 半導体装置の製造方法
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN102915968A (zh) Cmos晶体管的制作方法
CN103972094A (zh) 半导体结构的形成方法
US20090065806A1 (en) Mos transistor and fabrication method thereof
CN102082126B (zh) 用于制造半导体器件的方法
CN105336703A (zh) 一种半导体器件的制作方法
CN104752348A (zh) 半导体器件的形成方法
CN100461453C (zh) 金属氧化物半导体晶体管及其制造方法
CN104716041B (zh) 一种半导体器件的制造方法
CN104716042A (zh) 一种半导体器件的制造方法
CN105702724A (zh) 半导体器件及其形成方法
US20130109186A1 (en) Method of forming semiconductor devices using smt
CN105575809B (zh) 一种沟槽式mosfet的制造方法
CN104658899A (zh) 一种蚀刻栅极介电层的方法
CN114121612B (zh) 一种fdsoi硅外延生长工艺优化方法
CN103094108B (zh) 半导体器件的制作方法
CN103247530B (zh) 一种半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant