CN113224139B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113224139B CN113224139B CN202110486503.4A CN202110486503A CN113224139B CN 113224139 B CN113224139 B CN 113224139B CN 202110486503 A CN202110486503 A CN 202110486503A CN 113224139 B CN113224139 B CN 113224139B
- Authority
- CN
- China
- Prior art keywords
- layer
- pmos
- region
- oxide
- sige epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 183
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 88
- 239000011241 protective layer Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000007800 oxidant agent Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 239000000243 solution Substances 0.000 description 17
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供了一种半导体器件及其制造方法，该半导体器件包括衬底、SiGe外延层、保护层及PMOS栅极，该衬底的表面至少包括一个PMOS区域；SiGe外延层生长于衬底的表面，且位于PMOS区域；保护层覆盖于SiGe外延层的表面；PMOS栅极位于保护层的表面。即本申请通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提升PMOS器件的电学性能。
Description
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)的尺寸趋于小型化，高介电常数介质金属栅极(High-KMetal Gate，简称HKMG)技术已被广泛应用于MOSFET制造工艺中。
在现有的基于HKMG的MOSFET制造工艺中，P型金属氧化物半导体(PositiveChannel Metal Oxide Semiconductor，简称PMOS)器件的源漏区往往需要形成锗硅(SiGe)外延层，该SiGe外延层能够对PMOS器件的沟道区的应力进行调制，从而有利于提高PMOS器件的载流子迁移率，进而提高PMOS器件的电学性能。
然而，现有的制造工艺在形成SiGe外延层后，很容易损伤已形成的SiGe外延层，导致载流子迁移率降低，影响PMOS器件的电学性能。
发明内容
本申请实施例提供一种半导体器件及其制造方法，可以有效保护PMOS器件已形成的SiGe外延层，提高载流子迁移率，进而提升PMOS器件的电学性能。
第一方面，本申请提供一种半导体器件的制造方法，该方法包括：
获取衬底，所述衬底的表面至少包括一个PMOS区域；
在所述PMOS区域生长SiGe外延层；
在所述SiGe外延层的表面生成一保护层；
基于具备所述保护层的SiGe外延层制备PMOS栅极，得到目标PMOS器件。
在一种可行的实施方式中，所述在所述SiGe外延层的表面生成一保护层，包括：
采用预配置的氧化剂对所述SiGe外延层的表面进行氧化处理，使所述SiGe外延层的表面生成所述保护层。
在一种可行的实施方式中，所述采用预配置的氧化剂对所述SiGe外延层的表面进行氧化处理，包括：
采用预配置的SC1溶液对所述SiGe外延层的表面进行清洗处理，其中，所述SC1溶液的成分包括氨水、双氧水以及水。
在一种可行的实施方式中，所述保护层的材料包括氧化硅。
在一种可行的实施方式中，所述衬底的表面至少还包括一个NMOS区域，所述在所述PMOS区域生长SiGe外延层之前，还包括：
对所述PMOS区域进行刻蚀处理，以去除所述PMOS区域内的氧化物；
去除所述NMOS区域内的第一光刻胶。
在一种可行的实施方式中，所述对所述PMOS区域进行刻蚀处理，以去除所述PMOS区域内的氧化物之前，还包括：
在所述NMOS区域内的衬底表面和所述PMOS区域内的衬底表面形成氧化物；
在所述氧化物上形成所述第一光刻胶；
去除PMOS区域内的所述第一光刻胶。
在一种可行的实施方式中，所述基于具备所述保护层的SiGe外延层制备PMOS栅极之前，还包括：
在所述PMOS区域内的所述保护层的表面和所述NMOS区域内的所述氧化物表面形成第二光刻胶；
去除所述NMOS区域内的所述氧化物表面的所述第二光刻胶；
对所述NMOS区域进行刻蚀处理，以去除所述NMOS区域内的氧化物；
去除所述PMOS区域内的所述保护层的表面的第二光刻胶。
在一种可行的实施方式中，所述基于具备所述保护层的SiGe外延层制备PMOS栅极，包括：
在所述保护层的表面依次制备氧化层、高介电常数介质HK层与导电层，形成所述PMOS栅极。
在一种可行的实施方式中，所述基于具备所述保护层的SiGe外延层制备PMOS栅极，还包括：
在所述NMOS区域内依次制备氧化层、HK层与导电层，形成NMOS栅极。
在一种可行的实施方式中，所述导电层包括金属阻挡层与金属导电层，所述金属阻挡层位于所述HK层与所述金属导电层之间；所述金属阻挡层采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，所述金属导电层采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
第二方面，本申请实施例提供一种半导体器件，该半导体器件包括：
衬底，所述衬底的表面至少包括一个PMOS区域；
SiGe外延层，生长于所述衬底的表面，且位于所述PMOS区域；
保护层，覆盖于所述SiGe外延层的表面；
PMOS栅极，位于所述保护层的表面。
在一种可行的实施方式中，所述保护层是由预配置的氧化剂与所述SiGe外延层经过氧化反应形成的。
在一种可行的实施方式中，所述氧化剂为SC1溶液，所述SC1溶液的成分包括氨水、双氧水以及水。
在一种可行的实施方式中，所述保护层的材料包括氧化硅。
在一种可行的实施方式中，所述PMOS栅极包括HK层与导电层，所述HK层位于所述保护层与所述导电层之间。
在一种可行的实施方式中，所述衬底的表面至少还包括一个NMOS区域；所述NMOS区域内形成有NMOS栅极。
在一种可行的实施方式中，所述NMOS栅极包括HK层与导电层。
在一种可行的实施方式中，所述导电层包括金属阻挡层与金属导电层，所述金属阻挡层位于所述HK层与所述金属导电层之间；所述金属阻挡层采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，所述金属导电层采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
本申请实施例所提供的半导体器件及其制造方法，通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提升PMOS器件的电学性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对本申请实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例中提供的一种半导体器件的制造方法的流程示意图；
图2为本申请实施例中提供的另一种半导体器件的制造方法的流程示意图；
图3至图11为本申请实施例中提供的另一种半导体器件在制造过程中的结构示意图。
附图标号说明：
101 衬底
102 氧化物
103a、103b 光刻胶
104 SiGe外延层
105 保护层
106 氧化层
107 HK层
108 金属阻挡层
109 金属导电层
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，虽然本申请中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
在动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的研制过程中，HKMG技术开始应用在周边电路(periphery)区，以达到降低器件(device)的等效氧化层厚度(Equivalent Oxide Thickness，简称EOT)和泄露电流(leakage)的高性能要求。
但是，由于高介电常数介质(High-K，简称HK)层与硅衬底(Silicon)之间的界面效应，使得器件的阈值电压难以通过传统的离子注入直接调节，且受硅衬底中空穴型载流子的自身迁移率的限制，使得PMOS的阈值电压调节变得更为困难。
由于SiGe多层膜结构提供了调节硅能带结构和增强迁移率(mobility)的可能性，因此应变硅技术SiGe开始被应用于HKMG PMOS的制造中。
在PMOS的制造工艺中，在PMOS区域内选择性生长SiGe外延层之后，还需要去除NMOS区域内生长的氧化物。在一种可行的实施方式中，在去除NMOS区域内生长的氧化物之前，需要先在PMOS区域SiGe外延层的表面形成光刻胶，之后通过刻蚀技术去除NMOS区域上面的氧化物，然后再去除PMOS区域SiGe外延层表面上的光刻胶。
其中，去除SiGe外延层表面上的光刻胶的方式主要包括以下两种方式：
方式一、酸处理：常用条件是通入硫酸与双氧水的混合溶液，并升温至80℃。为了使光刻胶完全被清洗干净，常采用过刻蚀(over strip)的方式，由此会很容易导致硫酸和双氧水直接与SiGe外延层表面进行接触，并对SiGe外延层表面进行氧化，导致器件的性能因此退化。
方式二、氧化气体处理，在器件加工室内通入等离子氧对光刻胶进行氧化，并采用高温烧蚀的方式对剩余物质进行去除。但是在去除过程中，由于等离子氧会与SiGe外延层表面进行反应，因此也会造成器件沟道表面损伤，降低器件的性能。
为了解决上述技术问题，本申请实施例提供了另一种半导体器件及其制造方法，通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提高PMOS器件的性能。具体通过以下实施例进行描述。
参照图1，图1为本申请实施例中提供的一种半导体器件的制造方法的流程示意图，在本申请一种可行的实施方式中，上述半导体器件的制造方法包括：
S101、获取衬底，该衬底的表面至少包括一个PMOS区域。
可选的，上述衬底可以采用n型硅衬底。
S102、在上述PMOS区域生长SiGe外延层。
本申请实施例中，可以采用选择性外延生长工艺，在PMOS区域生长SiGe外延层。
其中，上述选择性外延生长工艺可以理解为是在衬底上限定的区域内进行的外延生长。
其中，上述SiGe外延层的厚度取决于Ge的浓度，Ge的浓度越低，SiGe外延层就可生长得越厚，反之亦然。
S103、在上述SiGe外延层的表面生成一保护层。
本申请另一实施例中，在上述PMOS区域生长SiGe外延层之后，即可在该SiGe外延层的表面生成一保护层，以保护该SiGe外延层的表面不受后续制造工艺的影响。
可以理解的是，上述保护层需要能够抵抗一定浓度的硫酸与双氧水的混合溶液，以及需要抵抗一定浓度的氧化气体，从而在采用硫酸与双氧水的混合溶液清洗PMOS区域的光刻胶，或者采用氧化气体去除PMOS区域的光刻胶时，该保护层可以将SiGe外延层与采用硫酸和双氧水的混合溶液，或者氧化气体隔离开来，进而起到保护SiGe外延层表面的目的。
示例性的，上述保护层可以为如氧化硅等的氧化物。
S104、基于具备保护层的SiGe外延层制备PMOS栅极，得到目标PMOS器件。
本申请实施例中，在SiGe外延层的表面生成上述保护层之后，即可基于具备保护层的SiGe外延层制备PMOS栅极。由于保护层的存在，在后续的制备过程中，可以有效降低制作工艺对SiGe外延层表面的损伤。
即本申请实施例所提供的另一半导体器件及其制造方法，通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提高PMOS器件的电学性能。具体通过以下实施例进行描述。
基于上述实施例中所描述的内容，参照图2，图2为本申请实施例中提供的另一种半导体器件的制造方法的另一流程示意图。以及同时参照图3至图11为本申请实施例中提供的另一种半导体器件在制造过程中的结构示意图。
在本申请另一种可行的实施方式中，上述半导体器件的制造方法包括：
S201、获取衬底，该衬底的表面包括至少一个PMOS区域与至少一个NMOS区域。
S202、在上述NMOS区域内的衬底表面和PMOS区域内的衬底表面形成氧化物。
具体可以参照图3所示，在衬底101的上表面原位热生长一层氧化物(oxide)102，该氧化物102同时分布在NMOS区域与PMOS区域。
S203、在NMOS区域内的氧化物表面形成第一光刻胶。
在一种可行的实施方式中，可以先同时在NMOS区域与PMOS区域的氧化物表面形成光刻胶，然后去除PMOS区域内的光刻胶，只保留NMOS区域内的光刻胶，即在NMOS区域内的氧化物表面形成上述第一光刻胶。具体可以参照图4所示，在NMOS区域内的氧化物表面形成光刻胶103a。
S204、对PMOS区域进行刻蚀处理，以去除PMOS区域内的氧化物。
在一种可行的实施方式中，在去除PMOS区域内的氧化物之后，去除NMOS区域内的第一光刻胶。具体可以参照图5所示，通过刻蚀技术去除PMOS区域上面的氧化物之后，去除NMOS区域内的氧化物表面的光刻胶103a。
S205、在PMOS区域生长SiGe外延层。
具体可以参照图6所示，在PMOS区域内选择性生长SiGe外延层104。
S206、在SiGe外延层的表面生成一保护层。
具体可以参照图7所示，上述保护层105生成于SiGe外延层104的表面。
在一种可行的实施方式中，可以采用预配置的氧化剂对上述SiGe外延层104的表面进行氧化处理，使得SiGe外延层104的表面生成保护层105。
示例性的，可以采用预配置的SC1溶液对上述SiGe外延层104的表面进行清洗处理，使得SiGe外延层104的表面生成保护层105。
可以理解的是，采用SC1溶液对上述SiGe外延层的表面进行清洗处理，能够使Si会被氧化形成一层氧化物SiOx，而Ge的存在会对此过程具有催化作用，并且Ge会因为表面SiOx的产生而被排斥在SiOx下方富集。
在一些实施例中，采用SC1溶液对SiGe外延层进行清洗处理时，通过选择合适的SC1溶液配比和清洗时间，还可以得到最优的氧化层保护效果，如SC1氧化形成的薄层氧化硅可以有效减小SiGe氧化速率，控制氧化进程，在后续的刻蚀工艺中，可以有效防止SiGe的表面出现损伤。
可选的，上述SC1溶液的成分包括氨水、双氧水以及水。
S207、在PMOS区域内的保护层表面形成第二光刻胶。
具体可以参照图8所示，在PMOS区域内的保护层105表面形成第二光刻胶103b。
本申请实施例中，可以先同时在PMOS区域内的保护层表面和NMOS区域内的氧化物表面同时涂覆光刻胶，然后去除NMOS区域内的氧化物表面的光刻胶，只保留PMOS区域内的保护层表面上的第二光刻胶103b。
S208、对NMOS区域进行刻蚀处理，以去除NMOS区域内的氧化物。
具体可以参照图9所示，对NMOS区域进行刻蚀处理，去除NMOS区域内的氧化物102。
S209、去除PMOS区域内的保护层表面的第二光刻胶。
具体可以参照图10所示，在去除NMOS区域内的氧化物之后，即可去除PMOS区域内的保护层105表面的第二光刻胶103b。
S2010、基于具备保护层的SiGe外延层制备PMOS栅极，得到目标PMOS器件。
在一种可行的实施方式中，可以在NMOS区域与PMOS区域内的保护层表面依次制备氧化层、HK层与导电层，形成NMOS栅极与PMOS栅极。
可选的，上述HK层包括氧化铪、掺杂的氧化铪、氧化锆、氧化铝、氧化镧中的一种或多种，上述导电层包括金属阻挡层与金属导电层，金属阻挡层采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，金属导电层采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
具体可以参照图11所示，对NMOS区域进行刻蚀处理，去除NMOS区域内的氧化物102之后，可以在NMOS区域和PMOS区域内的保护层表面生成一氧化层106，然后在NMOS区域和PMOS区域内的氧化层106的表面依次制备HK层107、金属阻挡层108以及金属导电层109，形成NMOS栅极与PMOS栅极。
在另一种可行的实施方式中，也可以先用氢氟酸去除PMOS上的保护层105，然后再制备PMOS栅极，得到目标PMOS器件。
本申请实施例所提供的半导体器件的制造方法，通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提高PMOS器件的电学性能。
基于上述实施例中所描述的内容，本申请实施例中还提供一种半导体器件，该半导体器件包括：
衬底，该衬底的表面至少包括一个PMOS区域。
SiGe外延层，生长于衬底的表面，且位于PMOS区域。
保护层，覆盖于SiGe外延层的表面；
PMOS栅极，位于保护层的表面。
可以理解的是，本申请实施例所提供的半导体器件，SiGe外延层表面的保护层可以有效保护SiGe外延层表面在工艺制作过程中不被损伤，从而有助于提高PMOS器件的载流子迁移率，进而提高了PMOS器件的电学性能。
在一种可行的实施方式中，上述保护层是由预配置的氧化剂与SiGe外延层经过氧化反应形成的。
可选的，上述氧化剂可以为SC1溶液。
可选的，上述SC1溶液的成分包括氨水、双氧水以及水。
在一种可行的实施方式中，上述保护层的材料可以是氧化硅。
在一种可行的实施方式中，上述半导体器件还至少包括一个NMOS区域，该NMOS区域内形成有NMOS栅极。
在一种可行的实施方式中，如图11所示，上述PMOS栅极与NMOS栅极均包括氧化层106、HK层107、金属阻挡层108以及金属导电层109。
可选的，金属阻挡层108采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，金属导电层109采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (12)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
获取衬底，所述衬底的表面至少包括一个P型金属氧化物半导体PMOS区域与至少一个N型金属氧化物半导体NMOS区域；
在所述PMOS区域生长锗硅SiGe外延层；
在所述SiGe外延层的表面生成一保护层；
基于具备所述保护层的SiGe外延层制备PMOS栅极，得到目标PMOS器件；
所述在所述SiGe外延层的表面生成一保护层，包括：
采用预配置的SC1溶液对所述SiGe外延层的表面进行氧化处理，使所述SiGe外延层的表面生成所述保护层；其中，所述SC1溶液的成分包括氨水、双氧水以及水；
所述基于具备所述保护层的SiGe外延层制备PMOS栅极之前，还包括：
在所述PMOS区域内的所述保护层的表面和所述NMOS区域内的衬底表面的氧化物的表面形成第二光刻胶；
去除所述NMOS区域内的所述氧化物的表面的所述第二光刻胶；
对所述NMOS区域进行刻蚀处理，以去除所述NMOS区域内的所述氧化物；
去除所述PMOS区域内的所述保护层的表面的第二光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述保护层的材料包括氧化硅。
3.根据权利要求1所述的方法，其特征在于，所述在所述PMOS区域生长SiGe外延层之前，还包括：
对所述PMOS区域进行刻蚀处理，以去除所述PMOS区域内的氧化物；
去除所述NMOS区域内的第一光刻胶。
4.根据权利要求3所述的方法，其特征在于，所述对所述PMOS区域进行刻蚀处理，以去除所述PMOS区域内的氧化物之前，还包括：
在所述NMOS区域内的衬底表面和所述PMOS区域内的衬底表面形成氧化物；
在所述氧化物上形成所述第一光刻胶；
去除所述PMOS区域内的所述第一光刻胶。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述基于具备所述保护层的SiGe外延层制备PMOS栅极，包括：
在所述保护层的表面依次制备氧化层、高介电常数介质HK层与导电层，形成所述PMOS栅极。
6.根据权利要求5所述的方法，其特征在于，所述基于具备所述保护层的SiGe外延层制备PMOS栅极，还包括：
在所述NMOS区域内依次制备氧化层、HK层与导电层，形成NMOS栅极。
7.根据权利要求6所述的方法，其特征在于，所述导电层包括金属阻挡层与金属导电层，所述金属阻挡层位于所述HK层与所述金属导电层之间；所述金属阻挡层采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，所述金属导电层采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
8.一种半导体器件，其特征在于，包括：
衬底，所述衬底的表面至少包括一个P型金属氧化物半导体PMOS区域与至少一个N型金属氧化物半导体NMOS区域，所述NMOS区域内形成有NMOS栅极；
锗硅SiGe外延层，生长于所述衬底的表面，且位于所述PMOS区域；
保护层，覆盖于所述SiGe外延层的表面；
PMOS栅极，位于所述保护层的表面；
其中，所述保护层是由预配置的氧化剂与所述SiGe外延层经过氧化反应形成的，所述氧化剂为SC1溶液，所述SC1溶液的成分包括氨水、双氧水以及水；所述PMOS栅极与所述NMOS栅极的生成方式包括以下步骤：
在所述PMOS区域内的所述保护层的表面和所述NMOS区域内的衬底表面上的氧化物的表面形成第二光刻胶；
去除所述NMOS区域内的所述氧化物的表面的所述第二光刻胶；
对所述NMOS区域进行刻蚀处理，以去除所述NMOS区域内的所述氧化物；
去除所述PMOS区域内的所述保护层的表面的第二光刻胶；
在所述PMOS区域内的所述保护层的表面形成所述PMOS栅极，在所述NMOS区域内形成所述NMOS栅极。
9.根据权利要求8所述的半导体器件，其特征在于，所述保护层的材料包括氧化硅。
10.根据权利要求8或9所述的半导体器件，其特征在于，所述PMOS栅极包括氧化层、高介电常数介质HK层与导电层，所述HK层位于所述保护层与所述导电层之间。
11.根据权利要求8所述的半导体器件，其特征在于，所述NMOS栅极包括氧化层、HK层与导电层。
12.根据权利要求11所述的半导体器件，其特征在于，所述导电层包括金属阻挡层与金属导电层，所述金属阻挡层位于所述HK层与所述金属导电层之间；所述金属阻挡层采用的材料包括氮化钛、氮化钨、氮化钽、氮化钿中的一种或多种，所述金属导电层采用的材料包括钨、多晶硅、氮化硅钛中的一种或多种。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110486503.4A CN113224139B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制造方法 |
| PCT/CN2021/110116 WO2022227324A1 (zh) | 2021-04-30 | 2021-08-02 | 半导体器件及其制造方法 |
| US17/454,152 US20220352372A1 (en) | 2021-04-30 | 2021-11-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110486503.4A CN113224139B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224139A CN113224139A (zh) | 2021-08-06 |
| CN113224139B true CN113224139B (zh) | 2023-05-09 |
Family
ID=77090776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110486503.4A Active CN113224139B (zh) | 2021-04-30 | 2021-04-30 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113224139B (zh) |
| WO (1) | WO2022227324A1 (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546178A (zh) * | 2016-06-28 | 2018-01-05 | 西安电子科技大学 | 基于直接带隙改性Ge沟道的PMOS器件及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5286664B2 (ja) * | 2006-11-29 | 2013-09-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7993998B2 (en) * | 2008-03-06 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices having dual high-mobility channels |
| FR2974236A1 (fr) * | 2011-04-15 | 2012-10-19 | St Microelectronics Sa | Procede de fabrication d'un transistor mos sur sige |
| FR2978602A1 (fr) * | 2011-07-29 | 2013-02-01 | St Microelectronics Sa | Procede de depot d'une couche d'oxyde de silicium de meme epaisseur sur du silicium et sur du silicium-germanium |
| US8828851B2 (en) * | 2012-02-01 | 2014-09-09 | Stmicroeletronics, Inc. | Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering |
| CN104103590B (zh) * | 2013-04-15 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN104124158A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
-
2021
- 2021-04-30 CN CN202110486503.4A patent/CN113224139B/zh active Active
- 2021-08-02 WO PCT/CN2021/110116 patent/WO2022227324A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546178A (zh) * | 2016-06-28 | 2018-01-05 | 西安电子科技大学 | 基于直接带隙改性Ge沟道的PMOS器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022227324A1 (zh) | 2022-11-03 |
| CN113224139A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| JP4598639B2 (ja) | 半導体装置の製造方法 | |
| JP2008193060A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009044051A (ja) | 半導体装置及びその製造方法 | |
| US20080050898A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US8293596B2 (en) | Formation of a channel semiconductor alloy by depositing a hard mask for the selective epitaxial growth | |
| EP1892759A2 (en) | Method for Fabricating dual-metal gate CMOS transistors | |
| US20130273706A1 (en) | Method for forming semiconductor device | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| KR100473735B1 (ko) | 반도체 소자의 제조 방법 | |
| US8173501B2 (en) | Reduced STI topography in high-K metal gate transistors by using a mask after channel semiconductor alloy deposition | |
| JP2007036116A (ja) | 半導体装置の製造方法 | |
| US8722486B2 (en) | Enhancing deposition uniformity of a channel semiconductor alloy by forming a recess prior to the well implantation | |
| JP4040602B2 (ja) | 半導体装置 | |
| CN113224139B (zh) | 半导体器件及其制造方法 | |
| JP2011054843A (ja) | 半導体装置及びその製造方法 | |
| US20070254425A1 (en) | Methods of fabricating a semiconductor device | |
| US20220352372A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4639000B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2006245306A (ja) | 半導体装置の製造方法 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100539159B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005064403A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |