CN107871710A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN107871710A CN107871710A CN201610848393.0A CN201610848393A CN107871710A CN 107871710 A CN107871710 A CN 107871710A CN 201610848393 A CN201610848393 A CN 201610848393A CN 107871710 A CN107871710 A CN 107871710A
- Authority
- CN
- China
- Prior art keywords
- metal silicide
- substrate
- semiconductor devices
- stress
- memory layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 43
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000137 annealing Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000005224 laser annealing Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000035882 stress Effects 0.000 description 44
- 239000000243 solution Substances 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052914 metal silicate Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 210000004483 pasc Anatomy 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical group O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001965 increasing effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，所述方法包括：提供基底；在所述基底上形成应力记忆层；对所述基底及所述应力记忆层执行退火工艺；刻蚀去除需要形成金属硅化物区域上的应力记忆层。本发明提出半导体器件的制造方法，简化了工艺流程。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。
背景技术
随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。应力记忆技术(SMT，Stress memorizationtechnique)是一种CMOS工艺中引入应力的方法，即在器件源/漏注入之后，沉积氧化硅和氮化硅层作为应力记忆层，紧接着进行高温退火，在退火过程中氮化硅、栅极结构、沟道以及侧墙之间产生热应力和内应力效应，这些应力会被记忆在多晶硅栅之中，在接下来的工艺中，应力记忆层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到CMOS半导体器件的沟道之中，从而提高CMOS半导体器件的载流子迁移率。
在半导体器件制造的后段工艺中，需要对半导体器件进行金属化，即在绝缘介质薄膜上沉积金属薄膜及随后刻印图形以便形成互连金属线和半导体器件的孔填充塞过程。自对准金属硅化物方法(Salicide)是一种简单方便的接触金属化程序，在半导体器件的制造过程中，有一些器件需要salicide过程，而有些器件需要非自对准金属硅化物(non-salicide)过程，对于需要non-salicide过程的器件，就要利用不会与金属如Ni反应的材料把需要non-salicide的器件覆盖起来。由于金属可与硅反应，但是不会与硅氧化物如二氧化硅反应，所以金属只会与暴露出的半导体衬底表面或栅极结构表面发生反应形成金属硅化物。
现有技术中，应力记忆技术与自对准金属硅化物方法是相互独立的两段步骤。因此，有必要提出一种半导体器件的制造方法，能够简化工艺流程。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
提供基底；
在所述基底上形成应力记忆层；
对所述基底及所述应力记忆层执行退火工艺；
刻蚀去除需要形成金属硅化物区域上的应力记忆层。
示例性地，所述应力记忆层包括依次沉积的氧化物层和氮化硅层。
示例性地，所述退火工艺包括依次执行的尖峰退火及激光退火。
示例性地，所述尖峰退火用于活化源漏区。
示例性地，所述激光退火用于应力记记。
示例性地，去除所述应力记忆层的方法包括：
使用掩膜干法刻蚀去除需要形成金属硅化物区域上的氮化硅层；以及
使用湿法刻蚀去除需要形成金属硅化物区域上的氧化物层。
示例性地，所述湿法刻蚀的刻蚀液包括氢氟酸溶液及SC1溶液。
示例性地，所述基底包括NMOS器件及PMOS器件。
示例性地，所述PMOS器件的源极及漏极为嵌入式SiGe。
示例性地，还包括在需要形成金属硅化物的区域上形成金属硅化物的步骤。
本发明还提供一种半导体器件，所述半导体器件采用上述任一种方法制成。
与现有工艺相比，根据本发明提出的半导体器件的制造方法，能够简化工艺流程。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1a-1c为根据现有技术中半导体器件的制造方法依次实施的步骤所分别获得的器件的示意性剖面图。
图2为根据本发明的方法依次实施的步骤的流程图。
图3a-3b为根据本发明的方法依次实施的步骤所分别获得的器件的示意性剖面图；
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1为根据现有技术中半导体器件的制造方法依次实施的步骤所分别获得的器件的示意性剖面图：首先如图1a所示，提供基底100，所述基底中具有由浅沟槽隔离结构103隔离开的NMOS器件101和PMOS器件102，所述NMOS器件101和PMOS器件包括有由栅电极104a、栅极侧墙104b以及栅极介电层104c组成的栅极结构。其中，PMOS器件102的源极及漏极105为嵌入式SiGe结构。在所述基底上形成应力记忆层106，所述应力记忆层106包括依次沉积的氧化物层106a和氮化硅层106b。
对上述形成的半导体结构执行尖峰退火(Spike anneal)，对源/漏极的离子进行激活。接着，对上述形成的半导体结构执行激光退火(Laser anneal)，使应力记忆层的原子排列得更加紧密，从而对栅极结构施加更大的拉应力，所述拉应力被存储至晶体管的沟道区域中，从而增加了导电沟道内电子的迁移率。接着，如图1b所示，采用湿法刻蚀或干法刻蚀去除所述应力层。
接着，执行自对准金属硅化物方法。首先如图1c所示，沉积金属硅化物阻挡层(SAB,salicide block)108，所述金属硅化物阻挡层108由氧化硅层108a及氮化硅层108b组成。接着，对所述金属硅化物阻挡层108进行刻蚀，保留不形成金属硅化物的区域107上的金属硅化物阻挡层，将接触孔形成区域所对应的金属硅化物阻挡层去除，暴露出接触孔形成区域对应的半导体衬底表面或栅极结构表面，沉积金属，然后进行快速退火处理(RTA)，由于金属可与硅反应，但是不会与硅氧化物如二氧化硅反应，所以金属只会与暴露出的半导体衬底表面或栅极结构表面发生反应形成金属硅化物。
在上述方法中，需要重复沉积氧化物和氮化硅，且需要进行两次刻蚀。现有技术中，通常使用HF溶液移除应力记忆层及SAB层，这容易形成疏水性表面而吸附粒子。使用HF+SC1代替HF进行湿法刻蚀可以在硅上形成亲水性表面，防止粒子吸附，但SC1溶液会损伤SiGe。
为了解决上述问题，本发明提供了一种半导体器件的制造方法，包括：
提供基底；
在所述基底上形成应力记忆层；
对所述基底及所述应力记忆层执行退火工艺；
刻蚀去除需要形成金属硅化物区域上的应力记忆层。
所述应力记忆层包括依次沉积的氧化物层和氮化硅层。
所述退火工艺包括依次执行的尖峰退火及激光退火。所述尖峰退火用于活化源漏区。所述激光退火用于应力记记。
去除所述应力记忆层的方法包括使用掩膜干法刻蚀去除需要形成金属硅化物区域上的氮化硅层；以及使用湿法刻蚀去除需要形成金属硅化物区域上的氧化物层。所述湿法刻蚀的刻蚀液包括氢氟酸溶液及SC1溶液。
所述基底包括NMOS器件及PMOS器件。所述PMOS器件的源极及漏极为嵌入式SiGe。
还包括在需要形成金属硅化物的区域上形成金属硅化物的步骤。
与现有工艺相比，本发明提出半导体器件的制造方法，简化了工艺流程。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
下面将参照图2以及图3a、图3b对本发明一实施方式的半导体器件的制造方法做详细描述。
首先，执行步骤201，提供基底，如图3a所示。所述基底包括半导体衬底300，所述半导体衬底300的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底300选用单晶硅材料构成。所述半导体衬底300中具有由浅沟槽隔离结构303隔离开的若干个有源区，在两个相邻有源区中分别形成有NMOS器件301和PMOS器件302。所述NMOS器件301和PMOS器件302包括由栅电极304a、栅极侧墙304b以及栅极介电层304c组成的栅极结构。所述PMOS器件302的源极及漏极305为嵌入式SiGe结构。所述NMOS器件301和PMOS器件302中还可以形成有掺杂阱(未示出)，所述掺杂阱可利用离子注入工艺完成，所述P型或N型的掺杂阱用于形成NMOS或PMOS的导电沟道。
接着，执行步骤202，在所述基底上形成应力记忆层306。对NMOS器件301，应力记忆层应具有张应力；对于PMOS器件302，应力记忆层应具有压应力。可根据工艺参数的调整来获得具有所需应力类型的应力记忆层。所述应力记忆层306包括依次沉积的氧化物层306a和氮化硅层306b。首先，在所述基底上形成氧化物层306a，例如氧化硅层，所述氧化硅层同时覆盖所有NMOS器件、PMOS器件和STI区域，其沉积方法可以是CVD、LPCVD或者PECVD。所述氧化物层306a的厚度为20埃～300埃，作用是在后续刻蚀过程中作为刻蚀停止层，同时起到应力缓冲的作用。
接着，在氧化物层306a的表面形成氮化硅层306b。所述氮化硅层306b可以通过化学气相沉积工艺形成。示例性地，所述化学气相沉积工艺在温度350至450℃，功率50至150W，反应腔压力4至10Torr，SiH4流量为50-100sccm，NH3流量为400-700sccm，N2流量800-1500sccm的条件下形成。所述氮化硅层306b的厚度不小于300埃，较佳地为300至600埃,其应力值为500至800Mpa。
接着，执行步骤203，对所述基底及所述应力记忆层执行退火工艺。首先进行尖峰退火，用于激活源/漏极区的离子，使离子分布均匀，并且修复由于离子轰击对半导体衬底造成的晶格破坏。本实施例中，所述尖峰退火所采用的温度为900℃～1100℃，退火时间为1分钟～5分钟；退火在N2气氛中完成。示例性地，所述尖峰退火所采用的温度为1060℃，退火时间为4分钟。
接着，进行激光退火，将氮化硅层306b的应力记忆至底部的晶体管沟道区域中，来改善沟道区的应力，从而提高载流子的迁移率，提高器件的性能。本实施例中，激光退火使用的是二氧化碳激光器，在该过程中通过激光束弧形或线性扫描来完成该热退火过程。激光退火采用的是2000nm～20000nm波长的激光，退火的温度为1100℃～1300℃，退火时间为小于等于1秒。较佳的退火温度是1250℃，退火时间为小于1秒。在接下来的工艺中，所述应力层306将会被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到半导体器件的沟道之中。
接着，可使用湿法刻蚀去除多余的氮化硅层。所述湿法刻蚀的刻蚀液为磷酸溶液。磷酸可以刻蚀氮化硅层，但不侵蚀氧化硅层，故可以有效地去除多余的氮化硅层。示例性地，所述磷酸溶液的质量浓度为70％～90％，磷酸的温度150～200℃，浸泡时间为1～10min，从而有效去除多余的氮化硅层。
接着，执行步骤204，刻蚀去除需要形成金属硅化物区域上的应力记忆层，如图3b所示。去除需要形成金属硅化物区域上应力记忆层306，保留不需要形成金属硅化物区域307上的应力记忆层306，作为后续的金属硅化物阻挡层。具体地，首先进行干法刻蚀去除需要形成金属硅化物区域上的氮化硅层306b，暴露出其下方的氧化物层306a。示例性地，在氮化硅层上涂敷一层光刻胶层，按照设定的图形对光刻胶层进行曝光显影后，将图形转移到光刻胶层上，然后以图案化的光刻胶层为掩膜，刻蚀掉氮化硅层。刻蚀方法为各向异性的干法刻蚀，例如等离子干法刻蚀或者反应离子刻蚀。接着，进行湿法刻蚀去除暴露在外的氧化物层。所述刻蚀液可以为氢氟酸及SC1溶液(1号标准清洗溶液)。SC1溶液是一种由氨水、双氧水以及纯水按照一定比例混合而成的混合溶液。使用该刻蚀液可以在基片表面形成亲水性表面，防止粒子吸附。
接着，以常规步骤完成后续工艺。具体地，沉积金属，然后进行快速退火处理(RTA)，由于金属可与硅反应，但是不会与硅氧化物如二氧化硅反应，所以金属只会与暴露出的半导体衬底表面或栅极结构表面发生反应形成金属硅化物。所述沉积的金属可为镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，相应地，所形成的金属硅化物可为镍基硅化物、钛基硅化物或钴基硅化物。后续可将没有发生反应的金属去除，例如可采用酸性溶液去除金属硅化物阻挡层之上没有反应的金属。在后续工艺流程中，接触孔将形成于金属硅化物之上。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制造方法的范围内。
与现有工艺相比，本发明提出的半导体器件的制造方法，能够简化工艺流程。
[示例性实施例二]
如图3b所示，本发明还提供一种半导体器件。所半导体器件通过如图2中所示的方法制造。所述半导体器件包括基底。所述基底包括半导体衬底300，所述半导体衬底300的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底300选用单晶硅材料构成。所述基底包括需要形成金属硅化物的区域以及不需要形成金属硅化物的区域。示例性地，所述需要形成金属硅化物的区域包括NMOS器件301和PMOS器件302。器件之间具有浅沟槽隔离结构303。所述NMOS器件301和PMOS器件302包括由栅电极304a、栅极侧墙304b以及栅极介电层304c组成的栅极结构。所述PMOS器件302的源极及漏极305为嵌入式SiGe结构。在所述不需要形成金属硅化物的区域上形成有金属硅化物阻挡层306，所述金属硅化物阻挡层306由氧化物层306a以及形成于所述氧化物层306a上的氮化硅层306b组成。所述金属硅化物阻挡层306在应力记忆步骤中充当应力记忆层。
与现有工艺相比，本发明提出的半导体器件具有简化的工艺流程。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成应力记忆层；
对所述基底及所述应力记忆层执行退火工艺；
刻蚀去除需要形成金属硅化物区域上的应力记忆层。
2.根据权利要求1所述的方法，其特征在于，所述应力记忆层包括依次沉积的氧化物层和氮化硅层。
3.根据权利要求1所述的方法，其特征在于，所述退火工艺包括依次执行的尖峰退火及激光退火。
4.根据权利要求3所述的方法，其特征在于，所述尖峰退火用于活化源漏区。
5.根据权利要求3所述的方法，其特征在于，所述激光退火用于应力记记。
6.根据权利要求2所述的方法，其特征在于，去除所述应力记忆层的方法包括：
使用掩膜干法刻蚀去除需要形成金属硅化物区域上的氮化硅层；以及
使用湿法刻蚀去除需要形成金属硅化物区域上的氧化物层。
7.根据权利要求6所述的方法，其特征在于，所述湿法刻蚀的刻蚀液包括氢氟酸溶液及SC1溶液。
8.根据权利要求1所述的方法，其特征在于，所述基底包括NMOS器件及PMOS器件。
9.根据权利要求8所述的方法，其特征在于，所述PMOS器件的源极及漏极为嵌入式SiGe。
10.根据权利要求1所述的方法，其特征在于，还包括在需要形成金属硅化物的区域上形成金属硅化物的步骤。
11.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-10中任一项所述的方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610848393.0A CN107871710A (zh) | 2016-09-23 | 2016-09-23 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610848393.0A CN107871710A (zh) | 2016-09-23 | 2016-09-23 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107871710A true CN107871710A (zh) | 2018-04-03 |
Family
ID=61751635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610848393.0A Pending CN107871710A (zh) | 2016-09-23 | 2016-09-23 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107871710A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611669A (zh) * | 2020-08-28 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 制作半导体元件的方法 |
| CN116206980A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117153866A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070141775A1 (en) * | 2005-12-15 | 2007-06-21 | Chartered Semiconductor Manufacturing, Ltd. | Modulation of stress in stress film through ion implantation and its application in stress memorization technique |
| US20070187770A1 (en) * | 2006-02-13 | 2007-08-16 | Jong-Hyon Ahn | Semiconductor integrated circuit device and method of manufacturing the same |
| CN101179028A (zh) * | 2006-11-08 | 2008-05-14 | 联华电子股份有限公司 | 金属氧化物半导体晶体管及其制作方法 |
| CN102709250A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | 使用应力记忆技术的半导体器件制造方法 |
| CN104022081A (zh) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104103590A (zh) * | 2013-04-15 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2016
- 2016-09-23 CN CN201610848393.0A patent/CN107871710A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070141775A1 (en) * | 2005-12-15 | 2007-06-21 | Chartered Semiconductor Manufacturing, Ltd. | Modulation of stress in stress film through ion implantation and its application in stress memorization technique |
| US20070187770A1 (en) * | 2006-02-13 | 2007-08-16 | Jong-Hyon Ahn | Semiconductor integrated circuit device and method of manufacturing the same |
| CN101179028A (zh) * | 2006-11-08 | 2008-05-14 | 联华电子股份有限公司 | 金属氧化物半导体晶体管及其制作方法 |
| CN102709250A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | 使用应力记忆技术的半导体器件制造方法 |
| CN104022081A (zh) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104103590A (zh) * | 2013-04-15 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| MICHAEL QUIRK, JULIAN SERDA: "《半导体制造技术》", 31 January 2004, 电子工业出版社 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611669A (zh) * | 2020-08-28 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 制作半导体元件的方法 |
| CN116206980A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117153866A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
| CN117153866B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867860B2 (en) | Strained channel transistor formation | |
| US8283226B2 (en) | Method for manufacturing semiconductor device | |
| US20020089003A1 (en) | Transistor in a semiconductor device and method of manufacturing the same | |
| US7888194B2 (en) | Method of fabricating semiconductor device | |
| CN102165571A (zh) | 具有高应力沟道的mos器件的制造方法 | |
| US20060237766A1 (en) | Semiconductor device using solid phase epitaxy and method for fabricating the same | |
| US20080009110A1 (en) | Metal-oxide semiconductor field effect transistor and method for manufacturing the same | |
| US7169659B2 (en) | Method to selectively recess ETCH regions on a wafer surface using capoly as a mask | |
| CN107871710A (zh) | 一种半导体器件及其制造方法 | |
| US7279430B2 (en) | Process for fabricating a strained channel MOSFET device | |
| CN108615731B (zh) | 一种半导体器件及其制造方法 | |
| CN116759462B (zh) | 一种半导体器件及其制造方法 | |
| CN105845568B (zh) | 一种半导体器件及其制作方法 | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| CN101383326A (zh) | Mos晶体管及其制造方法 | |
| US6284594B1 (en) | Formation of an interpoly capacitor structure using a chemical mechanical polishing procedure | |
| US20110001197A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| CN108172547B (zh) | 一种半导体器件的制造方法 | |
| CN107919393A (zh) | 一种半导体器件及其制造方法 | |
| KR100638422B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| CN108346698A (zh) | 一种半导体器件的制造方法 | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| JP2003179158A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180403 |
|
| RJ01 | Rejection of invention patent application after publication |