CN108346698A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN108346698A
CN108346698A CN201710059012.5A CN201710059012A CN108346698A CN 108346698 A CN108346698 A CN 108346698A CN 201710059012 A CN201710059012 A CN 201710059012A CN 108346698 A CN108346698 A CN 108346698A
Authority
CN
China
Prior art keywords
contact hole
hole opening
layer
manufacturing
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710059012.5A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710059012.5A priority Critical patent/CN108346698A/zh
Publication of CN108346698A publication Critical patent/CN108346698A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在半导体衬底中设置有第一源区和第一漏区；在半导体衬底上形成层间介电层；在层间介电层中形成第一接触孔开口，第一接触孔开口分别露出所述第一源区和所述第一漏区；进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；在第一接触孔开口的底部形成金属层；进行退火处理，以形成第一金属硅化物；在第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。本发明的方法，在覆盖层形成之前进行退火处理的步骤，使预非晶化注入区和金属层内的应力很容易释放，避免了在之后形成的覆盖层中产生裂纹缺陷，进而提高器件的性能和可靠性。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件源漏区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
为了降低器件源漏区的接触电阻，引入了金属硅化物的工艺方法，通常金属硅化物形成在器件源漏区的表面上，所述金属硅化物具有较低的电阻率，可以显著减小源漏区的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。
目前有一种金属硅化物的制造方法包括以下步骤：首先在半导体衬底中形成源区和漏区，接着，在半导体衬底的表面上形成层间介电层，随后，在层间介电层中形成接触孔开口，以分别露出所述源区和所述漏区，再对露出的源区和漏区进行预非晶化离子注入(PAI)，以降低肖特基势垒高度(SBH)，从而改善器件性能，再在接触孔开口的底部和侧壁上依次沉积形成金属层(例如Ti)和覆盖层(例如TiN)，再进行激光退火，以使Ti金属层与源区和漏区中的Si反应形成金属硅化物(例如TiSi)，在退火过程中，由于预非晶化离子注入后的源漏区(例如，预非晶化离子注入后的硅)，金属层(例如Ti)和覆盖层(例如TiN)三个膜层之间存在热膨胀差异，导致在膜层之间产生很大的应力，如果应力太大，将会在覆盖层上形成裂纹，特别是在覆盖层的拐角处，之后沉积的导电层(例如W)可能会扩散进入半导体衬底中，影响金属硅化物的形成和导致形成管道(piping)，而管道的存在对硅化物的形成具有负面影响，在硅化物形成的过程中，硅化物会沿着位错快速向里面扩散，可能会穿过节导致节的失效的问题的出现，最终影响器件的可靠性和性能。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；
在所述半导体衬底上形成层间介电层；
在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；
进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；
在所述第一接触孔开口的底部形成金属层；
进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；
在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。
进一步，所述半导体衬底包括PMOS器件区，所述第一源区和所述第一漏区设置在所述PMOS器件区内。
进一步，所述半导体衬底还包括NMOS器件区，在所述NMOS器件区的所述半导体衬底中设置有第二源区和第二漏区，所述方法进一步包括以下步骤：
在形成所述第一接触孔开口的步骤中，同时在所述层间介电层中形成第二接触孔开口，所述第二接触孔开口分别露出所述第二源区和所述第二漏区。
进一步，所述预非晶化离子注入为毯式预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区以及分别在所述第二源区和所述第二漏区内形成第二预非晶化注入区。
进一步，所述预非晶化离子注入的注入离子包括锗。
进一步，在所述第一接触孔开口的底部形成所述金属层的步骤中，还同时在所述第二接触孔开口的底部形成所述金属层，所述退火处理步骤还同时使所述金属层与所述第二源区和所述第二漏区反应生成第二金属硅化物。
进一步，在形成所述第二金属硅化物之后，还包括在所述第二金属硅化物和所述第二接触孔开口的侧壁上形成覆盖层的步骤。
进一步，在形成所述金属层之前，还包括进行预清洗步骤，以去除自然氧化层。
进一步，在所述PMOS器件区的所述半导体衬底上形成有第一栅极结构，所述第一源区和所述第一漏区位于所述第一栅极结构的两侧，在所述NMOS器件区的所述半导体衬底上形成有第二栅极结构，所述第二源区和所述第二漏区位于所述第二栅极结构的两侧。
进一步，在形成所述覆盖层之后，还包括以下步骤：在所述第一接触孔开口和所述第二接触孔开口中填充导电层，以分别形成第一接触孔和第二接触孔。
进一步，在形成所述层间介电层之前，还包括在所述第一源区和所述第一漏区中形成第一应力层的步骤，其中，所述第一接触孔开口的底部位于所述第一应力层中，所述第一金属硅化物形成在所述第一应力层表面。
进一步，在形成所述层间介电层之前，还包括在所述第二源区和所述第二漏区中形成第二应力层的步骤，其中，所述第二接触孔开口的底部位于所述第二应力层中，所述第二金属硅化物形成在所述第二应力层表面。
进一步，所述第二应力层的材料包括SiP，其中，磷的浓度范围为8E20～2E21/cm3。
进一步，所述退火处理的温度范围为800℃～1100℃。
进一步，所述金属层的材料包括Ti，所述覆盖层的材料包括TiN。
进一步，所述金属层还形成在所述第一接触孔开口的侧壁上，以及所述金属层还形成在所述第二接触孔开口的侧壁上。
本发明的制造方法，由于在覆盖层形成之前进行退火处理的步骤，因此，在退火的过程中，可以使预非晶化注入区和金属层内的应力很容易释放，防止应力过大问题的出现，进而避免了在之后形成的覆盖层中产生裂纹缺陷，并且在形成金属硅化物之后再形成覆盖层，形成的覆盖层具有很好的扩散阻挡效果，有效包裹之后填充在接触孔开口中的导电层，防止导电层中的金属原子扩散进入金属硅化物中，并且避免了由于金属原子的扩散而形成管道(piping)以及对金属硅化物的形成造成的负面影响，进而提高器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1I示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决前述的技术问题，本发明提供一种半导体器件的制造方法，如图2所述，主要包括以下步骤：
步骤S1，提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；
步骤S2，在所述半导体衬底上形成层间介电层；
步骤S3，在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；
步骤S4，进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；
步骤S5，在所述第一接触孔开口的底部形成金属层；
步骤S6，进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；
步骤S7，在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。
本发明的制造方法，由于在覆盖层形成之前进行退火处理的步骤，因此，在退火的过程中，可以使预非晶化注入区和金属层内的应力很容易释放，防止应力过大问题的出现，进而避免了在之后形成的覆盖层中产生裂纹缺陷，并且在形成金属硅化物之后再形成覆盖层，形成的覆盖层具有很好的扩散阻挡效果，有效包裹之后填充在接触孔开口中的导电层，防止导电层中的金属原子扩散进入金属硅化物中，并且避免了由于金属原子的扩散而形成管道(piping)以及对金属硅化物的形成造成的负面影响，进而提高器件的性能和可靠性。
下面，参考图1A至图1I对本发明的半导体器件的制造方法做详细描述，其中，图1A至图1I示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图。
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括PMOS器件区，在所述PMOS器件区内的所述半导体衬底中设置有第一源区和第一漏区。
具体地，如图1A所示，半导体衬底100为体硅衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述PMOS器件区的半导体衬底上形成有第一栅极结构1021，在所述NMOS器件区的半导体衬底上形成有第二栅极结构1022。
示例性地，本发明的半导体器件为FinFET器件，在每个所述PMOS器件区的半导体衬底上形成有第一鳍片结构，则在所述NMOS器件区的半导体衬底上形成有第二鳍片结构，所述第一栅极结构1021横跨所述第一鳍片结构，第二栅极结构1022横跨所述第二鳍片结构。
在一个示例中，以FinFET器件为例，为了获得如图1A所示的结构，可以执行以下步骤A1至A8：
首先，执行步骤A1，在半导体衬底上形成多个鳍片结构，例如，在所述半导体衬底上的所述PMOS器件区和所述NMOS器件区内分别形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
随后，还可执行步骤A2，沉积隔离材料层，以覆盖前述的所有鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
然后回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。
接着，执行步骤A3，形成横跨所述第一鳍片结构的第一伪栅极结构和横跨第二鳍片结构的第二伪栅极结构，其中伪栅极结构均包括伪栅极介电层和伪栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的伪栅极结构(或者栅极结构)，是指在鳍片结构的部分的上表面和侧面均形成有伪栅极结构，并且该伪栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成伪栅极介电层和伪栅极材料层。
其中，所述伪栅极介电层可以选用常用的氧化物，例如SiO2，所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述伪栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述伪栅极介电层和伪栅极材料层，以形成所述第一伪栅极结构和第二伪栅极结构。具体地，在所述伪栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述伪栅极材料层，最后去除光刻胶层。
之后，还可选择性地，在所述第一伪栅极结构和第二伪栅极结构的侧壁上形成偏移侧墙。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成偏移侧墙。也可以在伪栅极结构的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
可选地，对第一伪栅极结构以及第二伪栅极结构两侧分别执行LDD离子注入步骤并退火活化。
LDD离子注入以在源/漏区形成轻掺杂漏(LDD)结构可以降低电场，并可以显著改进热电子效应。
对PMOS器件区的第一伪栅极结构两侧的第一鳍片结构进行LDD离子注入，以形成P型轻掺杂漏(LDD)，其注入离子可以为任意的P型掺杂离子，包括但不限于硼(B)离子、铟(In)离子。
对NMOS器件区的第二伪栅极结构两侧的第二鳍片结构进行LDD离子注入进行LDD离子注入，以形成N型轻掺杂漏(LDD)，其注入离子可以为任意适合的N型掺杂离子，包括但不限于磷(P)离子、砷(As)离子。
可选地，在所述伪栅极结构的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
接着，执行步骤A4，在第一伪栅极结构两侧所述PMOS器件区内的预定形成第一源区和第一漏区的区域形成第一应力层1031。
在一个示例中，形成第一应力层1031的方法包括：刻蚀所述第一栅极结构1021两侧的部分所述第一鳍片结构，以在预定形成第一源区和第一漏区的区域形成第一凹槽；再在所述第一凹槽中选择性外延生长所述第一应力层1031。更优选，第一凹槽还可以为“∑”形凹槽。
选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。
第一应力层1031的材料可以包括SiGe或其他可提供压应力的适合的材料。具体地，可采用化学气相沉积方法或者气体源分子束外延方法生长SiGe，用硅烷或者乙硅烷作为硅源，同时加入一定量的锗烷。例如，选用GeH4和SiH2Cl2作为反应气体，并选择H2作为载气，其中反应气体和载气的流量比为0.01-0.1，沉积的温度为300-1000℃，优选为650-750℃，气体压力为1-50Torr，优选为20-40Torr。
第一应力层的材料可以包括SiGe或其他可提供压应力的适合的材料。具体地，可采用化学气相沉积方法或者气体源分子束外延方法生长原位掺杂的SiGe，用硅烷或者乙硅烷作为硅源，同时加入一定量的锗烷。例如，选用GeH4和SiH2Cl2作为反应气体，并选择H2作为载气，其中反应气体和载气的流量比为0.01-0.1，沉积的温度为300℃-1000℃，优选为650℃-750℃，气体压力为1Torr-50Torr，优选为20Torr-40Torr，还可选择性地同时可在沉积工艺期间通过提供如硼、二氟化硼(BF2)及/或乙硼烷(B2H6)等掺质剂以使SiGe外延层包括如硼之类的P型掺杂杂质。
其中，原位掺杂P型掺杂杂质的第一应力层可用于在PMOS器件区内形成源/漏区，例如重掺杂的源/漏区。
在PMOS内形成具有压应力的应力层，CMOS器件的性能可以通过将压应力作用于PMOS来提高。
进一步地，所述第一应力层1031形成于所述第一鳍片结构中，并且所述第一应力层1031的顶面高于所述第一鳍片结构的顶面。
接着，执行步骤A5，在第二伪栅极结构两侧所述NMOS器件区内的预定形成第二源区和第二漏区的区域形成第二应力层1032。
在所述NMOS区内的第二栅极结构1022两侧的所述第二鳍片结构中的预定形成第二源区和第二漏区的区域形成第二应力层1032。
具体地，形成第二应力层1032的方法包括：刻蚀所述第二栅极结构1022两侧的部分所述第二鳍片结构，以在预定形成NMOS器件的第二源区和第二漏区的区域形成第二凹槽；再在所述第二凹槽中选择性外延生长所述第二应力层1032。
选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。
在NMOS中，第二应力层1032通常具有拉应力。第二应力层1032的材料可以为SiP、SiC或其他可提供拉应力的适合的材料。本实施例中，较佳地选择SiP作为第二应力层1032。具体地，可采用化学气相沉积方法或者气体源分子束外延方法生长SiP，用硅烷或者乙硅烷作为硅源，磷烷作为磷源。
可选地，在所述SiP中磷的浓度范围为8E20～2E21/cm3。
进一步地，所述第二应力层1032形成于所述第二鳍片结构中，并且所述第二应力层1032的顶面高于所述第二鳍片结构的顶面。
值得一提的是，步骤A4和步骤A5的顺序还可以进行调换。
执行步骤A6，形成接触孔蚀刻停止层(未示出)，以覆盖所述半导体衬底和所述第一伪栅极结构和第二伪栅极结构。
具体地，所述接触孔蚀刻停止层覆盖整个半导体衬底的表面，包括覆盖层以及第一伪栅极结构和第二伪栅极结构。
采用共形沉积工艺形成接触孔蚀刻停止层，以使形成的接触孔蚀刻停止层具有良好的阶梯覆盖特性，接触孔蚀刻停止层的材料优选氮化硅。
接着，执行步骤A7，沉积第一层间介电层101并平坦化，以填充各个伪栅极结构之间的间隙。
具体地，沉积第一层间介电层101并平坦化，平坦化所述对层间介电层101至第一伪栅极结构和第二伪栅极结构的顶部。
其中，所述层间介电层101可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
之后，去除第一伪栅极结构和第二伪栅极结构，包括依次去除伪栅极介电层和伪栅极材料层，以在PMOS器件区的半导体衬底100上形成栅极沟槽，在NMOS器件区的半导体衬底100上形成栅极沟槽，该PMOS器件区内的栅极沟槽在所述第一鳍片结构的延伸方向上露出部分所述第一鳍片结构，NMOS器件区的栅极沟槽在所述第二鳍片结构的延伸方向上露出部分所述第二鳍片结构。
随后，执行步骤A8，在所述PMOS器件区的栅极沟槽中形成第一栅极结构1021，在所述NMOS器件区的栅极沟槽中形成第二栅极结构1022。
其中，第一栅极结构1021和第二栅极结构1022均为金属栅极叠层结构。
示例性地，第一栅极结构1021包括形成在所述PMOS器件区内的栅极沟槽底部的界面层，依次形成在栅极沟槽的底部和侧壁上并位于所述界面层上方的高k介电层、第一覆盖层、P型功函数层、N型功函数和第二覆盖层，以及填充所述栅极沟槽的栅电极层。
示例性地，所述第二栅极结构1022包括形成在所述NMOS器件区内的栅极沟槽底部的界面层，依次形成在栅极沟槽的底部和侧壁上并位于所述界面层上方的高k介电层、第一覆盖层、N型功函数和第二覆盖层，以及填充所述栅极沟槽的栅电极层。
其中，可以使用本领域技术人员熟知的任何适合的方法形成所述第一栅极结构和第二栅极结构，在此不做一一赘述。
值得一提的是，本发明的所述第一栅极结构1021和第二栅极结构1022还可以为其他类型的栅极结构，例如栅极结构包括自下而上依次层叠的栅极介电层和栅极层，栅极介电层可以为氧化硅等介电材料，栅极层可以为多晶硅等材料。
至此，经过上述步骤获得如图1A所述的结构。
之后，执行步骤二，在所述第一层间介电层以及所述第一栅极结构和所述第二栅极结构的表面上形成第二层间介电层。
具体地，如图1B所示，沉积形成所述第二层间介电层104，以覆盖所述第一层间介电层101以及所述第一栅极结构1021和所述第二栅极结构1022的表面，并平坦化。
所述第二层间介电层104可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
所述第二层间介电层104的厚度可以为任意适合的数值，在此不做具体限定，第二层间介电层104的顶面高于所述第一栅极结构1021和第二栅极结构1022的顶面。
接着，执行步骤三，在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区，在所述层间介电层中形成第二接触孔开口，所述第二接触孔开口分别露出所述第二源区和所述第二漏区。
在一个示例中，形成所述第一接触孔开口和所述第二接触孔开口的方法包括以下步骤：
首先，如图1C所示，蚀刻所述层间介电层(包括第二层间介电层104和第一层间介电层101)停止于所述半导体衬底的表面上，以形成第一接触孔开口1051和第二接触孔开口1052，本实施例中，在PMOS器件区内形成有第一应力层1031，在NMOS器件区内形成有第二应力层1032，所述第一接触孔开口1051的底部位于所述第一应力层1031中，所述第二接触孔开口1052的底部位于所述第二应力层1032中。
进一步地，所述第一接触孔开口1051的底部位于所述第一应力层1031的顶面以下所述半导体衬底的顶面以上(例如第一鳍片结构的顶面以上)，所述第二接触孔开口1052的底部位于所述第二应力层1032的顶面以下所述半导体衬底的顶面以上(例如第二鳍片结构的顶面以上)。
具体地，可首先在第二层间介电层104的表面上形成图案化的光刻胶层，该光刻胶层定义预定形成的第一接触孔开口和第二接触孔开口的位置和尺寸等，再以该图案化的光刻胶为掩膜依次蚀刻第二层间介电层和第一层间介电层，分别停止于所述第一应力层和第二应力层中，以形成第一接触孔开口1051和第二接触孔开口1052。
随后，去除图案化的光刻胶层，例如使用灰化的方法去除所述光刻胶层。
接着，执行步骤四，进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区，并分别在所述第二源区和第二漏区内形成第二预非晶化注入区。
在一个示例中，如图1D所示，进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区107，并分别在所述第二源区和第二漏区内形成第二预非晶化注入区108。
本步骤中的预非晶化离子注入较佳地为毯式预非晶化离子注入(blanket PAIimplant)，即，不利用掩模而对所述第一源区、所述第一漏区、所述第二源区和第二漏区进行预非晶化离子注入。
其中，预非晶化离子注入的注入离子包括In、C、N或者Ge中的一种或几种，或者也可以为其他适合的离子，本实施例中，较佳地所述预非晶化离子注入的注入离子为Ge。
示例性地，所述预非晶化离子注入的能量范围为100eV～3KeV，掺杂剂量范围为1E15/cm2～1E16/cm2，上述参数仅作为示例，对于其他适合的数值范围也可以适用于本发明。
通过高能量离子流对所述第一源区和第一漏区的表面进行离子轰击使其非晶化，以在第一源区和第一漏区内形成第一预非晶化注入区，而高能离子流对第二源区和第二漏区的表面进行离子轰击使其非晶化，以在第二源区和第二漏区内形成第二预非晶化注入区。
示例性地，在所述第一源区和第一漏区内形成有第一应力层时，所述预非晶化离子注入使从所述第一接触孔开口1051中露出的部分所述第一应力层非晶化，形成第一预非晶化注入区107，可选地，第一预非晶化注入区107的底部位于所述半导体衬底的顶面以上。
示例性地，在所述第二源区和第二漏区内形成有第一应力层时，所述第二预非晶化离子注入使从所述第二接触孔开口1052中露出的部分所述第二应力层非晶化，形成第二预非晶化注入区108，可选地，第二预非晶化注入区108的底部位于所述半导体衬底的顶面以上。
预非晶化离子注入的目的是防止在金属硅化物形成的过程中，金属硅化物会沿着位错快速向里面扩散，可能会穿过节导致节的失效的问题的出现，也即防止形成管道(piping)。
随后，执行步骤五，在所述层间介电层中形成第三接触孔开口和第四接触孔开口，其中，所述第三接触孔开口露出所述第一栅极结构的顶面，所述第四接触孔开口露出所述第二栅极结构的顶面。
具体地，如图1E所示，在所述层间介电层中形成第三接触孔开口1053和第四接触孔开口1054，其中，所述第三接触孔开口1053露出所述第一栅极结构1021的顶面，所述第四接触孔开口1054露出所述第二栅极结构1022的顶面。
示例性地，在第二层间介电层104上形成图案化的光刻胶层10，该图案化的光刻胶层定义第三接触孔开口和第四接触孔开口的位置、尺寸和图案等参数，再以图案化的光刻胶层为掩膜，蚀刻所述第二层间介电层104停止于第一栅极结构和第二栅极结构的表面上，以形成所述第三接触孔开口1053和第四接触孔开口1054。
随后，可以使用例如灰化的方法去除该光刻胶层。
随后，执行步骤六，进行预清洗步骤，以去除自然氧化层。
具体地，如图1F所示，进行预清洗步骤，以去除所述第一接触孔开口、第二接触孔开口、第三接触孔开口和第四接触孔开口底部的氧化层，例如自然氧化层，以使后续步骤沉积的金属层能和接触孔开口底部的源/漏区直接接触。
该预清洗可以使用本领域技术人员熟知的任何适合的方法，例如使用包括氢氟酸的清洗液等。
随后，执行步骤七，在所述第一接触孔开口和所述第二接触孔开口的底部形成金属层。
具体地，如图1G所示，可仅在所述第一接触孔开口和所述第二接触孔开口的底部形成金属层109。
示例性地，如图1G所示，可在所述第一接触孔开口、所述第二接触孔开口、第三接触孔开口和第四接触孔开口的底部和侧壁上均形成金属层109。
其中，金属层109的材料可以使用钛(Ti)、含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料，本实施例中，所述金属层109的材料使用Ti。
可以使用本领域技术人员熟知的任何适合的方法沉积形成所述金属层109，包括但不限于化学气相沉积方法或物理气相沉积方法等。
随后，执行步骤八，进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物。
具体地，如图1H所示，进行退火处理，以使所述金属层109与所述第一源区和所述第一漏区接触的部分反应生成第一金属硅化物107a，所述退火处理步骤还同时使所述金属层109与所述第二源区和所述第二漏区反应生成第二金属硅化物108a，具体为使金属层109与所述第二源区和所述第二漏区接触的部分反应生成第二金属硅化物108a。
在一个示例中，在PMOS器件区的第一源区和第一漏区内形成有第一应力层1031时，在所述第一接触孔开口的底部和侧壁上形成有金属层109与第一应力层1031接触的部分反应生成第一金属硅化物107a，其中，具体地为与第一应力层1031中的硅反应。
在一个示例中，在NMOS器件区的第二源区和第二漏区内形成有第二应力层1032时，在所述第二接触孔开口的底部和侧壁上形成有金属层109与第二应力层1032接触的部分反应生成第二金属硅化物108a，其中，具体地为与第二应力层1032中的硅反应。
其中，所使用的金属层的材料决定形成的金属硅化物的材质，例如，在所述金属层109的材料为Ti时，形成的第一金属硅化物和第二金属硅化物的材料可以包括TiSi。
本实施例中的退火处理步骤可以使用任何适合的退火方法，例如炉管退火、激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火。本实施例中，较佳地，退火处理使用激光退火(laser anneal)。
其中，退火的温度范围可以为800℃～1100℃，较佳地，退火的温度为850℃。退火时间可以为任意适合的时间，例如，退火时间范围可以为400μs～800μs，该退火时间也即使用激光退火时的停留时间(Dwell time)。
在一个示例中，第一金属硅化物107a包围所述第一接触孔开口的底部，并且第一金属硅化物107a的底部位于第一应力层1031中并高于所述半导体衬底的顶面。
进一步地，所述第一金属硅化物107a形成在所述第一应力层1031表面。
在一个示例中，第二金属硅化物108a包围所述第二接触孔开口的底部，并且第二金属硅化物108a的底部位于第二应力层1032中并高于所述半导体衬底的顶面。
进一步地，所述第二金属硅化物107a形成在所述第二应力层1032表面。
并且，由于执行本步骤的退火处理时，还未进行之后的覆盖层的沉积，因此，可以使的预非晶化注入区和金属层内的应力很容易释放，防止应力过大问题的出现，进而避免了在之后形成的覆盖层中产生裂纹缺陷。
随后，执行步骤九，在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。
具体地，如图1I所示，在所述第一金属硅化物107a上和所述第一接触孔开口的侧壁上形成覆盖层110，示例性地，在所述第一接触孔开口的侧壁上形成有金属层109时，在所述第一接触孔开口侧壁上的所述金属层109的表面上以及所述第一金属硅化物107a的表面上形成覆盖层110。
在一个示例中，如图1I所示，在所述第二金属硅化物108a上和所述第二接触孔开口的侧壁上形成覆盖层110，示例性地，在所述第二接触孔开口的侧壁上形成有金属层109时，在所述第二接触孔开口侧壁上的所述金属层109的表面上以及所述第二金属硅化物108a的表面上形成覆盖层110。
示例性地，如图1I所示，可在所述第三接触孔开口和第四接触孔开口的底部和侧壁上的所述金属层109的表面上形成覆盖层110。
其中覆盖层110的制备方法可选用物理气相沉积(PVD)，覆盖层可于介于-40℃～400℃的温度与约介于0.1毫托(mTorr)～100毫托(mTorr)的压力下形成。覆盖层110材料为金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，覆盖层110亦可能包括多个膜层，本实施例中，所述覆盖层110包括TiN层。
该覆盖层110的作用在于避免之后形成的导电层相其他膜层中扩散，例如向金属硅化物扩散或层间介电层中扩散。
之后，执行步骤十，形成导电层填充所述第一接触孔开口、第二接触孔开口、第三接触孔开口和第四接触孔开口，以分别形成第一接触孔、第二接触孔、第三接触孔和第四接触孔。
具体地，继续如图1I所示，形成导电层111填充所述第一接触孔开口、第二接触孔开口、第三接触孔开口和第四接触孔开口并进行平坦化，以分别形成第一接触孔、第二接触孔、第三接触孔和第四接触孔。
导电材料可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
其中，导电层可以为本领域技术人员熟知的任何适合的导电材料，包括但不限金属材料。较佳地，导电层为钨材料。在另一实施例中，导电层可为钴(Co)、钼(Mo)、氮化钛(TiN)以及含有钨的导电材料或其组合。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。所述平坦化停止于所述第二层间介电层104的表面上。
所述第一接触孔结构与所述PMOS器件区的源/漏区电连接，所述第二接触孔结构与所述NMOS器件区的源/漏区电连接，所述第三接触孔结构电连接所述第一栅极结构，所述第四接触孔结构电连接所述第二栅极结构。
至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需其他的步骤，在此不做一一赘述。
综上所述，本发明的制造方法，由于在覆盖层形成之前进行退火处理的步骤，因此，在退火的过程中，可以使预非晶化注入区和金属层内的应力很容易释放，防止应力过大问题的出现，进而避免了在之后形成的覆盖层中产生裂纹缺陷，并且在形成金属硅化物之后再形成覆盖层，形成的覆盖层具有很好的扩散阻挡效果，有效包裹之后填充在接触孔开口中的导电层，防止导电层中的金属原子扩散进入金属硅化物中，并且避免了由于金属原子的扩散而形成管道(piping)以及对金属硅化物的形成造成的负面影响，进而提高器件的性能和可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；
在所述半导体衬底上形成层间介电层；
在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；
进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；
在所述第一接触孔开口的底部形成金属层；
进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；
在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。
2.如权利要求1所述的制造方法，其特征在于，所述半导体衬底包括PMOS器件区，所述第一源区和所述第一漏区设置在所述PMOS器件区内。
3.如权利要求2所述的制造方法，其特征在于，所述半导体衬底还包括NMOS器件区，在所述NMOS器件区的所述半导体衬底中设置有第二源区和第二漏区，所述方法进一步包括以下步骤：
在形成所述第一接触孔开口的步骤中，同时在所述层间介电层中形成第二接触孔开口，所述第二接触孔开口分别露出所述第二源区和所述第二漏区。
4.如权利要求3所述的制造方法，其特征在于，所述预非晶化离子注入为毯式预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区以及分别在所述第二源区和所述第二漏区内形成第二预非晶化注入区。
5.如权利要求1或4所述的制造方法，其特征在于，所述预非晶化离子注入的注入离子包括锗。
6.如权利要求3所述的制造方法，其特征在于，在所述第一接触孔开口的底部形成所述金属层的步骤中，还同时在所述第二接触孔开口的底部形成所述金属层，所述退火处理步骤还同时使所述金属层与所述第二源区和所述第二漏区反应生成第二金属硅化物。
7.如权利要求6所述的制造方法，其特征在于，在形成所述第二金属硅化物之后，还包括在所述第二金属硅化物和所述第二接触孔开口的侧壁上形成覆盖层的步骤。
8.如权利要求1所述的制造方法，其特征在于，在形成所述金属层之前，还包括进行预清洗步骤，以去除自然氧化层。
9.如权利要求3所述的制造方法，其特征在于，在所述PMOS器件区的所述半导体衬底上形成有第一栅极结构，所述第一源区和所述第一漏区位于所述第一栅极结构的两侧，在所述NMOS器件区的所述半导体衬底上形成有第二栅极结构，所述第二源区和所述第二漏区位于所述第二栅极结构的两侧。
10.如权利要求7所述的制造方法，其特征在于，在形成所述覆盖层之后，还包括以下步骤：在所述第一接触孔开口和所述第二接触孔开口中填充导电层，以分别形成第一接触孔和第二接触孔。
11.如权利要求3所述的制造方法，其特征在于，在形成所述层间介电层之前，还包括在所述第一源区和所述第一漏区中形成第一应力层的步骤，其中，所述第一接触孔开口的底部位于所述第一应力层中，所述第一金属硅化物形成在所述第一应力层表面。
12.如权利要求6所述的制造方法，其特征在于，在形成所述层间介电层之前，还包括在所述第二源区和所述第二漏区中形成第二应力层的步骤，其中，所述第二接触孔开口的底部位于所述第二应力层中，所述第二金属硅化物形成在所述第二应力层表面。
13.如权利要求12所述的制造方法，其特征在于，所述第二应力层的材料包括SiP，其中，磷的浓度范围为8E20～2E21/cm3。
14.如权利要求1所述的制造方法，其特征在于，所述退火处理的温度范围为800℃～1100℃。
15.如权利要求1所述的制造方法，其特征在于，所述金属层的材料包括Ti，所述覆盖层的材料包括TiN。
16.如权利要求6所述的制造方法，其特征在于，所述金属层还形成在所述第一接触孔开口的侧壁上，以及所述金属层还形成在所述第二接触孔开口的侧壁上。
CN201710059012.5A 2017-01-23 2017-01-23 一种半导体器件的制造方法 Pending CN108346698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710059012.5A CN108346698A (zh) 2017-01-23 2017-01-23 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710059012.5A CN108346698A (zh) 2017-01-23 2017-01-23 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN108346698A true CN108346698A (zh) 2018-07-31

Family

ID=62963134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710059012.5A Pending CN108346698A (zh) 2017-01-23 2017-01-23 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN108346698A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397531A (zh) * 2019-08-13 2021-02-23 联华电子股份有限公司 半导体元件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541280B2 (en) * 2010-09-29 2013-09-24 The Institute Of Microelectronics, Chinese Academy Of Sciences Semiconductor structure and method for manufacturing the same
CN103579112A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 Cmos及其形成方法
CN104701150A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20150206881A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Formation Of Silicide Contacts In Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541280B2 (en) * 2010-09-29 2013-09-24 The Institute Of Microelectronics, Chinese Academy Of Sciences Semiconductor structure and method for manufacturing the same
CN103579112A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 Cmos及其形成方法
CN104701150A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20150206881A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Formation Of Silicide Contacts In Semiconductor Devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397531A (zh) * 2019-08-13 2021-02-23 联华电子股份有限公司 半导体元件及其制造方法

Similar Documents

Publication Publication Date Title
US10037924B2 (en) Fin-FET device and fabrication method thereof
US9997631B2 (en) Methods for reducing contact resistance in semiconductors manufacturing process
CN103050530A (zh) FinFET器件及其制造方法
KR101820233B1 (ko) 상호접속 구조물, 이의 제조 방법, 및 이를 사용한 반도체 디바이스
TWI556427B (zh) 緩衝層及其形成方法
JP2009523326A (ja) ゲートの頂部が拡張された半導体トランジスタ
US20210313235A1 (en) Semiconductor Device and Method
CN106409679A (zh) 具有掺杂的隔离绝缘层的鳍式场效应晶体管
CN102074479A (zh) 半导体器件及其制造方法
CN106531686A (zh) 互连结构和其制造方法及半导体器件
TWI831110B (zh) 半導體裝置及其製造方法
CN110634866B (zh) 一种cmos晶体管、cmos晶体管的制备方法及电子设备
US9954067B2 (en) Semiconductor device and manufacturing method thereof
CN110571193B (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
CN108630533B (zh) 一种半导体器件的制造方法
CN108346658A (zh) 一种半导体器件及其制造方法和电子装置
CN108346698A (zh) 一种半导体器件的制造方法
US20220262925A1 (en) Nano-Fet Semiconductor Device and Method of Forming
CN108447823A (zh) 一种半导体器件及其制造方法和电子装置
CN108346697A (zh) 一种半导体器件及其制造方法和电子装置
US9871035B2 (en) Semiconductor device with metal silicide blocking region and method of manufacturing the same
CN108447824A (zh) 一种半导体器件及其制造方法
TWI821698B (zh) 半導體元件及其製造方法
TWI832320B (zh) 形成具有接觸特徵之半導體裝置的方法
CN108346563B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731

RJ01 Rejection of invention patent application after publication