CN100461453C - 金属氧化物半导体晶体管及其制造方法 - Google Patents
金属氧化物半导体晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100461453C CN100461453C CNB2005101088398A CN200510108839A CN100461453C CN 100461453 C CN100461453 C CN 100461453C CN B2005101088398 A CNB2005101088398 A CN B2005101088398A CN 200510108839 A CN200510108839 A CN 200510108839A CN 100461453 C CN100461453 C CN 100461453C
- Authority
- CN
- China
- Prior art keywords
- clearance wall
- oxide semiconductor
- semiconductor transistor
- layer
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种金属氧化物半导体晶体管的制造方法,是先于一衬底上形成栅极结构,再于栅极结构侧壁形成偏移间隙壁。然后,进行第一离子注入工艺,以于栅极结构侧边的衬底内形成LDD,再于偏移间隙壁的侧壁形成另一间隙壁。接着,进行第二离子注入工艺,以于前述间隙壁侧边的衬底内形成源极与漏极,再于源极与漏极表面形成一硅化金属层。之后,于硅化金属层表面形成一氧化层,再将间隙壁去除。随后,于衬底上形成一层蚀刻中止层。由于硅化金属层表面有氧化层保护,所以不会受到去除间隙壁时所采用的溶剂损害。
Description
技术领域
本发明涉及一种金属氧化物半导体晶体管(MOS transistor)及其制造方法,特别是涉及一种可防止硅化金属层(metal silicide layer)损坏的金属氧化物半导体晶体管及其制造方法。
背景技术
目前在制作金属氧化物半导体晶体管时,为了要提升通道移动率(channel mobility),通常会在硅化金属层形成后移除间隙壁。之后,可依照元件是N型或P型来选择在衬底上形成可当作接触窗蚀刻中止层(contactetching stop layer,CESL)的一层高张力(tensile)或高压缩(compression)的介电层。
然而,目前大多是以氮化硅作为间隙壁的材料,所以一般多使用热磷酸来移除间隙壁。因此,在移除间隙壁期间,硅化金属层将遭遇大量热磷酸而导致其受到损害。尤其是使用硅化镍(NiSi)作为硅化金属层的材料时,硅化金属层所受的严重损害更会影响整体元件的表现。
发明内容
本发明的目的就是在提供一种金属氧化物半导体晶体管,具有不受损害的硅化金属层。
本发明的再一目的是提供一种金属氧化物半导体晶体管的制造方法,可避免硅化金属层受到损害而影响整体元件的表现。
本发明提出一种金属氧化物半导体晶体管,包括衬底、栅极结构、偏移间隙壁(offset spacer)、LDD、源极与漏极、硅化金属层、氧化层与蚀刻中止层。其中,栅极结构位于衬底上,偏移间隙壁则位于栅极结构的侧壁。而LDD是位于栅极结构侧边的衬底内,源极与漏极则分别位于栅极结构侧边的LDD以外的衬底内。此外,硅化金属层是位于源极与漏极表面,氧化层则是位于硅化金属层表面。而蚀刻中止层是位于衬底上覆盖氧化层、偏移间隙壁与栅极结构。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述的氧化层的厚度可在10埃~30埃之间。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述蚀刻中止层的材料包括氮化硅。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述的硅化金属层的材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述偏移间隙壁的材料包括氧化硅或者偏移间隙壁可以是ONO层。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述偏移间隙壁的厚度例如小于400埃。
依照本发明的优选实施例所述金属氧化物半导体晶体管,上述栅极结构包括栅氧化层、多晶硅层与顶盖层,其中多晶硅层位于栅氧化层上,而顶盖层则位于多晶硅层上。
本发明再提出一种金属氧化物半导体晶体管的制造方法,包括于一衬底上形成栅极结构,再于栅极结构侧壁形成一偏移间隙壁。然后,进行第一离子注入工艺,以于栅极结构侧边的衬底内形成LDD,再于偏移间隙壁的侧壁形成另一间隙壁。接着,进行第二离子注入工艺,以于前述间隙壁侧边的衬底内形成源极与漏极,再于源极与漏极表面形成一硅化金属层。之后,于硅化金属层表面形成一氧化层,再将间隙壁去除。随后,于衬底上形成一层蚀刻中止层覆盖氧化层、偏移间隙壁与栅极结构。
依照本发明的优选实施例所述的制造方法,上述于硅化金属层表面形成氧化层的方法包括氧等离子体处理(O2 plasma treatment)。
依照本发明的优选实施例所述的制造方法,于硅化金属层表面形成氧化层及去除间隙壁的步骤包括先利用热磷酸去除部分该间隙壁,并剩余部分间隙壁,再使用去离子水(DI water)冲洗或是用去离子水和臭氧处理(DI-O3treatment),以形成前述氧化层。然后,利用热磷酸去除剩余的间隙壁。
依照本发明的优选实施例所述的制造方法,上述的氧化层的厚度约在10埃~30埃之间。
依照本发明的优选实施例所述的制造方法,上述的蚀刻中止层的材料包括氮化硅。
依照本发明的优选实施例所述的制造方法,上述的硅化金属层的材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。
依照本发明的优选实施例所述的制造方法,上述的偏移间隙壁的材料包括氧化硅或者偏移间隙壁可以是ONO层。
本发明因为在移除间隙壁之前就在硅化金属层表面形成一层薄薄的氧化层,所以可避免硅化金属层受到用来移除间隙壁的磷酸损伤。
为让本发明的上述和其它目的、特征和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1绘示为依照本发明的优选实施例的金属氧化物半导体晶体管的结构剖面示意图。
图2A~图2H是依照本发明的优选施例的金属氧化物半导体晶体管的制造流程剖面示意图。
图3是图2E~图2H的步骤图。
简单符号说明
10:金属氧化物半导体晶体管
100、200:衬底
102、202:栅极结构
104、210:偏移间隙壁
106、214:LDD
108a、220a:源极
108b、220b:漏极
110、222:硅化金属层
112、224:氧化层
114、226:蚀刻中止层
121、204:栅氧化层
122、206:多晶硅层
123、208:顶盖层
212、218:离子注入工艺
300~360:步骤
具体实施方式
图1绘示为依照本发明的一优选实施例的金属氧化物半导体晶体管的结构剖面示意图。
请参照图1,本实施例的金属氧化物半导体晶体管10包括衬底100、栅极结构102、偏移间隙壁(offset spacer)104、LDD 106、源极108a与漏极108b、硅化金属层110、氧化层112与蚀刻中止层114,其中氧化层112的厚度例如是在10埃~30埃之间,蚀刻中止层114的材料譬如是氮化硅,硅化金属层110的材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。而偏移间隙壁104的材料例如是氧化硅,或者偏移间隙壁104也可以是ONO层,且其厚度例如小于400埃。
请继续参照图1,上述栅极结构102是位于衬底100上,偏移间隙壁104则位于栅极结构102的侧壁。而LDD 106是位于栅极结构104侧边的衬底100内,源极108a与漏极108b则分别位于栅极结构102侧边的LDD 106以外的衬底100内。再者,硅化金属层110是位于源极108a与漏极108b表面,氧化层112则是位于硅化金属层110表面,以便保护硅化金属层110不受到工艺中的腐蚀性溶剂破坏。而蚀刻中止层114是位于衬底100上覆盖氧化层112、偏移间隙壁104与栅极结构102。此外,栅极结构102一般包括有栅氧化层(gate oxide)121、多晶硅层(poly-Si layer)122与顶盖层(cap layer)123,其中多晶硅层122位于栅氧化层121上,而顶盖层123则位于多晶硅层122上。
图2A~图2H是依照本发明的优选实施例的金属氧化物半导体晶体管的制造流程剖面示意图。
请参照图2A,于一衬底200上形成一栅极结构202,且栅极结构202大多是由依序形成于衬底200表面上的栅氧化层204、多晶硅层206与顶盖层208所构成。之后,再于栅极结构202侧壁形成一偏移间隙壁210,其材料例如氧化硅,或者偏移间隙壁210也可以是ONO层。此时,于衬底200表面也会有偏移间隙壁210存在。
然后,请参照图2B,进行第一离子注入工艺212,以于栅极结构202侧边的衬底200内形成LDD 214。
继之,请参照图2C,于偏移间隙壁210的侧壁形成另一间隙壁216,其材料包括氮化硅。同时,在完成间隙壁216的制作时,也可将存在于衬底200表面的被间隙壁216覆盖的部分偏移间隙壁210去除。
接着,请参照图2D,进行第二离子注入工艺218,以于前述间隙壁216侧边的衬底200内形成源极220a与漏极220b。
然后,请参照图2E,于源极220a与漏极220b表面形成一硅化金属层222,其材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。而形成硅化金属层222的方法譬如是在衬底200上覆盖一层金属层,再让金属层与衬底200中的硅形成上述硅化金属层222,最后将未参与反应的金属层去除即可。
之后,请参照图2F,于硅化金属层222表面形成一氧化层224,以便于后续移除间隙壁216时保护硅化金属层222不受影响。上述的氧化层224的厚度例如约在10埃~30埃之间。
接着,请参照图2G,将间隙壁216去除,且可利用热磷酸去除间隙壁216。
随后,请参照图2H,于衬底200上形成一层蚀刻中止层226覆盖氧化层224、偏移间隙壁210与栅极结构202。其中,蚀刻中止层226的材料是高应变的介电质如氮化硅。
此外,图2E至图2H的步骤可参考图3。
请参照图3,于步骤300,形成硅化金属层,就是指图2E所进行的步骤。之后,可选择进行步骤310或是步骤330。
于步骤310,利用氧等离子体处理(O2 plasma treatment)于硅化金属层表面形成氧化层。接着,进行步骤320,利用热磷酸去除间隙壁。
另外,在步骤300之后可进行步骤330,利用热磷酸先去除部分间隙壁,且会有剩余的间隙壁。
然后,可选择进行步骤340a,使用去离子水(DI water)进行冲洗,以形成氧化层;或是进行步骤340b,用去离子水和臭氧处理(DI-O3 treatment),以形成前述氧化层。接着,于步骤350,利用热磷酸去除剩余的间隙壁。
最后,在步骤320及步骤350之后,进行步骤360,形成蚀刻中止层(亦即图2H的步骤)。
综上所述,本发明在硅化金属层表面的氧化层,可避免硅化金属层在移除间隙壁期间受到损害。因此,可在提升通道移动率的同时保护硅化金属层。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (19)
1.一种金属氧化物半导体晶体管,包括:
一衬底;
一栅极结构,位于该衬底上;
一偏移间隙壁,位于该栅极结构的侧壁;
一LDD,位于该栅极结构侧边的该衬底内;
一源极与一漏极,位于该栅极结构侧边的该LDD以外的该衬底内;
一硅化金属层,位于该源极与该漏极表面;
一氧化层,位于该硅化金属层表面;以及
一蚀刻中止层,位于该衬底上覆盖该氧化层、该偏移间隙壁与该栅极结构。
2.如权利要求1所述的金属氧化物半导体晶体管,其中该氧化层的厚度在10埃~30埃之间。
3.如权利要求1所述的金属氧化物半导体晶体管,其中该蚀刻中止层的材料包括氮化硅。
4.如权利要求1所述的金属氧化物半导体晶体管,其中该硅化金属层的材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。
5.如权利要求1所述的金属氧化物半导体晶体管,其中该偏移间隙壁的材料包括氧化硅。
6.如权利要求1所述的金属氧化物半导体晶体管,其中该偏移间隙壁包括ONO层。
7.如权利要求1所述的金属氧化物半导体晶体管,其中该偏移间隙壁的厚度小于400埃。
8.如权利要求1所述的金属氧化物半导体晶体管,其中该LDD的宽度在500埃~700埃之间。
9.如权利要求1所述的金属氧化物半导体晶体管,其中该栅极结构包括:
一栅氧化层,位于该衬底表面;
一多晶硅层,位于该栅氧化层上;以及
一顶盖层,位于该多晶硅层上。
10.一种金属氧化物半导体晶体管的制造方法,包括:
于一衬底上形成一栅极结构;
于该栅极结构的侧壁形成一偏移间隙壁;
进行一第一离子注入工艺,以于该栅极结构侧边的该衬底内形成一LDD;
于该偏移间隙壁的侧壁形成一间隙壁;
进行一第二离子注入工艺,以于该间隙壁侧边的该衬底内形成一源极与一漏极;
于该源极与该漏极表面形成一硅化金属层;
于该硅化金属层表面形成一氧化层;
去除该间隙壁;以及
于该衬底上形成一蚀刻中止层,以覆盖该氧化层、该偏移间隙壁与该栅极结构。
11.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中于该硅化金属层表面形成该氧化层的方法包括氧等离子体处理。
12.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该间隙壁的材料包括氮化硅。
13.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中于该硅化金属层表面形成该氧化层以及去除该间隙壁的步骤,包括:
利用热磷酸去除部分该间隙壁,并剩余部分该间隙壁;
使用去离子水冲洗,以形成该氧化层;以及
利用热磷酸去除剩余的该间隙壁。
14.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中于该硅化金属层表面形成该氧化层以及去除该间隙壁的步骤,包括:
利用热磷酸去除部分该间隙壁,并剩余部分该间隙壁;
用去离子水和臭氧处理,以形成该氧化层;以及
利用热磷酸去除剩余的该间隙壁。
15.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该氧化层的厚度在10埃~30埃之间。
16.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该蚀刻中止层的材料包括氮化硅。
17.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该硅化金属层的材料是由硅化镍、硅化钴、硅化铂、硅化钯、硅化钼及其合金组成的物质群中选择的一种物质。
18.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该偏移间隙壁的材料包括氧化硅。
19.如权利要求10所述的金属氧化物半导体晶体管的制造方法,其中该偏移间隙壁包括ONO层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101088398A CN100461453C (zh) | 2005-09-30 | 2005-09-30 | 金属氧化物半导体晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101088398A CN100461453C (zh) | 2005-09-30 | 2005-09-30 | 金属氧化物半导体晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1941409A CN1941409A (zh) | 2007-04-04 |
CN100461453C true CN100461453C (zh) | 2009-02-11 |
Family
ID=37959357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101088398A Active CN100461453C (zh) | 2005-09-30 | 2005-09-30 | 金属氧化物半导体晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100461453C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7732878B2 (en) | 2006-10-18 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with continuous contact etch stop layer |
CN102054676B (zh) * | 2009-11-02 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 偏移侧墙及mos晶体管的形成方法 |
CN104022030B (zh) * | 2013-03-01 | 2017-07-11 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁去除方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020192868A1 (en) * | 2001-06-14 | 2002-12-19 | Samsung Electronics Co., Ltd. | Semiconductor device having LDD-type source/drain regions and fabrication method thereof |
-
2005
- 2005-09-30 CN CNB2005101088398A patent/CN100461453C/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020192868A1 (en) * | 2001-06-14 | 2002-12-19 | Samsung Electronics Co., Ltd. | Semiconductor device having LDD-type source/drain regions and fabrication method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1941409A (zh) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150050812A1 (en) | Wafer-less auto clean of processing chamber | |
US7214988B2 (en) | Metal oxide semiconductor transistor | |
KR100310835B1 (ko) | 실리사이드층의 형성방법 및 반도체장치의 제조방법 | |
CN100461453C (zh) | 金属氧化物半导体晶体管及其制造方法 | |
JP2007511086A (ja) | トランジスタ製造プロセスにおいて、high−kゲート絶縁体を組み入れる方法 | |
JP5117883B2 (ja) | 半導体装置の製造方法 | |
CN103000520A (zh) | Mos表面栅极侧壁层的刻蚀方法 | |
CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
US20070042559A1 (en) | Formation of nitrogen containing dielectric layers having a uniform nitrogen distribution therein using a high temperature chemical treatment | |
TWI256108B (en) | Method for manufacturing semiconductor device | |
US6297112B1 (en) | Method of forming a MOS transistor | |
CN105097683A (zh) | 一种半导体器件的制造方法 | |
CN104716042A (zh) | 一种半导体器件的制造方法 | |
KR100929063B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JP2007019206A (ja) | 半導体装置及びその製造方法 | |
KR100613451B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100953489B1 (ko) | 반도체소자의 샐리사이드 형성방법 | |
KR100800922B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
US20070152293A1 (en) | Method for manufacturing semiconductor device | |
KR100433490B1 (ko) | 반도체 소자의 제조방법 | |
KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
KR100967679B1 (ko) | 반도체 소자의 제조방법 | |
KR100628218B1 (ko) | 반도체 소자의 제조방법 | |
KR20050122652A (ko) | 씨모스 반도체 소자의 트랜지스터 형성방법 | |
KR100422519B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |