CN103000520A - Mos表面栅极侧壁层的刻蚀方法 - Google Patents

Mos表面栅极侧壁层的刻蚀方法 Download PDF

Info

Publication number
CN103000520A
CN103000520A CN2011102680025A CN201110268002A CN103000520A CN 103000520 A CN103000520 A CN 103000520A CN 2011102680025 A CN2011102680025 A CN 2011102680025A CN 201110268002 A CN201110268002 A CN 201110268002A CN 103000520 A CN103000520 A CN 103000520A
Authority
CN
China
Prior art keywords
mos device
mos
etching
wall layer
lateral wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102680025A
Other languages
English (en)
Other versions
CN103000520B (zh
Inventor
吴金刚
刘焕新
韦庆松
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110268002.5A priority Critical patent/CN103000520B/zh
Publication of CN103000520A publication Critical patent/CN103000520A/zh
Application granted granted Critical
Publication of CN103000520B publication Critical patent/CN103000520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS表面栅极侧壁层的刻蚀方法，包括：提供MOS器件，包括设置于衬底上的栅极、源漏极以及栅极与源漏极之间设置的侧壁层；对所述MOS器件利用干法刻蚀掉部分侧壁层；对经过干法刻蚀后的MOS器件进行臭氧水浸渍；对经过臭氧水浸渍后的MOS器件进行湿法刻蚀。采用干法刻蚀实现在尚未对源漏极掺杂区域产生破坏时刻蚀掉部分侧壁层材料；臭氧水浸渍形成了掺杂区域表面的氧化硅保护膜，在湿法刻蚀时，磷酸和侧壁层的氮化硅材料反应以刻蚀掉侧壁层，而保护膜防止了磷酸对掺杂区域的刻蚀。本发明中，臭氧水浸渍和湿法刻蚀过程可以交替进行，以进一步保护掺杂区域。本发明在刻蚀侧壁层的同时保护了掺杂区域，避免了对MOS器件性能的损害。

Description

MOS表面栅极侧壁层的刻蚀方法
技术领域
本发明涉及半导体制造技术，特别涉及一种MOS器件表面的刻蚀技术。
背景技术
随着制造工艺的发展，晶体管的尺寸越来越小，性能也不断的提升。其中，应变硅技术功不可没，目前应变硅技术更是广泛的应用于半导体制造领域。
半导体制造业界普遍认同使用应变硅技术来改善CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)器件的性能。例如，在NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)器件的导电沟道中施加张应力(Tensile stress)，可提高NMOS的电子迁移率；在PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)器件的导电沟道中施加压应力(Compressive stress)，可提高空穴的迁移率。上述两种方式的核心思想均是加速晶体管内部电流的通过速度，让晶体管获得更出色的效能。使用该技术的晶体管可以达到在成本基本不变的情况下，比没有使用该技术的晶体管平均提高30％的电子流动速度。因此极大的提升了CMOS晶体管的性能。
目前，对CMOS晶体管器件引入应变的方法主要有两种：一种是利用异质外延生长的方法，在硅衬底上生长出一层带有应力的沟道材料；另一种是通过工艺的方法，利用带应力的氮化硅薄膜或者外延的源漏区来作用于沟道材料层引入应变的方法。一般来说，前者引入的应变程度更大一些，但工艺更复杂，成本较高；后者虽然与前者相比应变较小，但工艺简单，成本较低，现在已被广泛使用。
上述另一种引入应变的方法中，有一种方法被称为应力近邻技术(StressProximity Technique)。该技术首先要去掉由氮化硅和氧化硅构成的，并处于栅极两侧用于隔离栅极1与源漏极2，避免栅极1和源漏极2短接的侧壁层(spacer)3，如图1所示；之后针对NMOS和PMOS的不同分别沉积具有张应力或者具有压应力的应力膜4(一般采用氮化硅薄膜)，如图2所示，其中针对NMOS沉积具有张应力的应力膜4，针对PMOS沉积具有压应力的应力膜4。该技术增强了NMOS和PMOS中的电子迁移率和空穴迁移率，从而提高了NMOS和PMOS中的电子流动速度。
通常情况下，应力近邻技术中，去掉栅极两侧侧壁层的过程采用干法或者湿法来剥离氮化硅材料，不同的方法会得到不同的刻蚀表面。但是无论是采用干法还是湿法(通常采用磷酸)，都会导致源漏极掺杂区域5形貌的破坏，造成掺杂区域5的损伤(如造成掺杂区域NiPtSi材料的丢失)，如图3所示，从而降低MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的性能。
发明内容
有鉴于此，本发明提供一种MOS表面栅极侧壁层的刻蚀方法，以实现在刻蚀侧壁层的同时保证源漏极掺杂区域不被破坏。
本发明的技术方案是这样实现的：
一种MOS表面栅极侧壁层的刻蚀方法，包括：
提供MOS器件，所述MOS器件包括衬底以及所述衬底上设置的栅极、源漏极以及栅极与源漏极之间设置的侧壁层；
对所述MOS器件利用干法刻蚀掉部分侧壁层；
对经过所述干法刻蚀后的MOS器件进行臭氧水浸渍；
对经过臭氧水浸渍后的MOS器件进行湿法刻蚀。
进一步，对MOS器件进行臭氧水浸渍的步骤和对MOS器件进行湿法刻蚀的步骤交替进行。
进一步，在所述MOS器件完成湿法刻蚀后，还包括对所述MOS器件进行氢氟酸清洗的过程。
进一步，所述侧壁层材料包括氮化硅。
进一步，所述源漏极的掺杂区域的材料包括镍硅化物和/或镍铂硅化物和/或镍铂锗硅化物和/或镍锗硅化物和/或镱硅化物和/或铂硅化物和/或铱硅化物和/或铒硅化物和/或钴硅化物。
进一步，对所述MOS器件利用干法刻蚀掉部分侧壁层的过程包括：
先采用以下条件进行主刻蚀：
真空室气压40～80mtorr，刻蚀气体采用CHF3、CH2F2、CH3F和O2混合气体，其中CHF3气体流量为40～80sccm，CH2F2气体流量为60～120sccm，CH3F气体流量为20～40sccm，O2气体流量为80～160sccm，偏压0V，刻蚀时间10～20s；
再采用以下条件进行过刻蚀：
真空室气压30～70mtorr，刻蚀气体采用CH3F、O2和He混合气体，其中CH3F气体流量为140～260sccm，O2气体流量为140～260sccm，He气体流量为70～130sccm，偏压280～320V，刻蚀时间10～20s。
进一步，对所述MOS器件进行臭氧水浸渍包括：
对所述MOS器件进行臭氧水单晶片旋喷，喷溅时间不少于30s；或者，在酸槽臭氧水中室温条件下浸渍所述MOS器件，浸渍时间不少于3min。
进一步，所述臭氧水的浓度为5～85ppm。
进一步，对所述MOS器件进行湿法刻蚀包括：在刻蚀液中浸渍所述MOS器件，其中刻蚀液为85％磷酸，刻蚀液温度为140℃～165℃，浸渍时间为0.5～1.5min。
进一步，对所述MOS器件进行氢氟酸清洗包括：采用H2O和HF体积比为200～500∶1的氢氟酸，对所述MOS器件进行室温下的清洗。
进一步，所述MOS器件为NMOS或者PMOS。
从上述方案可以看出：本发明的MOS表面栅极侧壁层的刻蚀方法中，在刻蚀的初期利用时间较短的干法刻蚀，如主刻蚀时间10～20s，过刻蚀时间10～20s，可以实现在尚未对源漏极掺杂区域产生破坏时刻蚀掉部分侧壁层材料；再利用臭氧水的浸渍，以形成源漏极掺杂区域表面的氧化硅保护膜；进一步通过磷酸进行湿法刻蚀时，磷酸可以和构成侧壁层的氮化硅材料进行反应以刻蚀掉侧壁层，而所述氧化硅保护膜不与磷酸进行反应，从而防止了磷酸对源漏极掺杂区域的刻蚀，保护了源漏极掺杂区域。由于侧壁层的氮化硅材料可能过厚，不免在进行湿法刻蚀的过程中磷酸对氧化硅保护膜及其所覆盖的源漏极掺杂区域可能产生破坏，因此在刻蚀过程中，进行臭氧水浸渍的步骤和进行湿法刻蚀的步骤可以采用交替进行的方式，以进一步保证源漏极掺杂区域不被磷酸刻蚀。对侧壁层的刻蚀结束之后，可以对MOS器件表面进行氢氟酸清洗，以清洗掉刻蚀过程中所残留的氧化物。本发明的方法在刻蚀侧壁层的同时有效的保护了源漏极掺杂区域，避免了对MOS器件性能的损害。
附图说明
图1为已有的一种MOS器件结构示意图；
图2为带有应力膜的MOS器件结构示意图；
图3为采用传统干法或者湿法工艺导致源漏极掺杂区域形貌被破坏的示意图；
图4为本发明MOS表面栅极侧壁层的刻蚀方法的步骤示意图；
图5为本发明中采用干法刻蚀后MOS的结构示意图；
图6为本发明中采用臭氧水浸渍后MOS的结构示意图；
图7为本发明中经过臭氧水浸渍过程和湿法刻蚀过程后的MOS结构示意图；
图8为本发明中完成氢氟酸清洗后的MOS结构示意图。
附图中，各标号所代表的部件名称如下：
1、栅极，2、源漏极，3、侧壁层，4、应力膜，5、掺杂区域，6、保护层
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图4所示，本发明所提供的MOS表面栅极侧壁层的刻蚀方法，包括：
提供MOS器件，所述MOS器件包括衬底以及所述衬底上设置的栅极、源漏极以及栅极与源漏极(源极、漏极)之间设置的侧壁层；
对所述MOS器件进行利用干法刻蚀掉部分侧壁层；
对经过上述干法刻蚀后的MOS器件进行臭氧水浸渍；
对经过臭氧水浸渍后的MOS器件进行湿法刻蚀。
其中，进行臭氧水浸渍的步骤和进行湿法刻蚀的步骤可以采用交替反复进行的方式(如图4中“对MOS器件进行臭氧水浸渍”和“对MOS器件进行湿法刻蚀”的虚线所示)，以防止在湿法刻蚀过程中湿法刻蚀液体可能会对MOS器件源漏极的掺杂区域的腐蚀。
另外，如图4所示，在完成对MOS器件进行湿法刻蚀的步骤之后，根据需要还可以加入对MOS器件进行氢氟酸清洗的步骤，以清洗掉刻蚀过程中所残留的氧化物。
以下，对上述方法进行具体的介绍。
如图1所示，MOS器件，包括衬底以及衬底上所沉积形成的栅极1，栅极1的两侧形成源漏极2，在栅极1和源漏极2之间设有侧壁层3。若要在图1所示的MOS器件中采用应力近邻技术引入应变，则需要将侧壁层3刻蚀掉，再在MOS器件上沉积应力膜4，如图2所示。目前，侧壁层3的材料一般采用氮化硅、氧化硅，或者氮化硅-氧化硅的交替结构(ONO)；通过掺杂手段形成源漏极2，源漏极2(或者掺杂区域5)的材料包括镍硅化物(NiSi)、镍铂硅化物(NiPtSi)、镍铂锗硅化物(NiPtGeSi)、镍锗硅化物(NiGeSi)、镱硅化物(YbSi)、铂硅化物(PtSi)、铱硅化物(IrSi)、铒硅化物(ErSi)钴硅化物(CoSi)和其他适合的材料及这些材料的组合。
本发明中，对上述MOS器件的栅极侧壁层的刻蚀，首先进行干法刻蚀，刻蚀时间较短，目的是不破坏掺杂区域5的前提下刻蚀掉部分侧壁层。作为一个具体实施例，其主要过程为先采用以下条件进行主刻蚀：真空室气压40～80mtorr(torr，托，真空压强单位；mtorr，毫托，1mtorr＝15.86Pa)，优选60mtorr，刻蚀气体采用CHF3(三氟甲烷)、CH2F2(二氟甲烷)、CH3F(氟甲烷)和O2(氧气)的混合气体，其中CHF3气体流量控制在40～80sccm(标准毫升每分钟)，CH2F2气体流量控制在60～120sccm，CH3F气体流量控制在20～40sccm，O2气体流量控制在80～160sccm，优选地，将CHF3、CH2F2、CH3F和O2流量比控制在2∶3∶1∶4，优选地将CHF3气体流量控制为60sccm，CH2F2气体流量控制为90sccm，CH3F气体流量控制为30sccm，O2气体流量控制为120sccm，偏压0V，刻蚀时间为10～20s(second，秒)，优选15s；再采用以下条件进行过刻蚀：真空室气压30～70mtorr，优选50mtorr，刻蚀气体采用CH3F、O2和He(氦气)混合气体，其中CH3F气体流量控制在140～260sccm，O2气体流量控制在140～260sccm，He气体流量控制在70～130sccm，优选地，将CH3F、O2和He流量比控制在2∶2∶1的，优选地将CH3F气体流量控制为200sccm，O2气体流量控制为200sccm，He气体流量控制为100sccm，偏压280～320V，优选300V，刻蚀时间10～20s，优选15s。
采用上述干法刻蚀过程的目的在于，能够刻蚀掉MOS器件上的侧壁层1的部分材料(如氮化硅)。采用短时的方式刻蚀时间较短(如主刻蚀时间15s，过刻蚀时间15s)，是为了避免干法刻蚀过程中对掺杂区域5(如NiPtSi材料)的破坏，采用上述短时方式的干法刻蚀后MOS的结构如图5所示，侧壁层3的厚度比上述短时方式的干法刻蚀之前有所减小。此时若继续进行干法刻蚀，则不可避免的破坏掺杂区域5(如NiPtSi材料)，所以至此结束干法刻蚀。
传统湿法刻蚀中，所采用的磷酸(H3PO4)对掺杂区域5材料(如NiPtSi)具有很强的破坏作用。本发明中为了保护掺杂区域5的材料(如NiPtSi)不被破坏，在干法刻蚀之后和使用磷酸进行湿法刻蚀之前利用臭氧水对MOS器件进行浸渍。作为一个具体实施例，其过程包括：对所述MOS器件进行臭氧水(DIO3)喷溅，喷溅时间不少于30s，进行臭氧水的喷溅可以在单片晶片喷溅器(single wafer spray tool)中进行；或者在酸槽(bench tank)臭氧水中室温条件下浸渍所述MOS器件，浸渍时间不少于3min(minute，分钟)。利用臭氧水对MOS器件进行浸渍的步骤中，臭氧水的浓度范围可以选择为5～85ppm(ppm表示一百万份溶液中所含溶质份额)。通过这一步，臭氧水可以和掺杂区域5的材料(如NiPtSi)进行反应，在掺杂区域5的表面生成一层氧化硅保护层6，如图6所示，以保护掺杂区域5在后续的湿法刻蚀中不被破坏。
对经过臭氧水浸渍后的MOS器件便可以进行湿法刻蚀了，作为一个具体实施例，所提供的湿法刻蚀包括：在刻蚀液中浸渍所述MOS器件，其中刻蚀液采用85％磷酸(工业磷酸的一种规格，即85％(质量分数)磷酸，符合中华人民共和国国家标准GB/T 2091-2003)，刻蚀液的温度设置为140℃～165℃，浸渍时间为0.5～1.5min，优选1min。这样可以保证继续刻蚀侧壁层3的同时掺杂区域5不被破坏。磷酸刻蚀液主要是刻蚀侧壁层3的氮化硅，而处于掺杂区域5表面氧化硅保护层6阻挡了磷酸对掺杂区域5材料(如NiPtSi)的破坏。
实际当中，侧壁层3可能会比较厚，这样，可以采用将上述的臭氧水浸渍过程和湿法刻蚀过程交替进行的方式，这样可以更好的达到去除侧壁层3和保护掺杂区域5的效果。经过上述臭氧水浸渍过程和湿法刻蚀过程后的MOS器件结构如图7所示，此时已经将侧壁层3去除，并且完好的保留了掺杂区域5。
以上已经完成了对侧壁层3的刻蚀工作。经过上述过程后，MOS表面还会残存部分氧化硅，可以利用氢氟酸对MOS器件进行清洗以去除所残留的氧化硅。作为一个具体实施例，可以采用H2O(水)、HF(氟化氢)体积比为200～500∶1的氢氟酸，对所述MOS器件进行室温下的清洗，以去除
Figure BDA0000090345130000071
厚度的氧化硅膜。如图8所示，完成氢氟酸清洗后的MOS器件表面的氧化硅膜已经清除，掺杂区域5依然完好。
上述MOS器件包括NMOS和PMOS，本发明的方法对NMOS和PMOS同样有效。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种MOS表面栅极侧壁层的刻蚀方法，包括：
提供MOS器件，所述MOS器件包括衬底以及所述衬底上设置的栅极、源漏极以及栅极与源漏极之间设置的侧壁层；
对所述MOS器件利用干法刻蚀掉部分侧壁层；
对经过干法刻蚀后的MOS器件进行臭氧水浸渍；
对经过臭氧水浸渍后的MOS器件进行湿法刻蚀。
2.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于：对MOS器件进行臭氧水浸渍的步骤和对MOS器件进行湿法刻蚀的步骤交替进行。
3.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于：在所述MOS器件完成湿法刻蚀后，还包括对所述MOS器件进行氢氟酸清洗的过程。
4.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于：所述侧壁层材料包括氮化硅。
5.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于：所述源漏极的掺杂区域的材料包括镍硅化物和/或镍铂硅化物和/或镍铂锗硅化物和/或镍锗硅化物和/或镱硅化物和/或铂硅化物和/或铱硅化物和/或铒硅化物和/或钴硅化物。
6.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于，对所述MOS器件利用干法刻蚀掉部分侧壁层的过程包括：
先采用以下条件进行主刻蚀：
真空室气压40～80mtorr，刻蚀气体采用CHF3、CH2F2、CH3F和O2混合气体，其中CHF3气体流量为40～80sccm，CH2F2气体流量为60～120sccm，CH3F气体流量为20～40sccm，O2气体流量为80～160sccm，偏压0V，刻蚀时间10～20s；
再采用以下条件进行过刻蚀：
真空室气压30～70mtorr，刻蚀气体采用CH3F、O2和He混合气体，其中CH3F气体流量为140～260sccm，O2气体流量为140～260sccm，He气体流量为70～130sccm，偏压280～320V，刻蚀时间10～20s。
7.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于，对所述MOS器件进行臭氧水浸渍包括：
对所述MOS器件进行臭氧水单晶片旋喷，喷溅时间不少于30s；或者，在酸槽臭氧水中室温条件下浸渍所述MOS器件，浸渍时间不少于3min。
8.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于，所述臭氧水的浓度为5～85ppm。
9.根据权利要求1所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于，对所述MOS器件进行湿法刻蚀包括：在刻蚀液中浸渍所述MOS器件，其中刻蚀液为85％磷酸，刻蚀液温度为140℃～165℃，浸渍时间为0.5～1.5min。
10.根据权利要求3所述的MOS表面栅极侧壁层的刻蚀方法，其特征在于：对所述MOS器件进行氢氟酸清洗包括：采用H2O和HF体积比为200～500∶1的氢氟酸，对所述MOS器件进行室温下的清洗。
CN201110268002.5A 2011-09-09 2011-09-09 Mos表面栅极侧壁层的刻蚀方法 Active CN103000520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110268002.5A CN103000520B (zh) 2011-09-09 2011-09-09 Mos表面栅极侧壁层的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110268002.5A CN103000520B (zh) 2011-09-09 2011-09-09 Mos表面栅极侧壁层的刻蚀方法

Publications (2)

Publication Number Publication Date
CN103000520A true CN103000520A (zh) 2013-03-27
CN103000520B CN103000520B (zh) 2015-12-16

Family

ID=47928947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110268002.5A Active CN103000520B (zh) 2011-09-09 2011-09-09 Mos表面栅极侧壁层的刻蚀方法

Country Status (1)

Country Link
CN (1) CN103000520B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226425A (zh) * 2013-04-24 2013-07-31 浙江金指科技有限公司 Ogs电容触摸屏盖板玻璃的加工方法
CN107507766A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种3d nand存储器的金属栅极制备方法
CN107527794A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器件的金属栅制备方法
CN108231778A (zh) * 2016-12-09 2018-06-29 联华电子股份有限公司 半导体元件及其制作方法
US11411009B2 (en) 2018-04-12 2022-08-09 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060094195A1 (en) * 2004-10-28 2006-05-04 Yi-Cheng Liu Method of manufacturing semiconductor mos transistor device
US20070287258A1 (en) * 2006-06-08 2007-12-13 Texas Instruments Incorporated A method of manufacturing gate sidewalls that avoids recessing
CN101431022A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 晶圆栅极侧墙的去除方法
CN102097308A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 一种侧墙回刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060094195A1 (en) * 2004-10-28 2006-05-04 Yi-Cheng Liu Method of manufacturing semiconductor mos transistor device
US20070287258A1 (en) * 2006-06-08 2007-12-13 Texas Instruments Incorporated A method of manufacturing gate sidewalls that avoids recessing
CN101431022A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 晶圆栅极侧墙的去除方法
CN102097308A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 一种侧墙回刻方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226425A (zh) * 2013-04-24 2013-07-31 浙江金指科技有限公司 Ogs电容触摸屏盖板玻璃的加工方法
CN108231778A (zh) * 2016-12-09 2018-06-29 联华电子股份有限公司 半导体元件及其制作方法
CN107507766A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种3d nand存储器的金属栅极制备方法
CN107527794A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器件的金属栅制备方法
CN107507766B (zh) * 2017-08-31 2019-09-03 长江存储科技有限责任公司 一种3d nand存储器的金属栅极制备方法
US11411009B2 (en) 2018-04-12 2022-08-09 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN103000520B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
JP5328094B2 (ja) 選択的に高ｋ材をエッチングするためのプラズマ組成
US6794313B1 (en) Oxidation process to improve polysilicon sidewall roughness
US20150050812A1 (en) Wafer-less auto clean of processing chamber
TW200509187A (en) Substrate manufacturing method and substrate processing apparatus
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
US8258063B2 (en) Method for manufacturing a metal gate electrode/high K dielectric gate stack
CN106486365B (zh) 半导体器件的形成方法
US8884374B2 (en) CMOS device and fabrication method
CN105632908B (zh) 半导体结构形成方法
KR19990036549A (ko) 반도체 장치의 제조방법 및 반도체 장치
KR20040103453A (ko) 반도체 장치의 제조 방법
CN100461453C (zh) 金属氧化物半导体晶体管及其制造方法
CN105826256B (zh) Cmos晶体管的形成方法
KR100571629B1 (ko) 반도체 소자 제조 방법
JP2004047699A (ja) 半導体装置の製造方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
JP2004031394A (ja) 半導体装置の製造方法
KR100733633B1 (ko) 트랜지스터 게이트 구조물 제조 방법
CN114023632B (zh) 半导体器件的制造方法
CN1967773B (zh) 深沟道器件的刻蚀方法
KR100235944B1 (ko) 반도체소자의 세정 방법
CN106856192B (zh) 晶体管的形成方法
JP2001332510A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant