KR19990036549A - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR19990036549A
KR19990036549A KR1019980026448A KR19980026448A KR19990036549A KR 19990036549 A KR19990036549 A KR 19990036549A KR 1019980026448 A KR1019980026448 A KR 1019980026448A KR 19980026448 A KR19980026448 A KR 19980026448A KR 19990036549 A KR19990036549 A KR 19990036549A
Authority
KR
South Korea
Prior art keywords
reaction product
semiconductor device
etching
resist mask
silicon
Prior art date
Application number
KR1019980026448A
Other languages
English (en)
Inventor
다카토시 기노시타
히로시 가도와키
Original Assignee
요시토미 마사오
료덴 세미컨덕터 시스템 엔지니어링 (주)
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시토미 마사오, 료덴 세미컨덕터 시스템 엔지니어링 (주), 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 요시토미 마사오
Publication of KR19990036549A publication Critical patent/KR19990036549A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Abstract

반도체 디바이스의 제조공정에서 드라이에칭에 의한 반응생성물만을, 또는 반응생성물과 레지스트 마스크를 동시에, 적은 양의 약액을 사용하여 제거할 수 있는 반도체 장치의 제조방법을 제공한다. 용적혼합비를 황산 5∼7 : 불산 1/400∼1/1000으로 하고, 온도를 25∼70℃로 한 약액에 의해 반응생성물만을 제거한다. 또한, 용적혼합비를 황산 5∼7 : 과산화수소수 1 : 불산 1/400∼1/1000으로 하고, 온도를 70∼100℃로 한 약액에 의해 반응생성물과 레지스트 마스크를 동시에 제거한다.

Description

반도체 장치의 제조방법 및 반도체 장치
본 발명은, 드라이에칭으로 생성된 반응생성물을 반도체 웨이퍼에서 제거하거나, 또는 반응생성물과 레지스트 마스크를 동시에 제거하기 위한 웨트에칭공정을 포함하는 반도체 장치의 제조방법 및 그 제조방법에 의한 반도체 장치에 관한 것이다.
종래의 기술로서, 예를 들면 특개소 49-10746호 공보에, 실리콘웨이퍼를 황산·과산화수소수·불산의 혼합액으로 세정하는 방법이 개시되어 있지만, 드라이에칭으로 생성된 반응생성물과 레지스트 마스크를 제거하기 위한 기술에 관해서는 나타나 있지 않다.
또한, 실리콘기판상의 실리콘 산화막 또는 다결정 실리콘막의 드라이에칭으로 생성된 반응생성물과 레지스트 마스크를 제거하기 위한 기술에 대해서는, (가) 일본국 특개평4-142741호, (나) 일본국 특개평 7-99178호, (다) 일본국 특개평 8-339996호 등의 공보에 개시되어 있다. 특히, (가)는 부착된 파티클을, (나)는 드라이에칭 손상층을, (다)는 웨트에칭에서의 미소이물질을 제거하는 기술에 관한 것이다. 즉, (가)는 황산·과산화수소수→순수한 물→과산화수소수·암모니아→순수한 물, (나)는 불산→황산·과산화수소수→불산, (다)는 완충 불화 암모늄용액→ 황산·과산화수소수→ 불산→순수한 물 등의 웨트에칭기술이 각각 개시되어 있다.
이상과 같이 종래에는, 유기계·실리콘계·산화막계등의 피에칭 재료마다 또는 각종의 제거대상물마다, 대응하는 약액을 사용하여 따로따로 제거가 행하여지고 있었다. 따라서 약액의 종류·사용량이 많고, 다른 약액에 순차 침적되는 다조식처리이기 때문에 공정수가 많고 처리시간도 길며, 드라이에칭용 진공설비와 웨트에칭용 화학설비와의 사용설비의 교환을 몇번이고 행해야 할 필요가 있는 등 생산·품질관리가 번거롭고 복잡하였다.
또한 종래에는, 한번의 약액 또는 웨트에칭공정에 의해서 레지스트 마스크를 계속 사용하기 때문에, 남겨서 각종의 반응생성물만을 제거하는 방법, 또는 각종의 반응생성물을 레지스트 마스크와 함께 동시에 제거하는 적절한 방법이 없어, 그 확립이 요망되고 있었다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 드라이에칭에 의한 반응생성물만, 또는 반응생성물과 레지스트 마스크를 적은양의 약액을 사용하여 제거할 수 있는 반도체 장치의 제조방법을 제공하고자 하는 것이다.
도 1은 본 발명의 실시예 1에 의한 반도체 장치의 제조방법을 설명하기 위한 공정도.
도 2는 본 발명의 실시예 2에 의한 반도체 장치의 제조방법을 설명하기 위한 공정도.
도 3은 본 발명의 실시예 2에 의한 반도체 장치의 제조방법을 설명하기 위한 다른 공정도.
도 4는 본 발명의 실시예 1∼2에 의한 반도체 장치의 제조방법을 실시하기 위한 반도체 제조시스템을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 실리콘 기판 2 : 실리콘 산화막
3 : 다결정 실리콘막 3f : 배선전극
4 : 레지스트 마스크 5,6 : 반응생성물
본 발명에 관계되는 반도체 장치의 제조방법은, 반도체 장치의 제조공정에 있어서 실리콘계 반도체 시료에 레지스트 패턴을 적용하고 반응성가스에 의해 드라이에칭하는 공정과, 상기 드라이에칭으로 생성되어 상기 반도체 시료에 부착된 반응생성물을 황산과 불산을 포함하는 제 1 약액에 의해 세정하여 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 관계되는 반도체 장치의 제조방법은, 상기 제 1 약액의 용적혼합비를 황산5∼7 : 불산 1/400∼1/1000으로 하고, 약액온도를 25∼70℃로 한것을 특징으로 하는 것이다.
본 발명에 관계되는 반도체 장치의 제조방법은, 반도체 장치의 제조공정에 있어서 실리콘계 반도체 시료에 레지스트 패턴을 적용하고 반응성가스에 의해 드라이에칭하는 공정과, 상기 드라이에칭으로 생성되어 상기 반도체 시료에 부착된 반응생성물과 상기 레지스트 패턴을 황산과 과산화수소수와 불산을 포함하는 제 2 약액에 의해 에칭제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 관계되는 반도체 장치의 제조방법은, 상기 제 2 약액의 용적혼합비가, 황산5∼7 : 과산화수소수 1 : 불산 1/400∼1/1000으로 하고, 약액온도를 70∼100℃로 한 것을 특징으로 하는 것이다.
본 발명에 관계되는 반도체 장치의 제조방법은, 상기 드라이에칭에 의해 에칭되는 재료가 단결정 실리콘, 다결정 실리콘, 어몰퍼스실리콘, 실리사이드, 폴리사이드, 산화실리콘, 질화실리콘, 또는 산화질화실리콘중의 어느 하나인 것을 특징으로 하는 것이다.
본 발명에 관계되는 반도체 장치의 제조방법은, 상기 드라이에칭용의 반응가스가 브롬화수소(HBr), 브롬(Br2), 염소가스(Cl2), 불소계가스(CF4, CHF3, CH2F2또는 C2F6)중 어느 하나인 것을 특징으로 하는 것이다.
또한, 본 발명에 관계되는 반도체 장치는, 전술한 반도체 장치의 제조방법에 의해서 제조된 것을 특징으로 하는 것이다.
[실시예]
이하, 도1∼도4를 참조하여 본 발명의 실시예에 관해서 설명한다. 또 도면중의 동일한 부호는 각각 동일하거나 상당하는 부분을 나타낸다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 반도체 장치의 제조방법을 설명하기 위한 공정도이다. 이 실시예 1에서는 드라이에칭 반응생성물만이 제거되고, 레지스트 마스크가 제거되지 않도록 약액이 선택된다.
도 1a는 제 1회째 드라이에칭 개시전, 도 1b는 제 1회째 드라이에칭 종료때, 도 1c는 제 1회째 웨트에칭 종료시의 상태를 나타내는 모식적단면도이다.
우선 도 1a을 참조하여, 실리콘기판(1)의 표면상에 막두께가 예를 들면 1000nm인 실리콘 산화막(2)(SiO2)를 열산화법으로 형성하여, 이 실리콘 산화막(2) 상에 예를 들면 배선전극재료가 되는 다결정 실리콘막(3)을 화학적 기상성장(CVD)법으로 300nm 퇴적한다. 또한 다결정 실리콘막(3)상에 포토레지스트를 약 1000 nm의 두께로 회전도포하여, 그것을 포토리소그래피(노광·현상) 기술에 의해 배선전극의 에칭마스크가 되도록 레지스트 마스크(4)를 패터닝한다.
여기서 레지스트 마스크(4)는, 예를 들면 포지티브형 화학증폭 레지스트재료(레플레사사 제조, XP8843), 또는 포토레지스트(동경응화사 제조, OMR-83)를 사용할 수가 있다. 또, 드라이에칭처리되기 위해서 레지스트 패턴이 적용되기 전의 반도체 웨이퍼의 상태는, 도 1a에 표시되는 것에 한정되지 않지만, 이것들을 반도체 시료라고 총칭하기로 한다.
다음에, 도 1a의 반도체 웨이퍼는, 도시하지 않은 반응성이온에칭(RIE) 진공설비에 장착되어, 레지스트 마스크(4)를 마스크로 해서 다결정 실리콘막(3)의 제 1회째(이방성)드라이에칭이 행해진다.
드라이에칭용의 반응가스는, 할로겐계의 브롬화수소가스 (HBr)와 염소가스 Cl2가스의 혼합가스에 산소가스O2가 첨가되어 있다. 산소가스가 첨가된 경우는, 실리콘과의 반응생성물 SiBrY의 재분해물로서
SiBr4+ O2→ SiO2+ 2Br2
와 같이 추가적으로 생성되는 SiO2가 레지스트 마스크(4)상에 부착되기 때문에 레지스트 마스크(4)의 에칭이 억제된다. 그 결과, 레지스트 마스크(4)에 대한 다결정 실리콘막(3)의 에칭선택비가 현저하게 향상한다.
반응성가스에 의한 드라이에칭의 공정에서, 실리콘반응으로서의 SiCl4, SiBrX와, 산화반응으로서의 SiOX와, 레지스트 그 외의 유기물과의 유기반응으로서의 C를 주성분으로 하여 H, O, N을 포함하는 유기물등의 생성이 진행하며, 이것들이 반응생성물(5)로서 반도체 웨이퍼에 퇴적하기 시작한다. 이 반응생성물(5)은, 주로 레지스트 마스크(4)와 다결정 실리콘막(3)의 측면벽의 표면상에 잔사(찌꺼기)로 되어 퇴적한다. 다음에 드라이에칭은, 도 1b에 나타낸 바와 같이, 실리콘 산화막(2)이 노출하는 타이밍에서 종료하도록 제어된다.
다음에 도 1b의 반도체 웨이퍼는, 도시하지 않은 에칭용 화학설비로 옮겨져서 반도체 웨이퍼상에 퇴적한 불필요한 반응생성물(5)을 제거하기 위해서 제 1회째의 웨트에칭이 행해진다. 이 웨트에칭에서는 반도체 웨이퍼가 용적혼합비로 황산 6 : 불산 1/600의 혼합액에, 액온도 25℃로 6분간 담가놓는다.
이 약액을 사용한 웨트에칭공정에 의하면, 도 1c에 나타낸 바와 같이, 레지스트 마스크(4)나 다결정 실리콘막(3)의 측면벽등의 표면상에 잔사로 되어 퇴적하고 있던 반응생성물(5)만이 제거되어, 레지스트 마스크(4)는 제거되지 않고 원하는 상태 그대로 남는다. 이 레지스트 마스크(4)는, 뒤에 계속되는 공정에서 제 2회째의 웨트에칭의 마스크로서 재사용할 수 있다.
또, 반응생성물(5) 중, SiO2를 주성분으로 하여 SiXBrY등을 포함하는 산화막계 및 실리콘계의 것은, 불산과 반응하여 용해제거된다. 또한 반응생성물(5)중에서 C를 주성분으로 하여 H, O, N 등을 포함하는 유기물계의 것은, 황산과 반응하여 용해제거된다.
레지스트 마스크(4)상의 SiO2계의 반응생성물(5)에 의한 보호효과도 있기 때문에, 액온이 상온인 경우에는 레지스트 마스크(4)가 용해되는 것은 아니지만, 마스크로서 재사용에 지장이 발생하지 않도록 하기 위해서, 액온은 70℃ 이하로 억제하는 것이 바람직하다.
이 실시예 1에서의 약액의 적절한 혼합비를 선택하기 위해서, 드라이에칭 반응생성물(5)만이 제거되고 레지스트 마스크(4)가 제거되지 않도록, 도 1b∼1c에 있어서, 황산 : 불산의 혼합비를 광범위하게 변화시켜서 실험을 반복하였다.
예를 들면 적외특성흡수대의 관측으로부터 유기계반응 생성물을 동정하는 등 각종의 측정방법을 병용하여 시료웨이퍼의 표면상태를 평가하였다.
이들 실험결과로부터 액온의 온도범위가 상온(예를 들면 25℃)∼70℃인 경우에, 용적혼합비로서 황산 5∼7 : 불산 1/400∼1/1000의 범위에서 바람직한 결과가 얻어지는 것을 알 수 있었다. 이하에 이 약액을 제 1 약액이라고 호칭한다. 또한, 용적혼합비로서 황산 6 : 불산 1/400∼1/1000의 범위에서 가장 바람직한 결과가 얻어지는 것을 알 수 있었다.
제 1 약액에 있어서, 황산 5∼7에 대하여 불산의 용적비가 1/1000보다, 특히 1/1500보다 낮아지면, 반응생성물(5) 중 SiO2를 주체로 하는 산화막계반응생성물의 제거성이 나빠져서, 담가두는데 필요한 시간이 소정의 허용시간을 넘어 너무 길어진다. 또한, 불산의 비가 1/400보다, 특히 1/300보다 높아지면 웨이퍼표면의 경면성이 손상되어, 품질허용한계를 넘는 등의 이유로인해 제 1 약액의 혼합비의 허용범위가 정해졌다.
이상 설명한 바와 같이, 이 실시예 1에 의하면, 반도체 웨이퍼등 반도체 시료에서 불필요한 드라이에칭 반응생성물만이 제거되고, 레지스트 마스크가 제거되지 않도록 효과적인 약액처리를 할 수 있다.
또한, 반응이 연속 또는 동시에 행해짐으로써 약액 및 처리시간의 삭감을 꾀하는 일이 가능하다.
(실시예 2)
도 2는 본 발명의 실시예 2에 의한 반도체 장치의 제조방법을 설명하기 위한 공정도이다. 이 실시예 2에서는, 드라이에칭 반응생성물과 동시에 레지스트 마스크도 제거되도록 약액이 선택된다.
도 2a는 제 2회째 드라이에칭 개시전, 도 2b는 제 2회째 드라이에칭 종료시, 도 2c는 제 2회째 웨트에칭 종료시의 상태를 나타내는 모식적 단면도이다.
제 2회째 드라이에칭 개시전을 나타내는 도 2a는, 도 1c의 반도체 웨이퍼가, 도시하지않은 RIE 진공설비로 옮겨진 상태를 나타내고 있다. 여기서 마스크(4)를 제 2회째의 마스크로 해서, 다결정 실리콘막(3)에 대한 등방성드라이에칭이 시작된다. 제 2회째의 드라이에칭용의 반응가스로서는, 실시예 1에서 사용한 가스와 동일한 HBr과 Cl2의 혼합가스이고, 산소가스는 첨가되지 않는다.
반응성가스에 의한 드라이에칭의 공정에서, 실리콘반응으로서의 SiCl4, SiBrX와, 산화반응으로서의 SiOX와, 레지스트 그 밖의 유기물과의 유기반응으로서의 C를 주성분으로 하여 H, O, N을 포함하는 유기물등의 생성이 진행하여 이들이 반응생성물(6)로서 반도체 웨이퍼에 퇴적하기 시작한다. 이 반응생성물(6)은, 레지스트 마스크(4)나 다결정 실리콘막(3)의 측면벽등의 표면상에 잔사로 되어 퇴적한다. 다음에, 드라이에칭은, 도 2b에 나타낸 바와 같이, 다결정 실리콘막(3)의 폭이 원하는 양만큼 감소한 곳에서 종료하도록 제어된다.
다음에 도 2b의 반도체 웨이퍼는, 도시하지 않은 에칭용화학설비로 옮겨져서 반도체 웨이퍼상에 퇴적한 불필요한 반응생성물(6)을 제거하고, 또한 레지스트 마스크(4)도 제거하기 위해서 제 2회째의 웨트에칭이 행해진다. 이 웨트에칭에서는 반도체 웨이퍼를 용적혼합비가 황산 6 : 과산화수소수 1 : 불산 1/600의 혼합액에, 액온100℃에서 2분간 담가놓게 된다.
도 2b의 레지스트 마스크(4)나 다결정 실리콘막(3)의 측면벽등의 표면상에 잔사가 되어 퇴적하고 있던 반응생성물(6)과 레지스트 마스크(4)는, 둘 다 동시에 약액에 한 번 담그는 공정에 의해서 제거되어, 도 2c에 나타낸 바와 같이 배선전극 (3f)에 불필요한 반응생성물이 부착하지 않는 원하는 상태가 얻어진다.
혼합액중의 과산화수소수의 작용에 의해, 반응생성물(6) 중의 유기계 반응생성물이나 레지스트 마스크(4)의 산화가 촉진되어, 이 산화된 뒤의 유기계반응물이나 레지스트 마스크(4)는 유기물에 대하여 강한 환원작용을 갖는 황산에 의해서 효과적으로 용해제거된다. 또한 반응생성물(6)중의 산화막계나 실리콘계의 반응생성물은, 과산화수소수의 작용에 의해 산화촉진되어 불산에 의해서 용해제거된다. 용해제거에 필요한 담그는 시간은 액온의 저하와 함께 증가하기 때문에, 액온은 70℃ 이상으로 유지하는 것이 바람직하다.
이 실시예 2에서의 약액이 적절한 혼합비를 선택하기 위해서, 드라이에칭 반응생성물(6)과 동시에 레지스트 마스크(4)가 제거되도록, 도 2b∼2c에서 황산 : 과산화수소수 : 불산의 혼합비를 광범위하게 변화시켜 실험을 반복하였다. 시료웨이퍼상의 유기계등 각종의 반응생성물의 동정이나 표면상태 평가법은 실시예 1에서의 방법과 동일하다.
이들 실험결과에서 액온의 온도범위가 70∼100℃일 경우에, 용적혼합비로 황산 5∼7 : 과산화수소수 1 : 불산 1/400∼1/1000의 범위에서 바람직한 결과가 얻진다는 것을 알 수 있었다. 이하에 이 약액을 제 2 약액이라 칭한다. 또한, 용적혼합비로 황산 6 : 과산화수소수 1 : 불산1/400∼1/1000의 범위에서 가장 바람직한 결과가 얻어진다는 것을 알았다.
제 2 약액에서, 과산화수소수 1에 대하여 황산의 용적비가 5∼7보다 낮아지면, 레지스트 마스크(4)의 제거성이 나빠져서, 담그는데 필요한 시간이 소정의 허용시간을 넘어 지나치게 길어진다. 또한, 황산의 용적비가 7보다 높아지면, 레지스트 마스크(7)의 제거성은 좋아지지만, 산화막계 반응생성물(6)의 제거성이 나빠져서, 역시 담그는데 필요한 시간이 소정의 허용시간을 넘어 지나치게 길어진다.
또한 제 2 약액에 있어서, 과산화수소수 1에 대하여 불산의 용적비가 1/1000보다, 특히 1/1500보다 낮아지면, 반응생성물(6) 중 SiO2를 주체로 하는 산화막계 반응생성물의 제거성이 나빠져서, 행해진 필요시간이 소정의 허용시간을 넘어지나치게 길어진다. 또한, 불산의 비가 1/400보다, 특히 1/300보다 높아지면, 웨이퍼 혼합비의 표면의 경면성이 손상되고, 품질허용한계를 넘는 등의 이유로 인해, 제 2 약액의 허용범위가 정해진다.
다음에 도 3은, 실시예 2에 의한 에칭방법을 적용한 다른 사례를 설명하기 위한 공정도이다. 도 3a는 드라이에칭 개시전, 도 3b는 드라이에칭 종료때, 도 3c는 웨트에칭 종료시의 상태를 나타내는 모식적단면도이다.
도 3a∼3b의 공정은, 실시예 1의 도 1a∼1b와 마찬가지이기 때문에 상세한 설명은 생략한다.
다음에 도 3b의 반도체 웨이퍼는, 도시하지 않은 에칭용 화학설비에 옮겨져서, 반도체 웨이퍼상에 퇴적한 불필요한 반응생성물(5)을 제거하고, 또한 레지스트 마스크(4)도 제거하기 위해서 웨트에칭이 행해진다. 이 공정은, 실시예 2의 도 2b∼2c와 마찬가지니까 상세한 설명은 생략한다. 그 결과, 도 3c에 나타낸 바와 같이, 배선전극(3f)에 불필요한 반응생성물이 부착하지 않는 원하는 상태를 얻을 수 있다.
이상 설명한 바와 같이, 이 실시예 2에 의하면, 반도체 웨이퍼등 반도체 시료로부터 불필요한 드라이에칭 반응생성물을 제거함과 동시에, 다음 공정에서 사용하지 않는 레지스트 마스크를 동시에 제거하도록, 효과적인 약액처리를 할 수 있다. 또한 반응이 연속 또는 동시에 행해짐으로써, 약액 및 처리시간의 삭감을 꾀하는 일이 가능해진다.
다음에, 실시예 1∼2에서 설명한 바와 같은 웨트에칭공정의 선택전환이 가능한 반도체 장치의 제조시스템에 관해서 설명한다.
도 4는, 피에칭층의 에칭요구에 대응하여, 약액 또는 웨트에칭공정의 선택교환이 가능한 제조시스템을 설명하기 위한 도면이다.
도 4에 있어서, 11은 드라이에칭용 진공설비, 21은 웨트에칭용화학설비, 22는 화학설비의 약액이나 웨트에칭공정을 제어하는 제어장치이다. 제 1 약액조(23, 24)와, 제 2 약액조(25, 26)와 같이, 다른 약액마다 각각 복수조가 준비되고, 그리고 예를 들면 같은 약액의 2조는 각각 다른 액온으로 유지되고 있다.
제어장치(22)는, 도래한 반도체 웨이퍼의 피에칭층의 에칭요구에 대응하여, 약액 또는 웨트에칭공정의 선택전환이 가능하고, 또한 약액의 종류를 선택한 뒤, 에칭요구에 최적의 액온으로 유지되어 있는 약액조가 선택되도록 제어가 가능하게 구성되어 있다. 실시예1∼2에 있어서 상술한 바와 같이, 웨트에칭에 의해서 불필요한 반응생성물만을 제거할까, 레지스트 마스크를 반응생성물과 동시에 제거할까, 또는 레지스트 마스크를 반응생성물과 같이 제거할까 중의 어느 것으로 할 것인가는 피에칭층의 에칭요구에 의해서 결정된다. 그러나 반도체 웨이퍼상에 각종의 막형성을 적층하여 순차 그것들의 막형성을 에칭, 세정하는 공정이 반복되는 반도체 장치의 제조시스템에 있어서는, 웨트에칭공정과 그 약액에 한정한다고 해도, 실시예1∼2에서 개시된 이외에 선택교환해야 할 조건은 여러가지이다. 도 4의 웨트에칭공정의 선택교환이 가능한 제조시스템은 그 일례이다.
이상, 드라이에칭의 피에칭층으로서는, 실시예1∼2에 있어서 다결정 실리콘을 구체예 로서 서술하였지만 이것에 한정되지 않고, 예를 들면 MOS-FET의 게이트가 되는 박막의 다결정 실리콘이나, 또는, 단결정 실리콘, 어몰퍼스실리콘, 실리사이드, 폴리사이드, 산화실리콘, 질화실리콘, 또는 산화질화실리콘 중 어느 하나를 주성분으로 하는 재료라도 된다. 또한 GaAs 등의 IlI-V족 화합물반도체의 재료를 포함하고 있어도 된다.
또한, 드라이에칭용의 반응가스는, 실시예 1 및 2에서 브롬화수소 HBr, 염소가스 C 12에 관해서 서술하였지만 이것에 한정되지 않고, 브롬 Br2, 플로오르화수소산, 예를 들면 불소계가스 CF4, CHF3, CH2F2, 또는 C2F6중에서 선택되어도 된다.
제 1 약액 또는 제 2 약액에 의해서 제거되는 반응생성물은 SiO2, SiXBrY, CXFYSiZ를 주성분으로 하는 실리콘계재료 및 C를 주성분으로 하여 H, O, N을 포함하는 유기계 재료라도 상관없다.
본 발명에 의하면, 드라이에칭으로 생성되어 반도체 시료에 부착된 반응생성물을, 황산과 불산을 포함하는 약액에 의해 세정하여 제거하기 때문에, 막 형성시에 또는 막 형성 후에 평탄성의 악화나 에칭불량등을 일으키는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 드라이에칭으로 생성되어 반도체 시료에 부착된 반응생성물과 레지스트 패턴을, 황산과 과산화수소수와 불산을 포함하는 약액에 의해 에칭제거하기 때문에, 막 형성시에 또는 막 형성 후에 평탄성의 악화나 에칭불량등을 일으키는 것을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 반도체 장치의 제조공정에 있어서, 실리콘계 반도체 시료에 레지스트 패턴을 적용하고 반응성가스에 의해 드라이에칭하는 공정과, 상기 드라이에칭으로 생성되어 상기 반도체 시료에 부착된 반응생성물을 황산과 불산을 포함하는 제 1 약액에 의해 세정하여 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 반도체 장치의 제조공정에 있어서, 실리콘계 반도체 시료에 레지스트 패턴을 적용하고 반응성가스에 의해 드라이에칭하는 공정과, 상기 드라이에칭으로 생성되어 상기 반도체 시료에 부착된 반응생성물과 상기 레지스트 패턴을 황산과 과산화수소수와 불산을 포함하는 제 2 약액에 의해 에칭제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 청구항 제 1 항 또는 제 2 항 중 어느 한 항에 기재된 반도체 장치의 제조방법에 의해 제조된 것을 특징으로 하는 반도체 장치.
KR1019980026448A 1997-10-29 1998-07-01 반도체 장치의 제조방법 및 반도체 장치 KR19990036549A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP297167 1997-10-29
JP29716797A JP3607061B2 (ja) 1997-10-29 1997-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR19990036549A true KR19990036549A (ko) 1999-05-25

Family

ID=17843063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026448A KR19990036549A (ko) 1997-10-29 1998-07-01 반도체 장치의 제조방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US6110834A (ko)
JP (1) JP3607061B2 (ko)
KR (1) KR19990036549A (ko)
DE (1) DE19829863B4 (ko)
TW (1) TW511183B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589685B (en) * 2000-07-14 2004-06-01 Infineon Technologies Corp Etching composition and use thereof with feedback control of HF in BEOL clean
JP2002353205A (ja) * 2000-08-28 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置
JP3889271B2 (ja) 2000-12-15 2007-03-07 株式会社東芝 半導体装置の製造方法
CA2413666A1 (en) * 2002-03-26 2003-09-26 Takayuki Homma Charge-giving body, and pattern-formed body using the same
TWI229917B (en) * 2003-09-09 2005-03-21 Nanya Technology Corp Interconnect process and method for removing silicide
JP2005167181A (ja) * 2003-11-10 2005-06-23 Daikin Ind Ltd Ｌｏｗ−ｋ膜用エッチング液及びエッチング方法
JP4326928B2 (ja) * 2003-12-09 2009-09-09 株式会社東芝 フォトレジスト残渣除去液組成物及び該組成物を用いる半導体回路素子の製造方法
JP4642001B2 (ja) 2006-10-24 2011-03-02 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去液組成物
JP2008270824A (ja) * 2008-05-09 2008-11-06 Renesas Technology Corp 半導体装置の製造方法
CN102468131B (zh) * 2010-11-10 2016-06-01 中国科学院微电子研究所 高k栅介质/金属栅叠层栅结构刻蚀后聚合物去除方法
US8334205B2 (en) 2010-11-10 2012-12-18 Institute of Microelectronics, Chinese Academy of Sciences Method for removing polymer after etching gate stack structure of high-K gate dielectric/metal gate
JP6026375B2 (ja) 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS5923106B2 (ja) * 1976-10-13 1984-05-30 日本電気株式会社 半導体装置の製造方法
JPS5830135A (ja) * 1981-08-17 1983-02-22 Toshiba Corp 半導体ウエハの洗浄方法
US4585515A (en) * 1985-03-11 1986-04-29 Rca Corporation Formation of conductive lines
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
JPH03218629A (ja) * 1989-11-22 1991-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2787788B2 (ja) * 1990-09-26 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 残留物除去方法
JPH04142741A (ja) * 1990-10-04 1992-05-15 Nec Corp 半導体製造装置
KR0124484B1 (ko) * 1993-03-23 1997-12-10 모리시다 요이치 반도체 장치의 세정방법 및 그 장치
JPH0799178A (ja) * 1993-09-28 1995-04-11 Fujitsu Ltd 半導体装置の製造方法
TW347597B (en) * 1994-01-31 1998-12-11 Mitsubishi Chem Corp Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JPH08250400A (ja) * 1995-03-14 1996-09-27 Mitsubishi Electric Corp シリコーン樹脂の除去法
JPH08339996A (ja) * 1995-06-12 1996-12-24 Toshiba Corp 半導体装置の製造方法
TW296405B (en) * 1996-02-12 1997-01-21 Merck Kanto Advanced Chemical Solution and process for removing side-wall residue after dry etching

Also Published As

Publication number Publication date
DE19829863A1 (de) 1999-05-06
DE19829863B4 (de) 2006-06-29
JP3607061B2 (ja) 2005-01-05
US6110834A (en) 2000-08-29
JPH11135473A (ja) 1999-05-21
TW511183B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP2731750B2 (ja) エッチング残留物除去方法
US6513538B2 (en) Method of removing contaminants from integrated circuit substrates using cleaning solutions
US8951433B2 (en) Compositions for use in semiconductor devices
US6149828A (en) Supercritical etching compositions and method of using same
US5320709A (en) Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
US5346586A (en) Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US6235122B1 (en) Cleaning method and cleaning apparatus of silicon
CN102160150A (zh) 使用顺序化工品施加对半导体衬底进行表面处理的方法和装置
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
KR19990036549A (ko) 반도체 장치의 제조방법 및 반도체 장치
KR0172779B1 (ko) 감광막 제거 방법
US7442652B2 (en) Method for removing contamination and method for fabricating semiconductor device
JPH09319098A (ja) レジスト膜用剥離液
US20030087532A1 (en) Integrated process for etching and cleaning oxide surfaces during the manufacture of microelectronic devices
US20100009883A1 (en) method of cleaning a quartz part
JP2001102369A (ja) レジスト除去方法
JP2003520446A (ja) 酸化物がエッチングされないようにした残渣除去方法
JPS639121A (ja) ドライエツチング方法
US20090250431A1 (en) Substrate processing apparatus and substrate processing method
JPH11204491A (ja) ドライエッチング残留物除去方法
WO2004067692A1 (en) Solution for removal of post dry etching residues
JPH0451520A (ja) 半導体装置の製造方法
JPS6222263B2 (ko)
JPH05267246A (ja) 半導体装置の製造方法
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020228

Effective date: 20030731