CN102054676B - 偏移侧墙及mos晶体管的形成方法 - Google Patents

偏移侧墙及mos晶体管的形成方法 Download PDF

Info

Publication number
CN102054676B
CN102054676B CN 200910198117 CN200910198117A CN102054676B CN 102054676 B CN102054676 B CN 102054676B CN 200910198117 CN200910198117 CN 200910198117 CN 200910198117 A CN200910198117 A CN 200910198117A CN 102054676 B CN102054676 B CN 102054676B
Authority
CN
China
Prior art keywords
side wall
silicon nitride
grid structure
semiconductor substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910198117
Other languages
English (en)
Other versions
CN102054676A (zh
Inventor
沈满华
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910198117 priority Critical patent/CN102054676B/zh
Publication of CN102054676A publication Critical patent/CN102054676A/zh
Application granted granted Critical
Publication of CN102054676B publication Critical patent/CN102054676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种偏移侧墙及MOS晶体管的形成方法。其中偏移侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅反应生成的聚合物；采用氢气灰化去除聚合物。本发明有效防止了栅极结构与后续导电插塞之间产生短路现象的发生，提高了半导体器件的电性能。

Description

偏移侧墙及MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种偏移侧墙及MOS晶体管的形成方法。
背景技术
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。当晶体管尺寸缩小时，其栅极的长度也会随之变短。但是随着栅极长度的缩短，在离子注入过程中，出现了很多影响晶体管正常工作的负面效应，比如短沟道效应(Shot Channel Effect，SCE)。
现有形成MOS晶体管过程中，可以采用在栅极两侧形成偏移侧墙(offsetspace)来解决短沟道效应，如中国专利申请200510108839可以发现在MOS有源区的栅极两侧都有偏移间隙壁。具体制作方法如图1所示，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质层104与栅极105构成栅极结构106。
如图2所示，以栅极结构106两侧形成偏移侧墙107，具体形成工艺如下：用化学气相沉积法在半导体衬底100上形成氮化硅层；采用等离子体回刻蚀工艺刻蚀氮化硅层，去除半导体衬底100及栅极结构106上方的氮化硅层，所述等离子体回刻蚀工艺采用的是包含CHxFy混合气体，其中CHxFy的流量为20sccm～200sccm。
然后，采用湿洗方法去除偏移侧墙107表面的聚合物及其他有机物。
如图3所示，以栅极结构106和偏移侧墙107为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。
如图4所示，在偏移侧墙107两侧形成侧墙112；以侧墙112、偏移侧墙107及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。
随着半导体器件例如MOS晶体管的尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，因此，为了降低短沟道效应，采用形成偏移侧墙的方法。但是这种工艺存在以下缺点：在用包含CHxFy的混合气体回刻蚀氮化硅层的过程中，由于CHxFy会与氮化硅层中的氮离子或硅离子发生反应，在偏移侧墙表面形成聚合物；而如果刻蚀形成偏移侧墙后，需要等待8小时以上再进行湿洗工艺的话，附着于偏移侧墙表面的聚合物会对偏移侧墙进一步腐蚀，使栅极结构上方曝露(如图2中虚线框中所示)，会导致栅极结构与后续导电插塞之间产生短路，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种偏移侧墙及MOS晶体管的形成方法，防止MOS晶体管结漏电。
为解决上述问题，本发明提供一种偏移侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅反应生成的聚合物；采用包含氢气的混合气体灰化去除聚合物。
可选的，所述氢气的流量为50sccm～200sccm。所述包含氢气的混合气体中还包括氩气，氩气的流量为200sccm～500sccm。
可选的，所述采用包含氢气的混合气体灰化去除聚合物所需的压力为10毫托～50毫托，功率为500W～2000W。
可选的，所述CHxFy气体刻蚀氮化硅层时的流量为20sccm～200sccm，占混合气体总流量的20％～60％。
可选的，所述偏移侧墙的厚度为150埃～250埃。
本发明还提供一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅反应生成的聚合物；采用包含氢气的混合气体灰化去除聚合物；以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
可选的，所述氢气的流量为50sccm～200sccm。所述包含氢气的混合气体中还包括氩气，氩气的流量为200sccm～500sccm。
可选的，所述采用包含氢气的混合气体灰化去除聚合物所需的压力为10毫托～50毫托，功率为500W～2000W。
可选的，所述CHxFy气体刻蚀氮化硅层时的流量为20sccm～200sccm，占混合气体总流量的20％～60％。
可选的，所述偏移侧墙的厚度为150埃～250埃。
与现有技术相比，本发明具有以下优点：在形成偏移侧墙后，采用包含氢气的混合气体灰化去除附着于偏移侧墙表面的CHxFy气体与氮化硅反应生成的聚合物。避免了刻蚀形成偏移侧墙后，如果需要等待8小时以上再进行湿洗工艺的话，附着于偏移侧墙表面的聚合物会对偏移侧墙进一步腐蚀，使栅极结构上方曝露的情况，有效防止了栅极结构与后续导电插塞之间产生短路现象的发生，提高了半导体器件的电性能。
附图说明
图1至图4是现有工艺形成MOS晶体管的示意图；
图5是本发明形成MOS晶体管中偏移侧墙的具体实施方式流程图；
图6是本发明形成MOS晶体管的具体实施方式流程图；
图7至图12是本发明形成MOS晶体管的实施例示意图。
具体实施方式
现有技术为了降低短沟道效应，采用形成偏移侧墙的方法。但是在用包含CHxFy的混合气体回刻蚀氮化硅层的过程中，由于CHxFy会与氮化硅层中的氮离子或硅离子发生反应，在偏移侧墙表面形成聚合物；而如果刻蚀形成偏移侧墙后，需要等待8小时以上再进行湿洗工艺的话，附着于偏移侧墙表面的聚合物会对偏移侧墙进一步腐蚀，使栅极结构上方曝露，会导致栅极结构与后续导电插塞之间产生短路，影响半导体器件的电性能。
本发明针对上述问题对MOS晶体管工艺中的偏移侧墙的形成方法进行了改进，具体流程如图5所示，执行步骤S101，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S102，在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；执行步骤S103，采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅反应生成的聚合物；执行步骤S104，采用包含氢气的混合气体灰化去除聚合物。
本发明形成包含上述偏移侧墙的MOS晶体管的具体实施方式流程如图6所示，执行步骤S201，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S202，在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；执行步骤S203，采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅反应生成的聚合物；执行步骤S204，采用包含氢气的混合气体灰化去除聚合物；执行步骤S205，以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；执行步骤S206，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
下面结合附图对本发明的具体实施方式做详细的说明。
图7至图12是本发明形成MOS晶体管的实施例示意图。如图7所示，提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构201之间为有源区202，在有源区202的半导体衬底200中掺杂离子，形成掺杂阱203，如果是形成PMOS晶体管，则在半导体衬底200中掺杂n型离子，形成n掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂p型离子，形成p掺杂阱。
在有源区202的半导体衬底200上依次形成栅介质层204与栅极205，所述栅介质层204与栅极205构成栅极结构206。具体形成工艺为：用热氧化法或化学气相沉积法在半导体衬底200上形成栅介质层204；接着用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层204上形成多晶硅层；在多晶硅层上形成光刻胶层，定义栅极图案；以光刻胶层为掩膜，刻蚀多晶硅层及栅介质层204至露出半导体衬底，形成栅极205；灰化去除光刻胶层。
所述栅介质层204的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。栅介质层204的厚度为15埃到60埃。
栅极205还可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极205的厚度为800埃到3000埃。
如图8所示，用化学气相沉积法在半导体衬底200上形成氮化硅层207，且氮化硅层207包围栅极结构206。
如图9所示，采用包含CHxFy气体的混合气体210经过电离后以等离子体形式回刻蚀氮化硅层207，形成偏移侧墙207a。
本实施例中，所述CHxFy气体刻蚀氮化硅层207时的流量为20sccm～200sccm，占混合气体总流量的20％～60％。
本实施例中，经过包含CHxFy气体的混合气体刻蚀后，偏移侧墙207a表面具有CHxFy气体与氮化硅反应生成的聚合物211。
如果聚合物211长时间附着于偏移侧墙207a表面的话，聚合物211会对偏移侧墙207a进一步腐蚀，使栅极结构206上方曝露，进而导致栅极结构206与后续导电插塞之间产生短路。
因此，如图10所示，采用包含氢气的混合气体215对聚合物进行灰化处理，去除偏移侧墙207a表面的所有聚合物。
本实施例中，所述包含氢气的混合气体215处理聚合物时的氢气流量为50sccm～200sccm。所述包含氢气的混合气体215中还包括氩气，氩气的流量为200sccm～500sccm。
本实施例中，所述采用包含氢气的混合气体215对聚合物进行灰化处理时需要的压力为10毫托～50毫托，功率为500W～2000W。
如图11所示，以栅极结构206和偏移侧墙207b为掩膜，在栅极结构206和偏移侧墙207b两侧的半导体衬底200内进行离子210注入，形成源/漏极延伸区208。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子。
所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。退火的温度范围为1000℃～1070℃，时间为1秒～30秒。
本实施例中，在形成源/漏极延伸区208后，还可以继续以栅极结构206为掩模，在栅极结构206两侧的半导体衬底200内进行袋形注入(Pocketimplant)的工艺步骤，所述袋形注入一般采用角度介于0度至45度的离子注入，形成袋形注入区。所述袋形注入区位于源极延伸区和漏极延伸区的外侧，其导电类型与源极延伸区或漏极延伸区的导电类型相反。所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。为了清楚解释本发明的内容，该区域未示出。
然后，参照附图12，在偏移侧墙207b两侧形成侧墙212，所述侧墙的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底200上以及栅极结构206上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底200及栅极205表面，形成侧墙212。
继续参考图12，以栅极结构206、偏移侧墙207b及侧墙212为掩模，在栅极结构206两侧的半导体衬底200中进行离子注入，形成源/漏极214。最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。
本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种偏移侧墙的形成方法，其特征在于，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；
采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅中的氮离子或硅离子发生反应生成的聚合物，所述聚合物会对偏移侧墙产生腐蚀；
采用包含氢气和氩气的混合气体灰化去除聚合物，所述氢气的流量为50sccm～200sccm，氩气的流量为200sccm～500sccm，所述采用包含氢气和氩气的混合气体灰化去除聚合物所需的压力为10毫托～50毫托，功率为500W～2000W。
2.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述CHxFy气体刻蚀氮化硅层时的流量为20sccm～200sccm，占混合气体总流量的20%～60%。
3.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述偏移侧墙的厚度为150埃～250埃。
4.一种MOS晶体管的形成方法，其特征在于，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；
采用包含CHxFy气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CHxFy气体与氮化硅中的氮离子或硅离子发生反应生成的聚合物，所述聚合物会对偏移侧墙产生腐蚀；
采用包含氢气和氩气的混合气体灰化去除聚合物，所述氢气的流量为50sccm～200sccm，氩气的流量为200sccm～500sccm，所述采用包含氢气和氩气的混合气体灰化去除聚合物所需的压力为10毫托～50毫托，功率为500W～2000W；
以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；
在栅极结构两侧形成另一侧墙后，在栅极结构及所述另一侧墙两侧的半导体衬底内形成源/漏极。
5.根据权利要求4所述MOS晶体管的形成方法，其特征在于，所述CHxFy气体刻蚀氮化硅层时的流量为20sccm～200sccm，占混合气体总流量的20%～60%。
6.根据权利要求4所述MOS晶体管的形成方法，其特征在于，所述偏移侧墙的厚度为150埃～250埃。
CN 200910198117 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法 Active CN102054676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910198117 CN102054676B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910198117 CN102054676B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102054676A CN102054676A (zh) 2011-05-11
CN102054676B true CN102054676B (zh) 2012-12-05

Family

ID=43958871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910198117 Active CN102054676B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102054676B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941409A (zh) * 2005-09-30 2007-04-04 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
CN101303966A (zh) * 2007-05-10 2008-11-12 中芯国际集成电路制造(上海)有限公司 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法
CN101459136A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941409A (zh) * 2005-09-30 2007-04-04 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
CN101303966A (zh) * 2007-05-10 2008-11-12 中芯国际集成电路制造(上海)有限公司 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法
CN101459136A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其制作方法

Also Published As

Publication number Publication date
CN102054676A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN102054695B (zh) 提高半导体元器件的性能的方法
CN102044438B (zh) Mos晶体管及其制造方法
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN100590817C (zh) Pmos晶体管及其形成方法
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN101740389A (zh) Mos晶体管及其形成方法
US20090096023A1 (en) Method for manufacturing semiconductor device
US7906387B2 (en) Method for manufacturing a transistor
CN102054675B (zh) 偏移侧墙及mos晶体管的形成方法
CN102915968A (zh) Cmos晶体管的制作方法
CN102270572A (zh) 侧墙及mos晶体管的形成方法
CN102487003A (zh) 辅助侧墙的形成方法
CN102709162B (zh) 形成锗硅沟道以及pmos晶体管的方法
CN102054676B (zh) 偏移侧墙及mos晶体管的形成方法
CN102487007A (zh) 半导体器件的形成方法
CN102087981A (zh) Mos晶体管的制作方法
CN101383326A (zh) Mos晶体管及其制造方法
CN102097307B (zh) 偏移侧墙及mos晶体管的形成方法
CN102054677A (zh) 偏移侧墙及mos晶体管的形成方法
CN101393892B (zh) 半导体器件的制造方法
CN101740391B (zh) Nmos晶体管的制作方法
CN101459081A (zh) Mos晶体管的形成方法
CN102468162A (zh) Nmos晶体管的制作方法
CN102005388B (zh) N型金属氧化物半导体源漏注入方法
CN101783324B (zh) Cmos晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121107

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation