CN102054675B - 偏移侧墙及mos晶体管的形成方法 - Google Patents

偏移侧墙及mos晶体管的形成方法 Download PDF

Info

Publication number
CN102054675B
CN102054675B CN200910198116XA CN200910198116A CN102054675B CN 102054675 B CN102054675 B CN 102054675B CN 200910198116X A CN200910198116X A CN 200910198116XA CN 200910198116 A CN200910198116 A CN 200910198116A CN 102054675 B CN102054675 B CN 102054675B
Authority
CN
China
Prior art keywords
side wall
low
mist
semiconductor substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910198116XA
Other languages
English (en)
Other versions
CN102054675A (zh
Inventor
沈满华
黄怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910198116XA priority Critical patent/CN102054675B/zh
Publication of CN102054675A publication Critical patent/CN102054675A/zh
Application granted granted Critical
Publication of CN102054675B publication Critical patent/CN102054675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种偏移侧墙及MOS晶体管的形成方法。其中偏移侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构；采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与垂直半导体衬底表面方向之间有角度；采用含CH2F2的混合气体对低温氧化硅层继续进行回刻蚀，形成偏移侧墙。本发明改善了MOS晶体管结漏电的情况，提高了半导体器件的电性能。

Description

偏移侧墙及MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种偏移侧墙及MOS晶体管的形成方法。
背景技术
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。当晶体管尺寸缩小时，其栅极的长度也会随之变短。但是随着栅极长度的缩短，在离子注入过程中，出现了很多影响晶体管正常工作的负面效应，比如短沟道效应(Shot Channel Effect，SCE)。
现有形成MOS晶体管过程中，可以采用在栅极两侧形成偏移侧墙来解决短沟道效应，如中国专利申请200510108839可以发现在MOS有源区的栅极两侧都有偏移间隙壁。具体制作方法如图1所示，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质层104与栅极105构成栅极结构106。
如图2所示，以栅极结构106两侧形成偏移侧墙107，具体形成工艺如下：用化学气相沉积法在半导体衬底100上形成厚度为80埃～150埃的低温氧化硅层，且所述低温氧化硅层包围栅极结构106，其中低温指温度为350℃～450℃；然后，采用等离子体回刻蚀工艺刻蚀低温氧化硅层，去除半导体衬底100及栅极结构106上方的低温氧化硅层，所述等离子体回刻蚀工艺采用的是包含CHF3混合气体，其中CHF3的流量为10sccm～50sccm。
如图3所示，以栅极结构106和偏移侧墙107为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。
如图4所示，在偏移侧墙107两侧形成侧墙112；以侧墙112、偏移侧墙107及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。
随着半导体器件例如MOS晶体管的尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，因此，为了降低短沟道效应，采用形成偏移侧墙的方法。但是这种工艺存在以下缺点：在用包含CHF3混合气体回刻蚀低温氧化硅层的过程中，由于低蚀刻选择比原因，刻蚀后会导致栅极结构两侧的半导体衬底也被刻蚀掉一部分(如图2中虚线标示部位刻蚀深度大于26埃)，会产生例如曝露阱区之类的现象，导致MOS晶体管结漏电，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种偏移侧墙及MOS晶体管的形成方法，防止MOS晶体管结漏电。
为解决上述问题，本发明提供一种偏移侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构；采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；采用含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，形成偏移侧墙。
可选的，所述含CF4的混合气体刻蚀低温氧化硅层时CF4的流量为10sccm～100sccm，占混合气体总流量的45～55％。所述含CF4的混合气体刻蚀的角度为89°～90°。
可选的，所述含CH2F2的混合气体刻蚀低温氧化硅层时CH2F2的流量为10sccm～50sccm，占混合气体总流量的20～30％。所述含CH2F2的混合气体刻蚀低温氧化硅层和半导体衬底的速率比为3∶1～4∶1。
可选的，所述偏移侧墙的厚度为80埃～150埃。
本发明还提供一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构；采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；采用含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，形成偏移侧墙；以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
可选的，所述含CF4的混合气体刻蚀低温氧化硅层时CF4的流量为10sccm～100sccm，占混合气体总流量的45～55％。所述含CF4的混合气体刻蚀的角度为89°～90°。
可选的，所述含CH2F2的混合气体刻蚀低温氧化硅层时CH2F2的流量为10sccm～50sccm，占混合气体总流量的20～30％。所述含CH2F2的混合气体刻蚀低温氧化硅层和半导体衬底的速率比为3∶1～4∶1。
可选的，所述偏移侧墙的厚度为80埃～150埃。
与现有技术相比，本发明具有以下优点：采用包含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形；采用高刻蚀选择比的含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，对偏移侧墙的外形进行修整，得到预定形状。用CF4气体对低温氧化硅层进行刻蚀后，栅极结构与半导体衬底交界处仍有较厚的低温氧化硅层进行保护；用含CH2F2的混合气体对低温氧化硅层继续进行刻蚀时，由于含CH2F2的混合气体刻蚀低温氧化硅层刻蚀的速率比对半导体衬底刻蚀的速率快，因此在刻蚀形成偏移侧墙时，对半导体衬底的刻蚀影响不大，半导体衬底也被刻蚀掉的深度小于10埃，改善了MOS晶体管结漏电的情况，提高了半导体器件的电性能。
附图说明
图1至图4是现有工艺形成MOS晶体管的示意图；
图5是本发明形成MOS晶体管中偏移侧墙的具体实施方式流程图；
图6是本发明形成MOS晶体管的具体实施方式流程图；
图7至图12是本发明形成MOS晶体管的实施例示意图。
具体实施方式
现有技术为了降低短沟道效应，采用形成偏移侧墙的方法。但是在形成偏移侧墙时采用包含CHF3混合气体回刻蚀低温氧化硅层，刻蚀后会导致栅极结构两侧的半导体衬底也被刻蚀掉的深度大于26埃，会产生例如曝露阱区之类的现象，导致MOS晶体管结漏电，影响半导体器件的电性能。
本发明针对上述问题对MOS晶体管工艺中的偏移侧墙的形成方法进行了改进，具体流程如图5所示，执行步骤S101，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S102，在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构；执行步骤S103，采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；执行步骤S104，采用含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，形成偏移侧墙。
本发明形成包含上述偏移侧墙的MOS晶体管的具体实施方式流程如图6所示，执行步骤S201，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S202，在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构；执行步骤S203，采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；执行步骤S204，采用含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，形成偏移侧墙；执行步骤S205，以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；执行步骤S206，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
下面结合附图对本发明的具体实施方式做详细的说明。
图7至图12是本发明形成MOS晶体管的实施例示意图。如图7所示，提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构201之间为有源区202，在有源区202的半导体衬底200中掺杂离子，形成掺杂阱203，如果是形成PMOS晶体管，则在半导体衬底200中掺杂n型离子，形成n掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂p型离子，形成p掺杂阱。
在有源区202的半导体衬底200上依次形成栅介质层204与栅极205，所述栅介质层204与栅极205构成栅极结构206。具体形成工艺为：用热氧化法或化学气相沉积法在半导体衬底200上形成栅介质层204；接着用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层204上形成多晶硅层；在多晶硅层上形成光刻胶层，定义栅极图案；以光刻胶层为掩膜，刻蚀多晶硅层及栅介质层204至露出半导体衬底，形成栅极205；灰化去除光刻胶层。
所述栅介质层204的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等。在65nm以下工艺节点，栅极的特征尺寸很小，栅介质层204优选高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅介质层204的厚度为15埃到60埃。
栅极205还可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极205的厚度为800埃到3000埃。
如图8所示，用化学气相沉积法在半导体衬底200上形成低温氧化硅层207，且低温氧化硅层207包围栅极结构206，所述低湿指温度为350℃～450℃。
本实施例中，所述低温氧化硅层207的厚度为80埃～150埃，以低温氧化硅层207作为后续偏移侧墙的优势在于减少温度效益对半导体器件的影响。
如图9所示，采用含CF4的混合气体210经过电离后以等离子体形式回刻蚀低温氧化硅层207，去除半导体衬底200及栅极结构206上方的低温氧化硅层207，保留栅极结构206两侧、半导体衬底200与栅极结构206交界处半导体衬底200上的低温氧化硅层207a；所述含CF4的混合气体210刻蚀的方向与半导体衬底200表面之间有角度。
本实施例中，所述含CF4的混合气体210刻蚀低温氧化硅层207时CF4的流量为10sccm～100sccm，占混合气体总流量的45～55％，其中优选占有百分比为50％。
本实施例中，所述含CF4的混合气体210刻蚀的方向与半导体衬底200表面之间的角度为89°～90°。
如图10所示，采用包含CH2F2的混合气体211对栅极结构206两侧、半导体衬底200与栅极结构206交界处半导体衬底200上的低温氧化硅层207a继续进行回刻蚀，形成偏移侧墙207b。
本实施例中，所述含CH2F2的混合气体211刻蚀低温氧化硅层207时CH2F2的流量为10sccm～50sccm，占混合气体总流量的20～30％，优选占用百分比为25％。
本实施例中，所述包含CH2F2的混合气体211刻蚀低温氧化硅层207a和半导体衬底200具有高刻蚀选择比，刻蚀低温氧化硅层207a和半导体衬底200的速率比为3∶1～4∶1。
采用含CF4的混合气体210对低温氧化硅层207进行回刻蚀后，栅极结构206与半导体衬底200交界处仍有较厚的低温氧化硅层207a进行保护；用含CH2F2的混合气体211对保留的低温氧化硅层207a继续进行刻蚀时，由于CH2F2气体刻蚀低温氧化硅层刻蚀的速率比对半导体衬底刻蚀的速率快，因此在刻蚀形成偏移侧墙207b时，对半导体衬底的刻蚀影响不大，半导体衬底也被刻蚀掉的深度小于10埃，改善了MOS晶体管结漏电的情况，提高了半导体器件的电性能。
如图11所示，以栅极结构206和偏移侧墙207b为掩膜，在栅极结构206和偏移侧墙207b两侧的半导体衬底200内进行离子210注入，形成源/漏极延伸区208。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子。
所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。退火的温度范围为1000℃～1070℃，时间为1秒～30秒。
本实施例中，在形成源/漏极延伸区208后，还可以继续以栅极结构206为掩模，在栅极结构206两侧的半导体衬底200内进行袋形注入(Pocketimplant)的工艺步骤，所述袋形注入一般采用角度介于0度至45度的离子注入，形成袋形注入区。所述袋形注入区位于源极延伸区和漏极延伸区的外侧，其导电类型与源极延伸区或漏极延伸区的导电类型相反。所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。为了清楚解释本发明的内容，该区域未示出。
然后，参照附图12，在偏移侧墙207b两侧形成侧墙212，所述侧墙的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底200上以及栅极结构206上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底200及栅极205表面，形成侧墙212。
继续参考图12，以栅极结构206、偏移侧墙207b及侧墙212为掩模，在栅极结构206两侧的半导体衬底200中进行离子注入，形成源/漏极214。最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。
本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种偏移侧墙的形成方法，其特征在于，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构，所述低温指温度为350℃～450℃；
采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；
采用含CH2F2的混合气体对低温氧化硅层继续进行回刻蚀，形成偏移侧墙。
2.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述含CF4的混合气体刻蚀低温氧化硅层时CF4的流量为10sccm～100sccm，占混合气体总流量的45～55％。
3.根据权利要求2所述偏移侧墙的形成方法，其特征在于，所述含CF4的混合气体刻蚀的角度为89°～90°。
4.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述含CH2F2的混合气体刻蚀低温氧化硅层时CH2F2的流量为10sccm～50sccm，占混合气体总流量的20～30％。
5.根据权利要求4所述偏移侧墙的形成方法，其特征在于，所述含CH2F2的混合气体刻蚀低温氧化硅层和半导体衬底的速率比为3∶1～4∶1。
6.根据权利要求1所述偏移侧墙的形成方法，其特征在于，所述偏移侧墙的厚度为80埃～150埃。
7.一种MOS晶体管的形成方法，其特征在于，包括：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在半导体衬底上形成低温氧化硅层，且低温氧化硅层包围栅极结构，所述低温指温度为350℃～450℃；
采用含CF4的混合气体对低温氧化硅层进行回刻蚀，在垂直方向定义出偏移侧墙的外形，所述含CF4的混合气体刻蚀的方向与半导体衬底表面之间有角度；
采用含CH2F2的混合气体低温氧化硅层继续进行回刻蚀，形成偏移侧墙；
以栅极结构和偏移侧墙为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成源/漏极延伸区；
在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
8.根据权利要求7所述MOS晶体管的形成方法，其特征在于，所述含CF4的混合气体刻蚀低温氧化硅层时CF4的流量为10sccm～100sccm，占混合气体总流量的45～55％。
9.根据权利要求8所述MOS晶体管的形成方法，其特征在于，所述含CF4的混合气体刻蚀的角度为89°～90°。
10.根据权利要求7所述MOS晶体管的形成方法，其特征在于，所述含CH2F2的混合气体刻蚀低温氧化硅层时CH2F2的流量为10sccm～50sccm，占混合气体总流量的20～30％。
11.根据权利要求10所述MOS晶体管的形成方法，其特征在于，所述含CH2F2的混合气体刻蚀低温氧化硅层和半导体衬底的速率比为3∶1～4∶1。
12.根据权利要求7所述MOS晶体管的形成方法，其特征在于，所述偏移侧墙的厚度为80埃～150埃。
CN200910198116XA 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法 Active CN102054675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910198116XA CN102054675B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910198116XA CN102054675B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102054675A CN102054675A (zh) 2011-05-11
CN102054675B true CN102054675B (zh) 2012-03-07

Family

ID=43958870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910198116XA Active CN102054675B (zh) 2009-11-02 2009-11-02 偏移侧墙及mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102054675B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218001B (zh) * 2013-05-30 2017-02-15 上海华虹宏力半导体制造有限公司 闪存栅极的制造方法
CN106033726B (zh) * 2015-03-10 2019-06-07 无锡华润上华科技有限公司 场效应晶体管的制作方法
CN113471049B (zh) * 2021-06-30 2022-07-26 北京屹唐半导体科技股份有限公司 用于处理工件的方法及等离子体刻蚀机、半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694231A (zh) * 2004-04-29 2005-11-09 台湾积体电路制造股份有限公司 半导体元件与其形成方法
CN1787176A (zh) * 2004-12-10 2006-06-14 上海宏力半导体制造有限公司 可控制栅极结构长度的刻蚀工艺
CN101047132A (zh) * 2006-03-28 2007-10-03 应用材料公司 刻蚀低介电常数膜的方法
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694231A (zh) * 2004-04-29 2005-11-09 台湾积体电路制造股份有限公司 半导体元件与其形成方法
CN1787176A (zh) * 2004-12-10 2006-06-14 上海宏力半导体制造有限公司 可控制栅极结构长度的刻蚀工艺
CN101047132A (zh) * 2006-03-28 2007-10-03 应用材料公司 刻蚀低介电常数膜的方法
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN102054675A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
KR101888274B1 (ko) 실리콘 및 실리콘 게르마늄 나노와이어 형성
CN101728328B (zh) 半导体装置及制作具有金属栅极堆叠的半导体装置的方法
US7541244B2 (en) Semiconductor device having a trench gate and method of fabricating the same
CN100485962C (zh) 半导体器件及其制造方法
US20060131648A1 (en) Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
CN101814523A (zh) 半导体装置及其制造方法
CN102034868A (zh) 半导体装置及场效应晶体管
WO2009012053A2 (en) Isolated tri-gate transistor fabricated on bulk substrate
US20120100684A1 (en) Method of fabricating semiconductor device
CN101087001A (zh) 金属氧化物半导体元件和半导体结构
JP2002033490A (ja) Ｓｏｉ−ｍｏｓ電界効果トランジスタ製造方法
US6664146B1 (en) Integration of fully depleted and partially depleted field effect transistors formed in SOI technology
CN102074476B (zh) Nmos晶体管的形成方法
CN102054675B (zh) 偏移侧墙及mos晶体管的形成方法
CN101740389A (zh) Mos晶体管及其形成方法
CN100590817C (zh) Pmos晶体管及其形成方法
EP3285298A1 (en) Electrostatic discharge protection structure and fabricating method thereof
US6004851A (en) Method for manufacturing MOS device with adjustable source/drain extensions
CN102709162B (zh) 形成锗硅沟道以及pmos晶体管的方法
CN102097307B (zh) 偏移侧墙及mos晶体管的形成方法
CN102110636A (zh) 改善反窄沟道效应及制作mos晶体管的方法
CN102479709B (zh) 晶体管及其制作方法
CN107305868A (zh) 一种半导体器件的制造方法
CN101459081A (zh) Mos晶体管的形成方法
US6987038B2 (en) Method for fabricating MOS field effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant