CN104022030B - 间隙壁去除方法 - Google Patents

间隙壁去除方法 Download PDF

Info

Publication number
CN104022030B
CN104022030B CN201310066832.9A CN201310066832A CN104022030B CN 104022030 B CN104022030 B CN 104022030B CN 201310066832 A CN201310066832 A CN 201310066832A CN 104022030 B CN104022030 B CN 104022030B
Authority
CN
China
Prior art keywords
clearance wall
layer
minimizing technology
barrier layer
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310066832.9A
Other languages
English (en)
Other versions
CN104022030A (zh
Inventor
韩秋华
张翼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310066832.9A priority Critical patent/CN104022030B/zh
Publication of CN104022030A publication Critical patent/CN104022030A/zh
Application granted granted Critical
Publication of CN104022030B publication Critical patent/CN104022030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种间隙壁去除方法，在半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖隔离结构和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。

Description

间隙壁去除方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种间隙壁去除方法。
背景技术
在传统的技术中，会将应力（stress）引入到金属氧化物晶体管（MOS transistor）的沟道区域内，以增加载流子迁移率（carriermobility），进而提高金属氧化物晶体管的性能。一般而言，对于NMOS晶体管而言，希望在源极至漏极方向的沟道区域产生张应力（tensilestress）；而对于PMOS晶体管而言，希望在源极至漏极方向的沟道区域产生压应力（compressivestress）。
以PMOS晶体管为例，为了在其沟道区域产生压应力，需要在PMOS晶体管的源极和漏极区域形成外延层，所述外延层通常是锗硅（SiGe），由于锗硅比硅具有更大的晶格常数，因此其膜层内部具有压缩应力，该压缩压力会被转移到水平方向上，以在该PMOS晶体管的沟道内产生出压应力，进而提高空穴的迁移率。
一般的，形成锗硅层并进行完离子注入形成源/漏极后，需要移除间隙壁，以提高应力对沟道的作用，并降低层间介电层（ILD）的填充难度，为后续的金属插塞及互连线等制造工艺留出更多的空间。在间隙壁移除工艺通常采用磷酸（H3PO4）溶液，这是因为磷酸溶液对于SiN和氧化硅具有较高的刻蚀选择比。然而，在形成浅沟槽隔离结构（STI）的过程中由于使用了氢氟酸等溶液，实际形成的STI表面略低于半导体衬底的表面，导致STI/SiGe界面处的SiGe部分暴露产生弱点（weakpoint），使得磷酸溶液损伤STI/SiGe界面处的SiGe（如图1中虚线圈所示），影响器件的性能。
发明内容
本发明的目的在于提供一种间隙壁去除方法，防止磷酸溶液损伤STI/SiGe界面处的SiGe。
为解决上述技术问题，本发明提供一种间隙壁去除方法，包括：
提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；
在所述锗硅层上形成金属硅化物层；
在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述隔离结构和金属硅化物层；
利用磷酸溶液去除所述间隙壁；
去除所述刻蚀阻挡层。
进一步的，采用旋涂工艺形成所述DUO材料层。
进一步的，采用旋涂工艺形成所述DUO材料层后，对所述DUO材料层进行烘烤。
进一步的，所述DUO材料层的厚度为
进一步的，采用湿法的方式进行回刻蚀形成刻蚀阻挡层。
进一步的，采用CLK888溶液回刻蚀形成刻蚀阻挡层。
进一步的，所述刻蚀阻挡层的厚度为3～20nm。
进一步的，采用湿法的方式去除所述刻蚀阻挡层。
进一步的，采用CLK888溶液去除所述刻蚀阻挡层。
进一步的，所述金属硅化物层是NiSi或TiSi。
与现有技术相比，本发明在半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖浅沟槽隔离结构（STI）和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除所述间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。
附图说明
图1是磷酸溶液损伤STI/SiGe界面处的SiGe的示意图；
图2是本发明实施例的间隙壁去除方法的流程示意图；
图3A是本发明实施例的间隙壁去除方法形成金属硅化物层之前的俯视图；
图3B是本发明实施例的间隙壁去除方法形成金属硅化物层之前沿AA’向的剖面示意图；
图3C是本发明实施例的间隙壁去除方法形成金属硅化物层之前沿BB’向的剖面示意图；
图4A是本发明实施例的间隙壁去除方法形成金属硅化物层之后沿AA’向的剖面示意图；
图4B是本发明实施例的间隙壁去除方法形成金属硅化物层之后沿BB’向的剖面示意图；
图5A是本发明实施例的间隙壁去除方法形成刻蚀阻挡层之后沿AA’向的剖面示意图；
图5B是本发明实施例的间隙壁去除方法形成刻蚀阻挡层之后沿BB’向的剖面示意图；
图6A是本发明实施例的间隙壁去除方法去除间隙壁之后沿AA’向的剖面示意图；
图6B是本发明实施例的间隙壁去除方法去除间隙壁之后沿BB’向的剖面示意图；
图7A是本发明实施例的间隙壁去除方法去除刻蚀阻挡层之后沿AA’向的剖面示意图；
图7B是本发明实施例的间隙壁去除方法去除刻蚀阻挡层之后沿BB’向的剖面示意图。
具体实施方式
在背景技术中已经提及，形成锗硅层并进行完离子注入形成源/漏极后，通常需要移除间隙壁。然而，移除间隙壁过程中使用的磷酸溶液极其容易损伤STI/SiGe界面处的SiGe，影响器件的性能。为此，本发明采用DUO材料层形成刻蚀阻挡层，由于所述刻蚀阻挡层的遮挡，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤。
如图2所示，本发明提供的间隙壁去除方法，包括：
S110：提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；
S120：在所述锗硅层上形成金属硅化物层；
S130：在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述隔离结构和金属硅化物层；
S140：利用磷酸溶液去除所述间隙壁；
S150：去除所述刻蚀阻挡层。
下面以PMOS晶体管为例，参照图2和图3A-图7B来描述本发明提出的间隙壁去除方法的详细步骤。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先，如图3A、3B和3C所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有埋层（图中未示出）等。此外，对于PMOS而言，所述半导体衬底100中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。
在所述半导体衬底100上形成有栅极结构110，作为一个示例，所述栅极结构110可包括自下而上依次层叠的栅极介电层111、栅极材料层112和栅极硬掩膜层113。栅极介电层111可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层112可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层。栅极硬掩膜层113可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。作为另一示例，所述栅极结构110还可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。
所述半导体衬底100上还形成有位于栅极结构110两侧且紧靠栅极结构110的间隙壁114，所述间隙壁114用于定义后续进行的离子注入的距离。其中，间隙壁114包括至少一层氮化物层，如氮化硅层。
所述半导体衬底100中形成有浅沟槽隔离结构（STI）101以及锗硅（SiGe）层102。利用所述间隙壁114作遮挡对所述锗硅层102进行离子注入工艺即可形成源/漏极。为了给后续的金属插塞（如W插塞）及互连线等制造工艺留出更多的空间，进行离子注入工艺之后需要去除所述间隙壁114。
接着，如图4A～4B所示，在进行完离子注入工艺的锗硅层102上形成金属硅化物层120，所述金属硅化物层120例如是NiSi或TiSi。所述金属硅化物层120在半导体器件和金属连线之间形成欧姆接触，减小接触电阻。
接着，如图5A～5B所示，在所述半导体衬底100上形成深紫外线吸收氧化（DUO，DeepUltraVioletLightAbsorbingOxide）材料层，所述DUO材料层一般采用硅氧烷聚合物（siloxanepolymer）等高分子材料，其可提供平坦的表面，且与介电层相匹配的刻蚀速率，所述DUO材料层可利用旋涂（spinon）工艺形成，并对所述DUO材料层进行烘烤（bake）以使其硬化，所述DUO材料层的厚度例如为所述烘烤工艺的温度例如是100～1000℃，烘烤时间例如是1～10min。然后，对所述DUO材料层进行回刻蚀（etchback）形成刻蚀阻挡层130，所述刻蚀阻挡层130覆盖所述隔离结构101和金属硅化物层120，所述刻蚀阻挡层130的厚度例如为5～20nm。所述回刻蚀工艺例如采用CLK888作为刻蚀液体，刻蚀时间依据厚度来决定，所述CLK888为一商品名，由美国公司JTbaker生产，其成份大致包括：H2O2，环丁砜，TMAH等。当然，本发明并不对具体的化学清洗溶液组成以及清洗时间进行限定，只要去除一定厚度的DUO材料层即可，本领域技术人员通过有限次实验即可获得经验数值。
接着，如图6A～6B所示，去除所述间隙壁114，由于所述间隙壁114包括至少一层氮化物层，如氮化硅层，通常利用磷酸溶液去除所述间隙壁114。此步骤中，由于所述隔离结构101和金属硅化物层120上覆盖有所述刻蚀阻挡层130，STI/SiGe界面处的SiGe被保护，因此，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤。
接着，如图7A～7B所示，去除所述刻蚀阻挡层130，由于所述刻蚀阻挡层130由DUO材料形成，此步骤仍采用CLK888作为刻蚀液体，经反复试验发现，所述CLK888具有较佳的刻蚀选择比，在去除所述刻蚀阻挡层130的同时几乎不会损伤STI/SiGe界面处的SiGe。当然，本发明并不对具体的化学清洗溶液组成以及清洗时间进行限定，只要能够具有较佳的刻蚀选择比不会损伤STI/SiGe界面处的SiGe即可，本领域技术人员通过有限次实验即可获得经验数值。
接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。
根据本发明，在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖浅沟槽隔离结构和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除所述间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种间隙壁去除方法，其特征在于，用于防止磷酸溶液损伤浅沟槽隔离结构与锗硅层界面处的锗硅层，所述间隙壁去除方法包括：
提供一半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构侧壁的间隙壁，所述半导体衬底中形成有浅沟槽隔离结构以及锗硅层；
在所述锗硅层上形成金属硅化物层；
在所述半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述浅沟槽隔离结构和金属硅化物层；
利用磷酸溶液去除所述间隙壁；
去除所述刻蚀阻挡层。
2.如权利要求1所述的间隙壁去除方法，其特征在于，采用旋涂工艺形成所述DUO材料层。
3.如权利要求2所述的间隙壁去除方法，其特征在于，采用旋涂工艺形成所述DUO材料层后，对所述DUO材料层进行烘烤。
4.如权利要求1所述的间隙壁去除方法，其特征在于，所述DUO材料层的厚度为
5.如权利要求1所述的间隙壁去除方法，其特征在于，采用湿法的方式进行回刻蚀形成刻蚀阻挡层。
6.如权利要求5所述的间隙壁去除方法，其特征在于，采用CLK888溶液回刻蚀形成刻蚀阻挡层。
7.如权利要求1所述的间隙壁去除方法，其特征在于，所述刻蚀阻挡层的厚度为3～20nm。
8.如权利要求1所述的间隙壁去除方法，其特征在于，采用湿法的方式去除所述刻蚀阻挡层。
9.如权利要求8所述的间隙壁去除方法，其特征在于，采用CLK888溶液去除所述刻蚀阻挡层。
10.如权利要求1所述的间隙壁去除方法，其特征在于，所述金属硅化物层是NiSi或TiSi。
CN201310066832.9A 2013-03-01 2013-03-01 间隙壁去除方法 Active CN104022030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310066832.9A CN104022030B (zh) 2013-03-01 2013-03-01 间隙壁去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310066832.9A CN104022030B (zh) 2013-03-01 2013-03-01 间隙壁去除方法

Publications (2)

Publication Number Publication Date
CN104022030A CN104022030A (zh) 2014-09-03
CN104022030B true CN104022030B (zh) 2017-07-11

Family

ID=51438727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310066832.9A Active CN104022030B (zh) 2013-03-01 2013-03-01 间隙壁去除方法

Country Status (1)

Country Link
CN (1) CN104022030B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667840A (zh) * 2004-03-12 2005-09-14 株式会社半导体能源研究所 薄膜晶体管、半导体器件及其制造方法
CN1790741A (zh) * 2004-10-28 2006-06-21 株式会社半导体能源研究所 半导体器件及制造该器件的方法
CN1941409A (zh) * 2005-09-30 2007-04-04 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
CN102097308A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 一种侧墙回刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667840A (zh) * 2004-03-12 2005-09-14 株式会社半导体能源研究所 薄膜晶体管、半导体器件及其制造方法
CN1790741A (zh) * 2004-10-28 2006-06-21 株式会社半导体能源研究所 半导体器件及制造该器件的方法
CN1941409A (zh) * 2005-09-30 2007-04-04 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
CN102097308A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 一种侧墙回刻方法

Also Published As

Publication number Publication date
CN104022030A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
US11251086B2 (en) Semiconductor devices, FinFET devices, and manufacturing methods thereof
US10504770B2 (en) FinFET structure with different fin heights and method for forming the same
KR101815527B1 (ko) 반도체 소자 및 그 제조 방법
US8022483B2 (en) Semiconductor and manufacturing method for the same
CN107799591B (zh) Ldmos及其形成方法
US9614050B2 (en) Method for manufacturing semiconductor devices
CN102832128B (zh) 一种半导体器件的制造方法
CN108615731B (zh) 一种半导体器件及其制造方法
US10756187B1 (en) Extended drain MOS with dual well isolation
CN107799470B (zh) 一种半导体器件及其制造方法、电子装置
CN104779284A (zh) 一种FinFET器件及其制造方法
TW200531177A (en) Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing
CN102915971B (zh) 一种半导体器件的制造方法
US8877595B2 (en) Transistor structure with silicided source and drain extensions and process for fabrication
CN105470134A (zh) 一种半导体器件及其制造方法、电子装置
CN104916588A (zh) 一种半导体器件及其制造方法
CN104022030B (zh) 间隙壁去除方法
CN103681333A (zh) 一种半导体器件的制造方法
CN102832129B (zh) 一种半导体器件的制造方法
CN104952725B (zh) 一种半导体器件及其制造方法
KR100866260B1 (ko) 비대칭 엘디디 모스펫의 제조방법
CN112951765A (zh) 半导体结构及其形成方法
CN104517840A (zh) 一种半导体器件的制造方法
CN108231766B (zh) 一种半导体器件及其制造方法
CN105576010B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant