CN1790741A - 半导体器件及制造该器件的方法 - Google Patents

半导体器件及制造该器件的方法 Download PDF

Info

Publication number
CN1790741A
CN1790741A CNA2005101188080A CN200510118808A CN1790741A CN 1790741 A CN1790741 A CN 1790741A CN A2005101188080 A CNA2005101188080 A CN A2005101188080A CN 200510118808 A CN200510118808 A CN 200510118808A CN 1790741 A CN1790741 A CN 1790741A
Authority
CN
China
Prior art keywords
semiconductor film
film
belongs
family
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101188080A
Other languages
English (en)
Other versions
CN1790741B (zh
Inventor
本田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1790741A publication Critical patent/CN1790741A/zh
Application granted granted Critical
Publication of CN1790741B publication Critical patent/CN1790741B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本文本公开的是一种半导体器件，具有作为形成构造区域的岛半导体薄膜作为源极或漏极区与岛半导体薄膜的侧面接触的半导体薄膜以及制造该半导体器件的方法。由于制造供沟道形成区用的岛半导体薄膜和供作为源极或漏极的半导体薄膜不使用掺杂装置，制造成本得以降低。源极区或漏极区与作为沟道形成区的岛半导体薄膜的侧面接触，耗尽层不仅在薄膜的厚度方向而且横的方向上加宽了，从而由漏极电压形成的电场减弱了。因此可以支撑具有高度可靠性的半导体器件。

Description

半导体器件及制造该器件的方法
技术领域
本发明涉及半导体元件如薄膜晶体管(下文中写作TFT)或制造具有由这种半导体元件组成的电路的半导体器件的方法。例如，本发明涉及以液晶显示板、EL(场致发光)显示器件、EC显示器件等为典型的电光器件。此外，本发明涉及由TFT构成的用于提高处理速度的电器件，例如中央处理部件(CPU)和制造该电器件的方法，更具体的说，本发明涉及装有这种电光器件和这种电器件的电子设备。
背景技术
近年来，由于显示板尺寸之增大以及具有内部驱动器的显示板、EL显示板等的推动等要求下，需要具有比以往更高移动性的TFT。
因此，已开发出比那些目前使用非晶半导体膜的以及由大晶粒结晶半导体膜构成的TFT具有更佳特性的TFT。使用结晶半导体膜的TFT比使用非晶半导体膜的TFT的优点在于它具有较高的移动性。
另一方面，由于移动性较高，使用结晶半导体膜的TFT中所生成的热载流子的能量大于使用非晶半导体膜的TFT中的。
结果，使用结晶半导体膜的TFT的退化，例如热载流子退化比使用非晶半导体膜的TFT的退化严重些。
当半导体膜的结晶度改进了并且移动性水平达到单晶半导体的程度，器件的可靠性就成了大问题。有必要去抑制器件的退化。
为了防止由热载流子等带来的退化以改善器件的可靠性，重要的是减弱源极区或漏极区的结区中的电场。
作为形成源极区或漏极区的方法，有一种是把包含施主杂质(赋予n型导电性的杂质)或受主杂质(赋予p型导电性的杂质)的膜由CVD等装置进行淀积(图2A)。
图2A示出一个n沟道TFT，其中对含有施主杂质或受主杂质的薄膜进行淀积来形成源极区或漏极区。图2A中，参考数字1001指基片；1002，栅极；1003，栅极绝缘膜；1004，包含属于周期表中13族的一个元素(受主杂质，赋予p型导电性的杂质)的半导体膜；1005，包含属于周期表中15族的一个元素(施主杂质，赋予n型导电性的杂质)的半导体膜、和1006，源电极或漏电极。
包含属于15族的一个元素的半导体膜1005变成源极区或漏极区，而插在源极与漏极之间在含有属于13族中的一个元素的半导体1004上的区域1105变成一个形成沟道区。在图2A中用Lov指出的区域示源极区或漏极区与栅极1002迭盖的区域。
然而，当施加漏极电压时，如图中箭号指出的那样(图2B)，这种结构只使半导体膜1004的厚度范围(约200nm)的耗尽层1007加宽，因而在耗尽层1007中生成一大电场。这里出现一个问题，从电场得到大额能量的载流子变成热载流子，它们造成雪崩效应或者被注入到栅极绝缘膜1003与半导体膜1004之间的界面或被注入到栅极绝缘膜1003而使元件退化。
作为制造底部栅极或TFT的另一种方法，有一种方法是用掺杂装置给要变成源极或漏极的区域注入施主杂质或受主杂质(图2C)。
图2C中，参考号数1101指基片；1102，栅极；1103，栅极绝缘膜；1104，包含属于15族的一个元素的半导体膜；1106，在半导体膜1104上加上属于13族中的一个元素的区域；1105，半导体膜1104上没有加上属于13族中的一个元素的区域；1107，源极或漏极。
半导体1104上加上13族中的一个元素的区域1106是沟道形成区，而在半导体膜1104上没有加上属于13族中的一个元素的区域是源极区或漏极区。图2C中用Lov指出的区域是源极区或漏极区与栅极1102迭盖的区域。
沟道形成区1106可以用等离子体CVD淀积包含15族的一个元素的半导体膜1104并用掺杂装置引入属于13族的一个元素来形成。此外，沟道形成区1106及源极区或漏极区1105可以在形成本征半导体膜之后有选择地添加属于13族及15族的元素来形成(参看未审查专利出版号11-154714)。
掺杂设备是昂贵的，因而使用不需要掺杂设备的方法来淀积包含杂质的半导体膜可以降低生产成本。
发明内容
本发明的一个目的是通过减少使用掺杂装置来降低生产成本并通过在制造TFT的方法中减弱因漏极电压所引起的电场来改善TFT的可靠性。
根据本发明，增加包含杂质的半导体膜在邻近漏极区与沟道形成区的迭盖区域可以使由于漏极电压形成的耗尽层的加宽得以扩大。
本发明提供的半导体器件包括一个在基片上形成的栅极；一个在栅极上面形成的栅极绝缘膜；在栅极绝缘膜上形成的包含属于周期表中13族中的一个元素的岛半导体膜；一个包含周期表中15族中的一个元素的半导体膜，它与包含属于13族中的一个元素的岛半导体膜顶表面的一部分和一个侧面接触；以及在包含属于15族中的一个元素的半导体膜上形成的一个电极；其中包含属于13族中的一个元素的岛半导体膜是沟道形成区，而包含属于15族中的一个元素的半导体膜是源极区或漏极区。
本发明提供的半导体器件包括一个在基片上形成的栅极；在栅极上形成的栅极绝缘膜；在栅极绝缘膜上形成的包含属于周期表中13族中的一个元素的岛半导体膜；一个包含属于周期表中13族的一个元素、密度比岛半导体膜所含的大的半导体膜，这个半导体膜与包含属于13族的一个元素的岛半导体膜顶表面的一部分和侧表面接触；以及在包含属于13族的一个元素的半导体膜上形成的电极；其中包含属于13族的一个元素的半导体膜是沟道形成区，而包含属于15族的一个元素的半导体膜是源极区或漏极区。
本发明提供的制造半导体器件的方法包括一下步骤：在基片上形成栅极；在栅极上形成栅极绝缘膜；在栅极绝缘膜上形成包含属于周期表中13族的一个元素的岛半导体膜；形成包含属于周期表中15族的一个元素的半导体膜，它与包含属于13族的一个元素的岛半导体膜的顶表面的一部分和侧表面接触；在包含属于15族的一个元素的半导体膜上形成电极；其中包含属于13族的一个元素的岛半导体膜是沟道形成区，而包含属于15族的一个元素的岛半导体膜是源极区或漏极区。
本发明提供的制造半导体器件的方法包括一下步骤：在基片上形成栅极；在栅极上形成栅极绝缘膜；在栅极绝缘膜上形成包含属于周期表中13族的一个元素的岛半导体膜；形成包含属于元素周期表中13族的一个元素、比岛半导体膜所包含的属于13族的元素密度大的半导体膜，该半导体膜与包含属于13族的一个元素的岛半导体膜顶表面的一部分和侧表面接触；和在包含属于13族的一个元素的半导体膜上形成一个电极；其中包含属于13族的一个元素的岛半导体膜是沟道形成区，而在包含属于13族的一个元素的半导体膜是源极区或漏极区。
本发明提供的制造半导体器件的方法包括一下步骤：在基片上形成栅极；在栅极上形成栅极绝缘膜；在栅极绝缘膜上形成包含属于周期表中13族的一个元素的非晶半导体膜；向包含属于13族的一个元素的非晶半导体膜引入催化剂元素以提高它的结晶度；把包含属于13族的一个元素的非晶半导体膜加热以形成结晶的半导体膜；用结晶半导体膜形成岛结晶半导体膜；形成包含属于15族的一个元素的半导体膜，它与岛结晶半导体膜顶表面的一部分和侧棉接触；通过把岛结晶半导体膜和含有15族的一个元素的半导体膜加热，利用把岛结晶半导体膜中的催化剂元素转移到包含15族的一个元素的半导体膜来除去岛结晶半导体膜中的催化剂元素；并在包含15族的一个元素的半导体膜上形成电极；其中包含15族的一个元素的岛结晶半导体膜是沟道形成区，而包含15族的一个元素的半导体膜是源极区或漏极区。
本发明中，岛半导体膜是结晶半导体膜。
本发明中，催化剂元素是从由镍(Ni)、锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Go)、铂(Pt)、铜(Cu)、金(Au)组成的一组中选出的一个或多个元素。
根据本发明，通过减弱施加到耗尽层的漏极电压所形成的电场，TFT的可靠性得到改善。
此外，由于TFT可以减少使用掺杂设备来制造，因此制造成本得以降低。
结合附图读下面的详细说明，本发明的这些及其他目的、特征和优点就将是很明显的了。
附图的扼要说明
图1A和1B是示出根据本发明的TFT的截面图；
图2A至2C是示出传统的TFT的截面图；
图3A至3E是示出根据本发明的TFT的制造过程的视图；
图4是示出TFT的漏极电流-漏极电压的相关性的视图；
图5是示出传统的TFT的漏极电流-漏极电压相关性的视图；
图6是示出传统TFT的漏极电流-漏极电压相关性的视图；
图7是示出根据本发明的TFT的漏极电流-漏极电压相关性的视图
图8A至8D是示出根据本发明的TFT的制造过程的视图；
图9A和9B是示出根据本发明的液晶显示器件的制造过程的视图；
图10是示出根据本发明的液晶显示器件的制造过程的视图；
图11是示出根据本发明的液晶显示器件的制造过程的视图；
图12A至12D是示出根据本发明的液晶显示器件的制造过程的视图；
图13A和13B是示出根据本发明的液晶显示器件的制造过程的视图；
图14A至14D是示出根据本发明使用微滴排放法的液晶显示器件的制造过程的视图；
图15A和15B是示出根据本发明使用微滴排放法的液晶显示器件的制造过程的视图；
图16A和16B是示出根据本发明使用微滴排放法的液晶显示器件的制造过程的视图；
图17A和17B是示出根据本发明使用微滴排放法的液晶显示器件的制造过程的视图；
图18是示出根据本发明的EL显示器件的制造过程的视图；
图19A和19B是示出根据本发明的EL显示器件的制造过程的视图；
图20是示出根据本发明的EL显示器件的制造过程的视图；
图21是示出根据本发明的EL显示器件的制造过程的视图；
图22A和22B是示出根据本发明的ID晶片的制造过程的视图；
图23A和23B是示出根据本发明的ID晶片的制造过程的视图；
图24A和24B是示出根据本发明的ID晶片的制造过程的视图；
图25A和25B是示出根据本发明的ID晶片的制造过程的视图；
图26是与本发明一起应用的电子设备的例子；
图27是与本发明一起应用的电子设备的例子；
图28A和28B是与本发明一起应用的电子设备的例子；
图29A和29B是与本发明一起应用的电子设备的例子；
图30是与本发明一起应用的电子设备的例子；
图31A至31E是与本发明一起应用的电子设备的例子；
图32A至32D是示出根据本发明的TFT的制造过程的视图；
图33A至33D是示出根据本发明的TFT的制造过程的视图。
具体实施方式
实施例是参考图1A和1B来说明的。
图1中，参考数字101指基片；102，栅极；103，栅极绝缘膜；104，包含属于13族的一个元素的岛结晶半导体膜；105，包含属于15族的一个元素的半导体膜；和106，源极区或漏极区。半导体膜105变成源极区或漏极区。岛结晶半导体膜104变成沟道形成区。图1A中，用Lov指出的是源极区或漏极区105与栅电极102迭盖的区域。
图1A所示的TFT结构中，半导体膜105(它是源极区或漏极区)与岛结晶半导体膜104(它是沟道形成区)顶表面的一部分和侧面接触。那是说，源极区或漏极区105和沟道形成区104在岛结晶半导体膜104的膜厚度方向及交叉的方向(平行基片的方向)上都是彼此比邻的。当施加漏极电压时，漏极电场在沟道形成区104的方向上从源极区或漏极区作用，因而耗尽层107，如箭号所示，不仅在厚度方向上而且在交叉的方向上都得到加宽，于是漏极电压减弱了(图1B)。
结果，TFT的可靠性提升了，因为抑制了热载流子的产生。典型的情况是：源极和漏极之间的长度(沟道长度)是几个微米。另一方面，沟道形成区104的厚度大约是200nm。因此，耗尽层107在纵向不能得到充分的加宽但是在交叉方向上能得到大大的加宽。如这里所用的，“纵向”这个术语指膜叠置的方向，而“交叉方向”指平行于基片的方向。因此，当器件的结构，如图1A所示那样，源极区或漏极区105与沟道形成区104是并排时器件的可靠性能得到改善。
本实施例中说明的TFT是n一沟道TFT。如果TFT是p沟道TFT，图中源极区或漏极区105可以由包含属于13族的一个元素的半导体膜来形成以代替使用包含属于15族的一个元素的半导体膜。在那种情况下，源极区或漏极区105中p型杂质的密度要大于沟道形成区104的杂质密度。
例1
本例参考图1A至2B及图4至7来说明。
本例中，把根据传统方法制造的TFT的特性与根据本发明的方法制造的TFT的特性彼此加以比较。
图2A(A型)、图2C(B型)、图1A(C型)中n-沟道TFT的参量设定如下。漏极电流的漏极电压相关性及漏极电流的栅极电压相关性已计算出。
在图2A中所示的TFT(A型)中，如以上所述，在包含属于周期表13族的一个元素并具有形成沟道区的半导体膜1004之上形成了包含属于周期表15族的一个元素的半导体膜1005充当源极区或漏极区。
在图2C中所示的TFT(B型)中，如以上所述，在半导体膜1104中形成了：通过添加属于周期表13族的一个元素所形成的沟道形成区1106以及包含属于周期表中15族的一个元素的源极区或漏极区1105。
在图1A中所示的TFT(C型)中，如以上所述，形成了与沟道形成区104的侧面接触的源极区或漏极区105与岛结晶半导体膜104，它是沟道形成区。
厚度、长度和掺杂剂注入量设定如下：栅极绝缘膜：氧化硅膜，厚度100nm；形成沟道区：硅膜，厚度100nm；硼掺杂剂1×1016cm-3，以及1μm的Lov；栅极：钼(Mo)，厚度100nm，长度6μm；源极区域漏极区：磷掺杂剂1×1020cm-3，长度1μm。注意，TFT的宽度说定为1μm。
雪崩，能带间的复合、能带间的隧道电流和搞电场模型被用作物理模型。半导体硅是在认为它处于理想的没有缺陷的状态的假设下进行计算的。计算软件使用的是ISE TCAD GENESISC7,0。
图4示出A型至C型TFT中漏极电流-漏极电压相关性的计算结果。这里，在所有的TFT中栅极电压都是3.0V。
从图4可以清楚的看到，与具有其他结构的TFT相比，A型TFT的漏极电流在漏极电压为8V左右的区域中大大增加(图2A)。由于在高漏极电压的区域是饱和区，漏极电流理想地与漏极电压无关地被稳定下来。漏极电流没有被稳定下来的理由是载流子受高漏极电压的加速变成热载流子，雪崩(热载流子在晶体点阵中被弥散而失去能量而能量被晶体获取从而产生电子和空穴对)或类似的现象发生，并且在沟道形成区产生多余的载流子。这种多余的载流子增加漏极电流。此外，能带被强漏极电场作用而弯曲因而在漏极区附近耗尽层的带隙被大大变窄，所以产生了能带(平衡带一导电带)之间的隧道电流。
如图4中所示，在饱和区中的饱和电流随漏极电压的增加而增加表明在沟道形成区生成了热载流子。热载流子破坏了沟道形成区的晶体点阵，并且注入到栅极绝缘膜界面和栅极绝缘膜的热载流子使阈电压、移动性等退化了。当TFT在饱和区工作时，热载流子造成TFT特性变异或操作的恶化。因此有必要制止热载流子的产生以保持TFT的可靠性。
如图4中所示，在A型TFT中(图2A)热载流子没有充分被制止。另一方面，根据本例的C型TFT(图1A)的特性接近B型TFT(图2C)的特性，且热载流子被制止了。
图5至7示出了A至C型TFT的漏极电流的栅极电压相关性的计算结果。
图5示出了A型TFT(图2A)的漏极电流-栅极电压相关性。
在Vg＝0v附近的饱和区，其中特性曲线上升了，漏极电流理想地按希望那样与漏极电压无关地被稳定下来。如果漏极电流没有被稳定下来，如前所述，热载流子在漏极区附近生成。从图5可以清楚的看到，在A型TFT(图2A)中饱和区的电流值随着漏极电压的增加而增加。
另一方面，根据本发明构成的C型TFT(图1A)在饱和区表现出较小的漏极电流的漏极电压相关性，如图7所示。因此可以看到C型TFT的特性大致与B型TFT(图2C)的特性曲线相似(图6)。所以根据本发明，甚至没有使用掺杂装置制造出来的TFT，也可以与使用掺杂装置生产出来的TFT具有相同的特性。
以下，参考图1A和1B，说明根据本例制造底栅极型TFT的方法。
诸如氧化硅膜的绝缘膜形成在玻璃基片或单结晶半导体基片上，作为基片101，具有厚度150nm，和例如钼(Mo)的金属膜形成在基片上作为供栅极用的材料，厚度为100nm。栅极102用抗蚀剂干刻蚀金属膜来形成。
形成具有100nm厚度的氧化硅膜作为栅极绝缘膜103，形成具有100nm厚度的非晶半导体膜如非晶硅膜。向非晶硅膜添加提高非结晶半导体膜的结晶度的催化剂元素如镍(Ni)，通过热处理或激光照射使之结晶化。随着硅膜在栅极绝缘膜103上形成，不仅非晶硅而且微晶也形成了。此后，硼元素以1×1016cm-3的密度进行离子掺杂为的是根据需要控制阈值。
结晶化了的硅膜被干刻蚀来形成岛形的结晶半导体膜104。
包含属于周期表中15族的一个元素的半导体膜形成了。在那种情况下，重要的是那个包含属于周期表中15族的一个元素的半导体膜要形成来覆盖岛形结晶半导体膜104。其后，形成具有200nm厚度的导电膜如钼(Mo)膜。通过刻蚀导电膜形成电极106。通过以电极106为掩模刻蚀包含属于周期表中15族的一个元素的半导体膜来形成源极区或漏极区105。
本发明可以应用到非晶半导体膜，通过晶化非结晶半导体所形成的多晶半导体，或单晶晶片上的多晶半导体，SOI晶片，玻璃晶片，或绝缘膜。该半导体膜可以应用到元素物质如硅(Si)或锗(Ge)，化合物半导体如GaAs、InP、SiC、ZnSe或GaN，或混合晶体半导体如SiGe或AlxGaAs1-x。
作为提高结晶度的催化剂元素，除了镍(Ni)之外，还可以用由锗(Ge)、铁(Fe)、钯(Pd)、钴(Co)、铂(Pt)、铜(Cu)及金(Au)组成的一群中选出的一个或多个元素。
就形成包含属于周期表中15族的一个元素的半导体膜来说，充当施主的杂质为磷(P)、砷(As)或锑(Sb)被注入。就形成包含属于周期表中13族的一个元素的半导体膜来说，充当受主的杂质如硼(B)，锡(Sn)或铝(Al)被注入。
作为绝缘膜，可以使用单层膜如热氧化膜、氧化硅膜、含氮的氧化硅膜或氮化硅膜；及由上述各种膜组合的多层膜。
作为栅极，可以使用单层膜如多晶硅膜、钼(Mo)、钨(W)、铝(Al)、钛(Ti)或钽(Ta)；以及由上述各种膜组合的多层膜。
本例需要时可以结合实施例中的任何说明。
例2
本例中参考图3A至3E，说明了不同于例1中那样的制造底栅型TFT的方法的例子。
在基片200上形成导电膜并且由导电膜形成栅极201，作为基片200，可以使用玻璃基片如硼硅酸钡玻璃或硼硅酸铝玻璃、石英基片、不锈基片或类似的。由塑料、典型的如PET、PES或OEN或具有挠性的合成树脂如丙烯酸树脂制成的基片可以用作基片200。
栅极201可以形成为由单层导电膜或双层或多层导电膜组成的结构。作为导电膜，可以用钽(Ta)、钨(W)、钛(Ti)和钼(Mo)组成的一群中选出的一种元素；或由包含上述元素作主要成分的合金材料或上述元素的化合物材料如氮化物组成的层叠层。另外，可以使用半导体膜来形成栅极201，典型的是用通过杂质元素如磷(P)的掺杂所形成的多晶硅膜。本例中，栅极201是叠堆厚度分别为30nm和120nm的氮化钽(TaN)和钨(W)叠层膜形成的。
栅极201可以用连线成为一个整体来形成。另外，栅极201也可用栅极连线分别形成，以后把它们电连接起来。
形成栅极201之后，在栅极201和基片200之上形成栅极绝缘膜202。用以用绝缘膜，如氮化硅膜，含氧氮化硅膜，或含氮化氧化硅膜作栅极绝缘膜202。栅极绝缘膜的作用是防止基片200中所含的碱金属或碱土金属如Na在半导体膜中弥散造成对半导体元素的特性相反的效应。
当使用这种层叠层作栅极绝缘膜202时，将由以后的加工制成的TFT的电容量增加了，但比起用氧化硅膜作栅极绝缘膜202的情况，TFT工作时的阈值几乎没有改变，因而层叠层是有用的。薄氮化硅膜，氧化硅膜和含氧氮化硅膜可以用CVD方法分别按5nm、100nm和50nm的厚度淀积。
这里说明了用层叠膜作栅极绝缘膜202的例子；然而也可以用单层绝缘膜。
一个半导体膜，它包含选自属于周期表中13族诸元素中的一个元素，在栅极绝缘膜202上形成，可以用非晶半导体膜、微晶半导体膜或用热来晶化非晶半导体膜所形成的结晶半导体膜作为包含选自属于周期表中13族诸元素中的一个元素的半导体膜。
本实施例中，通过形成一个非晶半导体膜并用能提高结晶度的催化剂元素使该非晶半导体膜晶化来形成结晶半导体膜充当包含选自属于周期表中13族诸元素中的一个元素的半导体膜。下面来说明获得结晶半导体膜的制造方法。
首先，形成包含微量选自属于周期表中13族诸元素中的一个元素的非晶半导体膜。可以用硅(Si)或锗化硅(SiGe)合金作非晶半导体膜203。使用锗化硅的情况中，锗具有较可取的密度大约是0.01至4.5原子％。本例中，用等离子体CVD方法形成具有厚度为100nm的包含选自属于周期表中13族诸元素中的一个元素为硼(B)的非晶硅膜。
一个薄的氧化膜在非晶半导体膜203的表面上形成。这个氧化膜之被形成是因为在随后的过程中将要涂覆的包含催化剂元素的溶液是均匀地涂覆在该非晶半导体膜203上的。
薄氧化膜是通过用其中溶有臭氧的水态的水(臭氧水)的氧化处理、在氧化氛围中的热处理、紫外光照射或类似的处理形成的。本例中薄氧化膜是通过涂覆臭氧水形成的。
把提高半导体膜的结晶度的催化剂元素加到外晶半导体膜203的表面上作为施加催化剂元素的方法，可以用弥散有催化剂元素的水溶液的旋转涂覆法或使用含有催化剂元素的电极的等离子体处理法。
作为催化剂元素，可以使用由镍(Ni)、锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)及金(Au)组成的一组中选出的一个或多个元素。
本例中，以镍(Ni)为催化剂元素，通过旋转涂覆法把液态的乙酸镍溶液204涂覆在非晶半导体膜203的表面上(图3A)。
通过将非结晶半导体膜203在450到500℃暴露在氮氛围中1小时，其中的氢被提取了。这是由于在随后的利用在非晶半导体膜203中蓄意地形成不饱和键的晶化中阈能减小了。
通过在氮氛围中在550到600℃热处理4到8小时，非晶半导体膜203被晶化形成结晶半导体膜205(图3B)。由于催化剂元素，晶化非晶半导体膜203的温度可以设置在550到600℃这个相对较低的温度。
在催化剂元素被加到非晶半导体膜203之后，该非晶半导体膜203可以用激光照射来进行晶化。
激光，例如连续振荡激光器的光或脉冲振荡激光器的光可以用来进行激光照射。具体地说，氩激光器的光、Kr激光器的光、CO2激光器的光、YAG激光器的光、YVO4激光器的光、YLF激光器的光、YAIO3激光器的光、GdVO4激光器的光、Y2O3激光器的光、红宝石激光器的光、翠绿宝石激光器的光、Ti：蓝宝石激光器的光、氦镉激光器的光等等都可以用作连续振荡激光器的光。
作为脉冲振荡激光器的光，Ar激光器的光、Kr激光器的光、激态原子激光器的光、CO2激光器的光、YAG激光器的光、Y2O3激光器的光、YVO4激光器的光、YLF激光器的光、YAIO3激光器的光、GdVO4激光器的光、玻璃激光器的光、红宝石激光器的光、翠绿宝石激光器的光、Ti：蓝宝石激光器的光、铜蒸气激光器的光、金蒸气激光器的光等等都可以用。
随着增加振荡频率，脉冲激光器最终可以与连续振荡激光器取得同样的效果。
例如，使用能连续振荡的固体激光器的情况下，利用发射二级谐波激光到四级谐波激光可以得到具有大晶粒直径的晶体。典型的情况下，最好使用YAG激光器的二级谐波(532nm)或三级谐波(355nm)(基波是1064nm)。例如，从连续振荡YAG激光器发出的激光可以利用非线性光学元件转换成谐波并发射到非晶半导体膜203上。能量密度可以设定在大约是从0.01到100MW/cm2(最好从0.1到10MW/cm2)。
激光可以在惰性气体如稀有气体或氮的氛围中发射。因此，由于激光照射引起的半导体表面的粗糙及由于界面状态密度变化引起的阈电压的变化可以得到防止。
由结晶半导体膜205形成岛结晶半导体膜206(图3C)。该岛半导体膜206充当TFT的沟道形成区。
用等离子体CVD在栅极绝缘膜202和岛结晶半导体膜206之上形成引入了选自属于周期表15族诸元素中的一个元素的半导体膜207。本例中，磷(P)用作选自属于周期表15族诸元素中的那个元素。
晶体生长所用的催化剂元素从岛结晶半导体膜206中被除去了(吸气)。本例中，引入有选自属于周期表15族诸元素中的一个元素的半导体膜207形成了并在氮的氛围中在550℃加热4小时把岛结晶半导体膜206中存有的催化剂元素转移到引入了选自属于周期表15族诸元素中的一个元素的半导体膜207。通过热处理，岛结晶半导体膜206中的催化剂元素减少了。
此后，导电膜208在半导体膜207上形成(图3D)。在使用金属膜作导电膜的情况中，金属膜在以后的过程中会作用于半导体膜207形成硅化物，因而导电性得到改善。
可以使用选自由钽(Ta)、钨(W)、钛(Ti)和钼(Mo)组成的一组中的一个元素；或叠堆合金材料或含有上述元素为主要成分的化合物材料的层叠层作导电膜208。本例中，钨(W)或钼(Mo)用作导电膜。
然后在导电膜上形成抗腐蚀掩模，并由导电膜生成源极或漏极212。源极区域漏极区211是以源极或漏极212为掩模刻蚀半导体膜207形成的(图3E)。本例中，半导体膜207是用氢氧化四甲基铵(TMAH)溶液来湿刻蚀的。刻蚀时间要控制以使作为底层的岛结晶半导体膜206不至于被完全消除。当然，半导体膜207也可以用干刻蚀法来刻蚀。
源极或漏极212可以用配线整体形成。另外，源极或漏极212也可以与配线分开形成，以后把它们电连接起来。
本例中，制出的是n-沟道TFT。在制造p-沟道TFT的情况中，形成的半导体膜加上选自属于周期表13族诸元素中的一个元素代替形成加上选自属于周期表15族诸元素中的一个元素的半导体膜207。
选自属于周期表13族诸元素中的那个元素可以用硼(B)或镓(Ga)。
在使用引入了选自属于周期表13族诸元素中的一个元素的半导膜来形成源极或漏极区211的情况中，杂质的量要控制到使源极或漏极区211中的杂质密度要大于沟道形成区206中的杂质密度。
如以上所指出，可以形成具有源极或漏极区211和形成沟道区206的底栅型TFT。
本例需要时可以自由地与实施例中的任何说明及例1结合。
例3
本发明不仅可以应用到底栅型TFT，也可以应用到顶栅型TFT。
图8A至8D示出了根据本例的顶栅型TFT的制造过程。
首先，在基片301上形成底膜302。可以用玻璃基片如硼硅酸钡玻璃或硼硅酸铝玻璃、石英基片、不锈基片或类似的作为基片301。由塑料，典型的如PET、PES或PEN或具有挠性的合成树脂如丙烯酸树脂制成的基片也可以用作基片301。
绝缘膜如氮化硅膜、含氧氮化硅膜、或含氮氧化硅膜可以用作底膜302。另外，利用叠堆薄氮化硅膜、氧化硅膜及含氧氮化硅膜形成的层叠层可以用来作底膜302。薄氮化硅膜、氧化硅膜和含氧氮化硅膜可以用CVD方法分别按5nm、100nm和50nm的厚度淀积。
充当沟道形成区的岛半导体膜303在底膜302上形成。该岛半导体膜303可以用图3C中所示的岛结晶半导体膜206所用的同一种材料组成。本例中，提高半导体膜的结晶度的一种催化剂元素被加到非晶半导体膜，例如非晶硅膜，并且该非晶半导体膜用激光照射被晶化获得一个结晶半导体膜。然后，赋予p-型导电性的杂质，例如硼(B)被加到所获得的结晶半导体膜中，于是岛半导体膜303就由该结晶半导体膜形成了。
包含赋予n-型导电性的杂质(以下称之为n-型杂质)的半导体膜被形成了，那是用来覆盖底膜302及岛半导体膜303的，于是n-型杂质半导体膜304就由该半导体膜形成了。本例中作为这种杂质，含磷(P)的半非晶半导体膜，例如半非晶硅膜形成了。
半非晶半导体，典型的是半非晶硅，是一种具有非晶半导体的和具有晶体结构(包括单晶和多晶)的半导体的中间结构的膜。该半非晶半导体是一种半导体，它具有自由能稳定的第三态，并且它是结晶的，具有短距离有序性和点阵畸变。这种半非晶半导体可以形成为具有晶粒直径为0.5至20nm、弥散在非单结晶半导体中的半导体。Raman谱低波数被移到520cm-1处。通过X射线衍射，可以观察到由Si晶体点阵引起的衍射峰(111)和(220)。1原子％或更多的氢或卤素包含在该半非晶半导体中作为终止不饱和键的中和剂。正因为如此，这种半非晶半导体被称为所谓的半非晶半导体(SAS)。较佳的具有更高稳定性的半非晶半导体可以利用添加稀有元素如氦、氩、氪或氖促进点阵畸变来获得
该半非晶半导体可以利用硅化物气体的辉光放电分解来获得。典型的硅化物气体Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等等，还有SiH4都可以用，该硅化物气体可以用H2或H2和从由He、Ar、Kr和Ne组成的一组中选出的一种或多种稀有气体元素来稀释。稀释比例在2到1000倍的范围内。
本例中，包含n-型杂质的半导体膜形成了，以后n-沟道型TFT形成了。在形成p沟道型TFT的情况中，可以形成包含有赋予p型导电性的杂质(以下称为p型杂质)的半导体膜以代替形成含有n型杂质的半导体膜，另外，也可以在形成本征半导体膜之后去形成加有p型杂质的半导体膜。
在形成n型杂质半导体膜304之后，形成第一导电膜305，使之覆盖底膜302和n型杂质半导体膜304。可以用由钽(Ta)、钨(W)、钛(Ti)和钼(Mo)组成的一组选出的一种元素；或由包含上述元素为其主要成分的合金材料或化合物材料如上述元素的氮化物组成的层叠层作为第一导电膜305。第一导电膜305由半导体膜，典型的如掺有杂质元素例如磷(P)的多晶硅膜组成。本例中，第一导电膜305是叠堆厚度分别为30nm和120nm氮化钽(TaN)和钨(W)的叠层膜形成的(图8A)。
然后，由n型杂质半导体膜304和第一导体膜305，使用一个掩模分别形成源极或漏极区306及源极或漏极307。刻蚀时间要控制到使作为底层的岛结晶半导体膜303不至于完全被消除。当然可以用干刻蚀。
形成栅极绝缘膜308及第二导电膜309，以覆盖岛半导体膜303、源极或漏极区306和源极或漏极307(图8C)。栅极绝缘膜308和第二导电膜309可以由底膜302和第一导电膜305所用的相同材料形成。
栅极310由第一导电膜309形成(图8D)。
根据上述制造过程，顶栅极型TFT被形成。根据本例的顶栅极型TFT，沟道形成区303与源极或漏极区域306不仅在膜厚度的方向上而且在侧面方向上都相互叠盖。因此耗尽层在侧面方向上也得到扩展，这导致减轻漏极电压。这种类型的TFT的可靠性得到提高，因为防止了热载流子的产生。
在形成这种可靠性提高了的TFT过程中没有使用掺杂装置，因此制造成本也得到降低。
例4
本例中，参考图9A至13B说明了使用本发明制造液晶显示器件(LCD)的例子。
本实施例中说明的液晶显示器件的制造方法是一种同时制造包括像素TFT的像素部分和在像素部分的外围提供的驱动器电路单元的TFT的方法。为了说明的方便，由一个n沟道型TFT和一个p沟道型TFT组成的CMOS电路，它是基本单元，可以当作是驱动器电路的举例。
以例2为基础，由一个底栅极型n沟道型TFT545和一个底栅极型p沟道型TFT546和一个底栅极型n沟道型TFT547组成的CMOS电路被形成548(图9A)。本例中，n沟道型TFT547被用作像素TFT，而CMOS电路548被用作驱动器电路的基本单元。
图9A中，参考数字501指基片；502-504，栅极；505，栅极绝缘膜；511-513，包含属于13族的元素(赋予p型导电性的杂质)的岛半导体膜及每个TFT的沟道形成区。参考数字521和523是包含属于15族的元素(赋予n型导电性的杂质)的半导体膜和n型沟道TFT545和547的源极区或漏极区。半导体膜522被加上属于13族的一个元素成为p型沟道TFT546的源极或漏极区。
参考数字531至535指源极或漏极，它们被电连接到每个TFT的源极区或漏极区。尤其是电极532电连接到n沟道型TFT545的源极区或漏极区521中的任一个和p沟道型TFT546的源极区或漏极区522中的任一个。
N沟道型TFT545和547及p沟道型TFT546并不限于由例2所描述的方法所制造的那些。N沟道型TFT545和547及p沟道型TFT546也可以由例1所描述的方法制造，另外，对于顶栅极型TFT也可以由例3所描述的方法制造。
第一层间绝缘膜541被形成，使之覆盖TFT545至547。
用等离子体CVD方法或溅射方法形成的含硅绝缘膜如氧化硅膜(SiOx)、氮化硅膜(SiN)或含氮氧化硅膜(SiON)或前面几种膜的叠层膜都可以作为第一层间绝缘膜541。当然，第一层间绝缘膜541并不限于含氮氧化硅膜或氮化硅膜，或上述各种膜的叠层膜；第一层间绝缘膜541可以由包含其他种类的硅的单层的或叠层的绝缘膜组成。
第一层间绝缘膜541可以由氮化硅膜或含氧氮化硅膜形成，进行热处理，因而岛半导体膜511至513及半导体膜521至523可以被来自第一层间绝缘膜541的氢所水解。那就是岛半导体膜511至513及半导体膜521至523中的不饱和键可以被氢终止。
充当平面化膜的第二层间绝缘膜542在第一层间绝缘膜541之上形成。
可以用光敏的或非光敏的有机材料(聚酰亚胺，丙稀，聚酰胺，聚酰胺酰亚胺，抗蚀剂，或苯并环丁烯)，硅氧烷及上述材料的叠层结构作第二层间绝缘膜542。
硅氧烷是由硅(Si)和氧(O)的键构成的框架组成的，其中包含至少含氢的有机团(如烷基团或芳香烃)作为取代基。另外，氟基团可以用作取代基。再另一种，氟基团及至少含氢的有机团可以用作取代基。
正的光敏有机树脂或负的光敏有机树脂可以用作有机材料。
本例中，第二层间绝缘膜542是用旋转覆涂法用硅氧烷制成的。
通往电极535的接触孔是通过刻蚀第一层间绝缘膜541和第二层间绝缘膜542的一部分形成。在形成接触孔中，用50sccm的四氟化碳(CF4)，50sccm的氧(O2)和30sccm的氦(He)作刻蚀气体。
一个导电膜被形成在第二层间绝缘膜542之上。电连接到电极535的像素电极543用光掩模由导电膜形成(图9B)。
由于本例中制造的是透明液晶显示板，像素电极543是用透明导电膜如氧化铟锡(ITO)，含氧化硅的氧化铟锡，氧化锌(ZnO)，二氧化锡(SnO2)形成的。
在制造反射液晶显示板的情况中，像素电极543可以用溅射方法用具有反光性的金属材料如Ag(银)，Au(金)、Cu(铜)、W(钨)或Al(铝)制成。
图11是示出像素部分的顶视图，其中一部分已被放大。图11示出制造像素电极过程中的状态，为的是示出在左边的像素中像素电极已形成而右边的像素中像素电极还未形成。图9B示出相当于图11沿线AA’取的像素TFT547的截面。图11中，相同的部件仍用图9B中的数字标出。提供了电容器配线572。保留体积是由像素电极543与电容器配线572形成的，后者与像素电极543叠盖，以第一层间绝缘膜541为电介质。
本例中，第二层间绝缘膜542在像素电极543与电容器配线572叠盖的区域被刻蚀，并且保留体积由像素电极543、第一层间绝缘膜541和电容器配线572形成。在第二层间绝缘膜542可以用作电介质的情况中，第二层间绝缘膜542不需要被刻蚀。在那种情况中，第一层间绝缘膜541和第二层间绝缘膜542充当电介质。
图11中，栅极504被连接到栅极配线571，后者是与栅极504分开形成的。电极534可以与源极配线一体化地形成。另外，电极534也可以与源极配线分开地形成，以后它们可以彼此电连接起来。
根据上述处理，供液晶显示板用的TFT基片501上装有翻转交替的(reversestaggered)像素TFT547，CMOS电路548，它是由翻转交替的n沟道型TFT545和翻转交替的p沟道型TFT546组成的，和像素电极543。
形成定向膜551a，使之覆盖像素电极543。该定向膜551a可以用微滴排放法、丝网印刷法或胶印法形成。以后在定向膜551a上进行摩擦处理。
由着色层562a、遮光层(黑矩阵)和覆盖层563组成的滤色器形成在相对基片561之上，还有一个由透明电极或反射电极组成的相对电极564在其上形成，然后定向膜551b在其上形成(图10)。
然后用微滴排放法形成密封层581(本身是一个闭合图形)，用以包围与像素部分701叠盖的区域。这是描述绘画本身是闭合图形的密封层的例子，因为液晶555是一滴一滴排放的。用浸渍法提供具有开口的密封图形，然后在粘结TFT基片后用毛细管现象注入液晶(图12A)。
其后，液晶555在降压条件下一滴一滴被排放，使得空气泡不至于进入基片501和相对基片561之间(图12B)，并且把两个基片彼此粘结起来(图12C)。液晶是一次或分几次排放到闭合的环形密封图形之中。作为液晶的一种定向模，经常用的TN模是液晶分子按从光入射到光发射为90°的扭转角进行扭转对齐排列起来的。在制造TN模的液晶显示器件的情况中，把两基片粘结时要使两个基片的摩擦方向互成直角。
可以散置球状的垫体，可以形成树胶制的柱形垫体或在密封剂中加入填充物以保持两基片间的空间。柱形垫体是有机树脂物质包含丙稀、聚酰胺、聚酰胺酰亚胺和环氧树脂中的至少一种为其主要成分，氧化硅，氮化硅或含氮氧化硅中的一种材料，或由上述材料组成的压叠膜形成的无机材料。
然后，把基片分为若干块。在从一个基片形成多个器件的情况中，基片被分到每个板中。在从一个基片形成一个板的情况中，分割过程省略了，代之的是把预先分割好的相对基片粘到该基片上(图12D)。
用已知技术将一个FPC(挠性印刷电路)通过一个各向异性导电层粘到基片上。液晶显示器件由上述方法制成。需要时可以给基片粘上光学膜。在制造透明液晶显示器件的情况中，有源矩阵基片和相对基片上都粘上一块偏振片。
图10示出用上述方法制得的液晶显示器件的截面视图，图13A是它的顶视图。图13B示出另一液晶显示器件的顶视图的例子。
图13A中，参考数字501指基片；561，相对基片；701，像素部分；581，密封剂，和704，FPC。还有，液晶是用微滴排放法在降压情况下排放到由密封剂581把一对基片501和561彼此粘合所形成的空间中。
图13B中，参考数字702指源极信号线驱动器电路；703，栅极信号线驱动器电路；581a，第一密封剂；和581b，第二密封剂。液晶是用微滴排放法排放的，用第一密封剂581a和第二密封剂581b把501和561这一对基片彼此粘合。由于驱动电路单元702，703并不需要液晶，只有像素部分701保存液晶并且提供第二密封剂是为了加强板的整体。
如上所述，TFT的制造过程比例中的传统制造过程缩短了，因而液晶显示器件的生产过程可以被缩短。根据本例制造的液晶显示器件可以用作各种电子设备的显示部分。
本例中，形成的TFT具有单个栅极结构，然而本发明并不限于此。TFT可以形成为具有多个栅极、具有多个沟道形成区，例如可以形成具有双栅极的TFT。
本例可以自由与实施例中的任何说明结合并且需要时与例1到3结合。
例5
本例说明用微滴排放法一滴一滴地排放液晶的例子。本例中参考图14A至17B说明从一个大基片1310制造4个板的例子。
图14A和14B示出使用分配器(或墨水喷射器)形成液晶层流程中的截面图。液晶材料1314从液晶排放装置1316的喷嘴1318排放、喷射或滴出去覆盖被密封剂1312包围的像素部分1311。液晶排放装置1316在图14A中箭号所示的方向上移动。还有说明移动喷嘴1318的例，然而喷嘴可以固定而基片可以移动以形成液晶层。
图14B是一个透视图。图14B图示了液晶材料B14只是有选择地排放、喷射或滴到密封剂1312所包围的区域；和滴的表面1315沿着喷嘴扫描的方向1313移动。
图14C和14D示出了图14A中图示出用虚线1319所包围的曲线的区域的放大截面图。在液晶材料粘性大的情况下，液晶材料连续地排放并以带状的形式附着到表面上，如图14C中所示。另一方面，在液晶材料粘性小的情况下，液晶材料有间歇地排放，那就是以小滴的形式滴下，如图14D中所示。
在图14C和14D中，参考数字1310指大基片，1320指像素TFT，并且1321指像素电极。像素部分1311由排列成矩阵结构的像素电极与连接到像素电极的开关元件组成。这里，构成了一个与例1至4相符并有保留体积的TFT。
以下参考图15A至16B说明板的制造流程。
准备了一个第一基片1310，它有一个绝缘表面，面上提供了一个像素部分1311。第一基片1310预先装上了定向膜，膜经过摩擦处理，散布着球状垫体或提供了柱状垫体或提供了滤色器。然后，如图15A中所示，在惰性气体的氛围中或在降了压的条件下用分配装置或喷墨水装置在第一基片1310上在预定的位置(围绕像素部分的图形)形成密封体1312。作为半透明的密封体1312，使用了包括填充料(直径从6到24μm)并具有40到400Pa·S粘性的材料。此外，最好选自不溶于液晶的密封体，因为它要与液晶接触的。可以用丙稀光固树脂或丙稀热固树脂作密封体。密封体1312可以用印刷形成，因为它只要形成简单的图案。
液晶材料1314用墨水喷射被滴到由密封体1312包围的区域(图15B)。具有能被墨水喷射来排放的粘性的已知液晶可以用来作液晶1314。由于液晶材料的粘性可以用控制温度来设定，液晶材料适合墨水喷射。通过墨水喷射，可以把所需要的量的液晶材料1314保存在由密封体1312所围住的区域内，没有浪费。
然后，提供有像素部分1311的第一基片1310在减压的条件下粘到装有相对电极或定向膜的第二基片1331上，这样，空气泡不至于进入两个基片之间(图16A)。本例中，密封剂1312用紫外线照射进行固化或在粘装时同时进化热处理。除了紫外线照射之外，还可以进行热处理。
图17A和17B图示了粘装设备的一个例子，它能在粘装中或之后进行紫外线照射或热处理。
图17A和17B中，参考数字1341指第一基片支持媒质；1342，第二基片支持媒质；1344，窗(透明窗)；1348，下表面台；和1349，光源。图17A和17B中，相同的部件用图14A到16B中一样的数字标出。
供固化密封剂用的下表面台1348装有加热器。第二基片支持媒质1342装有窗1344以通过来自光源1349的紫外光、虽然没有示出，基片的取向排列是通过窗1344完成的。用作相对基片的第二基片1331，已被预先切割到所需尺寸并用真空夹头固定到第二基片支持媒质1342上。图17A图示粘装以前的状态。
粘装中，第一基片支持媒质1341和第二基片支持媒质1342都向下移动，并将基片1310和1331在压力下粘在一起，然后发射紫外光到已粘合的基片上的固化密封剂。图17B图示了粘装后的状态。
然后，用切割设备如划线设备、断裂(breaker)设备、转盘式切割装置等把第一基片1310切开(图16B)。因此，从一个基片可制出四个板。然后用已知技术把FPC粘到板上。
玻璃基片或塑料基片可以用来作第一基片1310和第二基片1331。
使用大基片的液晶显示装置也是用上述方法制造的。
本例需要时可以与实施例和例1至4中的任何说明自由结合。
例6
本例中，参考图18至20说明了制造双发射EL(场致发光)显示器件的例。
依据第二例，制出了n沟道型TFT1451，1452及p沟道型TFT1453(图18)。制造条件、制造方法，材料等等都与例2中所用的一样。
注意，TFT1451至1453可以根据例1至3形成。在那种情况，制造条件，制造方法，材料等等都与例1和3中所用的一样。
图18中，参考数字1401指基片；1402至1404，栅极；和1405，栅极绝缘膜。具有透光性的基片可以用作基片1401。
该n沟道型TFT1451包括沟道形成区1443，源极或漏极区1442，及源极或漏极1441。N沟道型TFT1452包括沟道形成区1446，源极或漏极区1445，及源极或漏极1444。该p沟道型TFT1453包括沟道形成区1449，源极或漏极区1448，及源极或漏极1447(图18)。
本例中，那个p沟道型TFT1453用作双发射EL显示器件的像素TFT。那个n沟道型TFT1451和1452用作驱动像素TFT1453的驱动器电路的TFT。然而，像素TFT不一定需要是p沟道型TFT，也可以是n沟道型TFT。驱动器电路不一定需要是一个由多个n沟道型TFT组成的电路，也可以是一个由n沟道型TFT和p沟道型TFT互补地组成的电路或一个由多个p沟道型TFT组成的电路。
然后，形成一个第一层间绝缘膜1461去覆盖TFT1451至1453。
用等离子体CVD方法或溅射方法形成的含硅绝缘膜如氧化硅膜(SiOx)、氮化硅膜(SiN)或含氮氧化硅膜(SiON)或前面几种膜的叠层膜都可以作为第一层间绝缘膜1461。当然，第一层间绝缘膜1461并不限于含氮氧化硅膜或氮化硅膜，或上述各种膜的叠层膜；第一层间绝缘膜1461可以由含硅的单层的或叠层的绝缘膜组成。
充当平面化膜的第二层间绝缘膜1462在第一层间绝缘膜1461之上形成。
可以用光敏的或非光敏的有机材料(聚酰亚胺，丙稀，聚酰胺，聚酰胺酰亚胺，抗蚀剂，或苯并环丁烯)或硅氧烷来形成第二层间绝缘膜1462。
硅氧烷是由硅(Si)和氧(O)的键构成的框架组成的，其中包含至少含氢的有机团(如烷基团或芳香烃)作为取代基。另外，氟基团可以用作取代基。再另一种，氟基团及至少含氢的有机团可以用作取代基。
正的光敏有机树脂或负的光敏有机树脂可以用作有机材料。
本例中，第二层间绝缘膜1462是用旋转覆涂法用硅氧烷制成的。
具有透光性质的第三层间绝缘膜1463形成在第二层间绝缘膜1462之上。该第三层间绝缘层1463是形成来作防刻蚀膜的，它是用来在以后的形成像素电极1464过程中保护平面化膜即第二层间绝缘膜1462的。在形成像素电极1464中，在第二层间绝缘膜1462可以用作防刻蚀膜情况下就不需要第三层间绝缘膜1463了。
要给第一层间绝缘膜1461，第二层间绝缘膜1462和第三层间绝缘膜1463提供接触孔。
该像素电极(这里是透明电极)1464，换句话说，一个有机发光单元的像素电极，形成在第三层间绝缘膜1463之上，厚度在10至800nm范围内。用作像素电极的，除了氧化铟锡(ITO)之外，例如具有高功函(4.0eV)的透明导电材料如IZO(氧化铟锌)，它是氧化铟锡或含硅元素的氧化铟和2至20％氧化锌的混合物也可以用(图19A)。
然后，使用新的掩模形成掩盖像素电极一个边的绝缘体1465(也称为堤)。光敏或非光敏有机材料(聚酰亚胺，丙稀，聚酰胺，聚酰胺酰亚胺，抗蚀剂，或苯并环丁烯)或厚度为0.8至1μm的SOG膜(例如含烷基团二氧化硅)可以作绝缘体1465。
然后，用汽相淀积法或涂敷法形成第一含有机化合物层1471，第二含有机化合物层1472，第三含有机化合物层1473，第四含有机化合物层1474和第五含有机化合物层1475。
使用汽化掩模在像素电极上有选择性地同时汽化氧化钼(MoOx)，4，4’-二[N-1-萘基]-N-苯基-氨基】-联苯基(α-NPD)，和红荧烯共汽化以形成第一含有机化合物层1471(空穴注入层)。
除了MoOx之外，具有高空穴注入性质的物质如钛菁铜(CuPC)，氧化钒(VOx)，氧化铷(RuOx)或氧化钨(WOx)也可以用。另外，可以通过涂敷分子量高的，具有高空穴注入性质的物质如聚(亚乙基二氧噻吩/聚(苯乙烯磺酸)溶液(称为PEDOT/PSS)来形成空穴注入层1471。
为了改善光发射元件的可靠性较佳的是在形成第一含有机化合物的层1471之前进行真空加热以除了空气。例如，较佳的是在低压大气氛围或惰性气体氛围中在200-300℃的温度下进行热处理以除了基片中所含的气体然后再进行淀积有机化合物。
第二含有机化合物层(空穴传输层)1472是通过用空穴注入层1471的汽化掩模有选择性地淀积α-NPD来形成的。除了α-NPD，具有高电子传输性的材料，典型的如芳香胺基的化合物如4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(TPD)，4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(TDATA)，或
4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(MTDATA)都可以用。
第三含有机化合物层(光发射层)1473是选择性地形成的。每种光发射材料(R，G和B)是通过给每种颜色把每种汽化掩模定向选择性地淀积以实现全色显示器件。
使用汽化掩模有选择性地淀积Alq3(三(8-喹啉根合)铝)在发光层1473上形成第四含有机化合物层(电子传输层)1474。除了Alq3，以具有喹啉框架或苯并喹啉框架的金属配合基为典型的具有较佳电子传输性质的材料如三(5-甲基-8-喹啉根合)铝(缩写为Almq3)，二(10-羟基苯并-喹啉根合铍(缩写为BeBq2)，二(2-甲基-8-喹啉根合)-4-苯基苯酚铝(缩写为Balq)或类似的都可以用。还有，除了金属配合基，2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁唑(缩写为PBA)和1，3-二[5-(p-叔丁基苯基)-1，3，4-噁唑-2-基]benzene(缩写为OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯)-1，2，4-三唑(缩写为TAZ)；和3-(4-叔丁基苯基)-4-(4-ethyl苯基)-5-(4-联苯yl)-1，2，4-三唑(缩写为p-EtTAZ；红菲绕啉(缩写为Bphen)；2，2′-联喹啉(bathocuproin)(缩写为BCP)；及类似的都可以用作电子传输层1474，因为它们有较佳的电子传输性质。
其次，4，4-bis(5-甲基苯并噁唑-2-基)均二苯代己烯(缩写为BzOs)和锂(Li)被共汽化的形成覆盖电子传输层1474和绝缘体1465的第五含有机化合物层(电子注入层)1475。在以后过程中在形成透明电极1476中进行溅射方法所造成的损伤，可以用苯并噁唑衍生物(BzOs)来抑制。除了BzOs；锂，具有高电子注入性质的碱金属的或碱土金属的化合物或类似的，如CaF2，氯化锂(LiF)或氯化铯(CsF)都可以用。另外，Alq3和锰(Mg)的混合物也可以用。
透明电极1476，换句话说，有机发光元件像素电极1476在电子注入层1475之上形成，厚度为10nm至800nm。氧化铟锡包括Si元素，或氧化铟锌(IZO)，它是2至20％的氧化锌(ZnO)和氧化铟的混合物可以用来形成透明电极1476，氧化铟锡也可以。
如上所述，发光元件制成了。电极1464、第一含有机化合物层至第五含有机化合物层1471至1475和构成发光元件的像素电极1476所用的材料已适当地选取。另外，上述各层的厚度已得到调整。我们希望像素电极1464至1476内同一种材料形成且厚度几乎一样，较佳的是大约是100nm的薄薄的厚度。
需要时，形成一层透明的保护层1477覆盖在光发射元件上防止水透入到光发射元件。氮化硅膜，氧化硅膜，或含氧氮化硅膜(具有成分比例为N＞O的SiNO膜或具有成分比例为N＜O的SiON膜)，主要含碳的薄膜(为DLC膜或CN膜)或类似的，都可以用来作透明保护层1477(图19B)；每种膜都可以用溅射法或CVD法制取。
第二基片1481用密封剂粘到基片1401上，密封剂包含间隙材料用以保持两基片间保有间隙。第二基片1481可以用玻璃基片或石英基片形成，它们每种都有透光性质。此外，一对基片之间的间隙可以用干燥剂作为空气隙(惰性气体)或填上透明密封剂(紫外线固化树脂，热固环氧树脂或类似的)来提供。
光发射元件中，像素电极是1464和1476是由透光材料形成的，光可以从光发射元件向两个方向发射，换句话说光可以从两个面发射
形成具有上述结构的板，从顶面和后面光发射的强度几乎是一样的。
最后，提供光学薄膜1482和1483(一个致偏振片或致圆偏振片)用以改进对比性(图20)。
图21示出在像素部分用RGB各自独立地形成像素TFT的例子。在红(R)像素中，像素TFT1453R被连接到像素电极1464R，并且第一含有机化合物层(空穴注入层)1471R，第二含有机化合物层(空穴传输层)1472R，第三含有机化合物层(发光层)1473R，第四含有机化合物层(电子传输层)1474R，第五含有机化合物层(电子注入层)1475，透明电极(像素电极)1476和透明保护层1477形成了。
在绿(G)像素中，像素TFT1453G被连接到像素电极1464G，并且第一含有机化合物层(空穴注入层)1471G，第二含有机化合物层(空穴传输层)1472G，第三含有机化合物层(光发射层)1473G，第四含有机化合物层(电子传输层)1474G，第五含有机化合物层(电子注入层)1475，透明电极(像素电极)1476及透明保护层1477形成了。
在兰(B)像素中，像素1453B被连接到像素电极1464B，并且第一含有机化合物层(空穴注入层)1471B，第二含有机化合物层(空穴传输层)1472B，第三含有机化合物层(发光层)1473B，第四含有机化合物层(电子传输层)1474B，第五含有机化合物层(电子注入层)1475，透明电极(像素电极)1476，及透明保护层1477形成了。
关于光发射层1473R，1473G和1473B，材料如Alq3；DCM或Alq3：红荧烯：BisDCJTM用作表现出红色辐射的光发射层1473R。材料如Alq3：DMQD(N，N’-二甲基喹吖啶酮or Alq3：香豆素6用作表现出绿色辐射的发光层1473G。材料如α-NPD或tBu-DNA用作表现出蓝色辐射的光发射层1473B。
本例中，TFT不限于单栅极结构TFT。该TFT可以形成为具有多个沟道形成区的多栅极TFT，例如双栅极TFT。
本例中，说明了双发射板。另外，顶发射板或底发射板，它是表面发射板也可以使用。
为了制造顶发射板，可以不用透明电极而用具有遮光性质的材料形成有机光发射元件的底像素电极。例如在形成由氮化钛膜、以铝为其主要成分的膜和氮化钛膜组成的三层结构的底像素电极的情况中，阴极变成可以具有高电阻，具有优良欧姆性接触的接线来充当阴极。另外，有机发光元件的像素电极可以用的用单层的膜如氮化钛膜、铬膜、钨膜、Zn膜，Pt膜，或由三层或更多层组成的压叠层膜来形成。
顶发射板的顶像素电极，较佳是透明的或半透明的，并可以用形成前述透明电极的材料来形成。
制造底发射板时，有机发光单元的底像素电极可以用形成前述透明电极的材料来形成。
具有遮光性质和小功函的材料(Al、Ag、Li、Ca或前述元素的合金如MgAg、MgIn、AlLi、CaF2或CaN)可以用作底发射板的顶像素电极。
在制造顶发射板或底发射板中，有机光发射元件中的含有机物层可以根据每个像素电极的材料适当地加以改变。
从光发射元件发射的光包括从单元激发态返回基态所辐射的发射光(荧光)和从三元激发态返回基态所辐射的发射光(磷光)。本例中可以用任一种或同时用两种。
本例由例2中已经说明了的方法加以补充。如果需要，本例可以与实施例及例1、3至5中的任何说明自由结合。
例7
在示例7中，参考图22A到25B说明根据本发明的用于物体识别的集成电路的示例。
示例7中，示出了作为半导体元件的电绝缘TFT的示例；但用于集成电路的半导体元件不限于此，且可以使用任何类型的电路元件。例如，除了TFT，通常可举出记录元件、二极管、光电转换元件、电阻元件、线圈、电容器元件或电感器。
此外，本说明书中，ID芯片指示用于识别物体的集成电路，且用于识别的信息记录于ID芯片中。ID芯片可通过无线电波或电磁波用控制系统或读取装置发送和/或接收信息。附着ID芯片的物体的生产区域、有效日期、传输路线等可通过ID芯片中包含的信息找到。此外，在应用于医学和化学领域的情况下通过将ID芯片附着到药物或患者可进行安全管理。
如图22A所示，剥离层4001通过溅射法形成于耐热基片(第一基片)4000之上。诸如硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃基片、石英基片、陶瓷基片等可用作第一基片4000。此外，也可使用包括不锈基片的金属基片或一绝缘膜形成于其表面上的半导体基片。尽管诸如由合成树脂(诸如塑料)构成的塑料基片的柔性基片通常在耐热方面劣于以上基片，但当基片能抵抗制造过程中的高温时可使用柔性基片。
剥离层4001可由包含硅作为主要成分的一层形成，诸如非晶硅、多晶硅、单晶硅或微晶硅(包括半非晶硅)。剥离层4001可通过溅射法、低压CVD法、等离子体CVD法等构成。在该实施例中，剥离层4001通过低压CVD法由约50nm厚的非晶硅构成。剥离层4001的材料不限于硅，且可以使用能选择性蚀刻掉的材料。较佳地，剥离层4001的厚度从50nm到60nm。当剥离层4001由半非晶硅构成时，它可形成为具有30nm到50nm的厚度。
接着，基膜4002形成于剥离层4001上方。提供基膜4002以防止第一基片4000中的碱土金属或诸如Na的碱金属扩散入半导体膜。当处于半导体中时，碱土金属和碱金属对诸如TFT的半导体元件的特性具有不利作用。提供基膜4002的另一个用途在于在剥去半导体元件的后续过程中保护半导体元件。基膜4002可以是单个绝缘膜或可以包括多个绝缘膜。因此，基膜4002由可抑制碱土金属或碱金属扩散入半导体膜的诸如氧化硅、氮化硅或含氧的氮化硅的绝缘膜。
在该示例中，通过顺序层叠100nm厚的含氮的氧化硅膜(SiON膜)、50nm厚的含氧的氮化硅膜(SiNO膜)以及100nm厚的含氮的氧化硅膜(SiON膜)分别作为第一分层底膜(底部分层的基膜)4002a、第二分层基膜(中间分层的基膜)4002b和第三分层基膜(顶部分层的基膜)4002c，形成基膜4002。但，层叠膜的材料、厚度和数量不限于以上描述。例如，底部分层基膜4002a可通过旋涂法、缝隙涂布法、微滴排放法等由硅氧烷基树脂构成并具有从0.5μm到3μm的厚度，以取代SiON膜。中间分层基膜4002b可由氮化硅膜(SiNx)构成代替SiNO膜。顶部分层基膜4002c可由氧化硅膜构成代替SiON膜。每个膜的厚度理想地在0.05μm到3μm的范围之内，且在此范围内任意选择厚度。
或者，最接近剥离层4001的底部分层基膜4002a可由SiON膜或氧化硅膜构成，中间分层基膜4002可由硅氧烷基树脂构成，且顶部分层基膜4002可由氧化硅膜构成。
氧化硅膜可通过热CVD法、等离子体CVD法、常压CVD法、偏置ECRCVD法等用SiH4和O2的混合气体或者TEOS(四乙氧基甲硅烷)和O2的混合气体等形成。氮化硅膜可通过等离子体CVD法用SiH4和NH3的混合气体形成。含氮的氧化硅膜(SiON：O＞N)和含氧的氮化硅膜(SiNO：N＞O)可通过等离子体CVD法用SiH4和N2O的混合气体形成。
在形成基膜4002后，通过与例2相同的制造工艺形成TFT。除非另外说明，制造条件、制造工艺、沉积材料等都与例2中的那些相同(图22A)。
该例中，n-沟道TFT4011、4013和p-沟道TFT4012形成于基片4000上。
在n-沟道TFT4011中，栅电极4101、栅绝缘膜4104、沟道形成区4113和源极或漏极区4112形成于基膜4002之上。
在p-沟道TFT4012中，栅电极4102、栅绝缘膜4104、沟道形成区4116、源极或漏极区4115形成于基膜4002上。
在n-沟道TFT4013中，栅电极4103、栅绝缘膜4104、沟道形成区4119、和源极或漏极区4118形成于基膜4002之上。
配线4300、4301连接到n-沟道TFT4011的源极或漏极区4112。配线4301、4302连接到p-沟道TFT 4012的源极或漏极区4115。配线4303、4304连接到n-沟道TFT4013的源极或漏极区4118。此外，配线4304(未示出)也连接到n-沟道TFT4013的栅电极4103。n-沟道TFT4013可用作随机数ROM的存储元件。
此后，形成第一层间绝缘膜4200，以保护TFT4011到4013和配线4300到4304。为了形成第一层间绝缘膜，优选使用可防止碱金属或碱土金属穿透入TFT4011到4013的氮化硅、含氮的氧化硅、氮化铝、氧化铝、氧化硅等。特别是，约600nm厚的含氮的氧化硅膜(SiON膜)可用作第一层间绝缘膜4200。在这种情况中，在形成SiON膜后可进行氢处理过程。如上所述，含氧的氮化硅膜(SiNO膜)、氮化硅膜(SiNx膜)和含氮的氧化硅膜(SiON)的三个分层绝缘膜形成于TFT4011到4013上方；但其结构或材料不限于此。通过使用前述结构，TFT4011到4013由基膜4002和第一层间绝缘膜4200覆盖，因此诸如Na的碱金属或碱土金属分散于半导体元件中使用的半导体膜中并能进一步防止对半导体元件特性的不利作用。
第二层间绝缘膜4201形成于第一层间绝缘膜4200之上。可使用具有耐热性的有机树脂(诸如聚酰亚胺、丙烯酸或聚酰胺)作为第二层间绝缘膜4201的材料。除了前述树脂，还可使用低介电材料(低k材料)或含硅氧烷的树脂。
硅氧烷由通过硅(Si)和氧(O)的键的骨架组成，其中至少包含氢的有机基团(诸如烷基或芳烃)被包含作为取代基。或者，氟基可用作取代基。亦或，氟基和至少包含氢的有机基团可用作取代基。
第二层间绝缘膜4201可根据材料通过旋涂法、浸渍法、喷涂法、微滴排放法(喷墨法、丝网印刷法、胶印法等)、刮刀法、滚涂法、幕帘涂布法、刮刀涂布法等形成。此外，可使用无机材料，在这种情况中，可使用氧化硅、氮化硅、氮氧化硅、PSG(磷玻璃)、BPSG(磷硼玻璃)、氧化铝膜等。此外，第二层间绝缘膜4201可通过层叠以上绝缘膜形成。
在该例中，第三层间绝缘膜4202形成于第二层间绝缘膜4201上方(图22B)。第三层间绝缘膜4202可通过等离子体CVD法、大气压等离子体CVD法等由包含诸如DLC(钻石形碳)的碳或CN(氮化碳)、氧化硅、氮化硅或含氮的氧化硅的膜形成。此外，第三层间绝缘膜4202可由诸如聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯的光敏或非光敏有机材料或硅氧烷基树脂等的保护材料构成。
可将填料混入第二层间绝缘膜4201或第三层间绝缘膜4202，以防止第二层间绝缘膜4201或第三层间绝缘膜4202剥去和损坏。
接触孔形成于第一到第三层间绝缘膜4200到4202中。导电材料膜形成于第三层间绝缘膜4202上且由导电材料膜形成天线4305(图23A)。天线4305可由诸如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn或Ni的金属或者包括一种或多种金属化合物的导电材料制成。
天线4305连接到配线4300。尽管天线4305在图23A中直接连接到配线4300，但本发明的ID芯片不限于这种结构。例如，天线4305可通过使用分开形成的配线电连接到配线4202。
天线4305可通过印刷法、光刻法、气相沉积法、微滴排放法等形成。该例中，天线4305由单个导电膜形成。但，天线4305可通过层叠多个导电膜形成。例如，天线4305可由通过无电敷镀诸如用Cu涂布的Ni的配线形成。
微滴排放法是通过放电来自小喷嘴的包含预定组分的微滴用于形成预定图形的方法。喷墨法给作微滴排放法的一例。另一方面，印刷法包括丝网印刷法、胶印法等。当采用印刷法或微滴排放法时，可形成天线4305而不用用于曝光的掩模。此外，微滴排放法和印刷法不会浪费在光刻法中通过蚀刻除去的材料。此外，由于不需要使用昂贵的用于曝光的掩模，所以可降低制造ID芯片的成本。
在使用微滴排放法或各种印刷法的情况下，例如可使用通过用Ag涂布Cu获得的导电颗粒等。当通过微滴排放法形成天线4305时，期望进行处理，以改善天线4305对第三层间绝缘膜4302表面的粘性。
如下所述地给出能提高粘性的几种方法：一种是将由于催化剂作用可改善对导电膜或绝缘膜的粘性的金属或金属化合物附着到第三层间绝缘膜4202的表面上；另一种是将具有对导电膜或绝缘膜的高粘性的有机基的绝缘膜、金属或金属化合物附着到第三层间绝缘膜4202表面上；且再一种是在大气压或较小压力下对第三层间绝缘膜4202的表面进行等离子处理以改变其表面。除钛或氧化钛之外的作为3d过渡元素的Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu或Zn等被列出作为对导电膜或绝缘膜具有较高粘性的金属示例。上述金属的氧化物、氮化物、氮氧化物等被列出作为金属化合物的示例。例如，聚酰亚胺、硅氧烷基树脂等被列出作为有机基绝缘膜的示例。
若附着到第三层间绝缘膜4202上的金属或金属化合物是导电的，则控制薄膜电阻，以使天线能正常运作。特别是，导电金属或金属化合物的平均厚度在从1nm到10nm的范围之内。此外，金属或金属化合物可通过氧化而部分或完全绝缘。此外，附着到不需要粘性的区域上的金属或金属化合物可通过蚀刻选择性地去除。金属或金属化合物可通过微滴排放法、印刷法或溶胶凝胶法仅选择性地附着到特殊区域，取代预先附着到整个基片上。金属或金属化合物不需要在第三层间绝缘膜4202的表面上处于完全连续膜的状态，而是可以在一定程度上分散。
随后，如图23B所示，在形成天线4305后，保护层4400形成于第三层间绝缘膜4202上，以覆盖天线4305。保护层4400由在剥离层4001后来被剥离时能保护天线的材料构成。例如，保护层4400可通过整体涂布在水或酒精中可溶的环氧树脂基树脂、丙烯酸基树脂或硅基树脂形成。
在该例中，保护层4400按以下方式形成：通过旋涂法将可水溶树脂(ToagoseiCo.，Ltd制造的VL-WSHL10)涂覆30μm厚以曝光2分钟，以便暂时固化该树脂，随后用UV光辐射基片的背部达2.5分钟，接着用UV光辐射基片的上侧达10分钟，总共12.5分钟，为的是完全使树脂固化。在层叠多个有机树脂的情况下，根据涂覆或烘烤期间的溶剂，粘性会变得太高或有机树脂会部分融化。因此，当第三层间绝缘膜4202和保护层4400由可在同一溶剂中溶解的有机树脂形成时，优选在第三层间绝缘膜4202上形成无机绝缘膜(SiNx膜、SiNxOy膜、AlNx膜或AlNxOy膜)，以使保护层4400可在后续过程中被平滑地去除。
接着，如图24A所示，形成凹槽4401以划分ID芯片。凹槽4401可具有一定程度的深度，以露出剥离层4001。凹槽4401可通过切割方法、划线法等形成。此外，当不需要划分形成在第一基片4000上形成的ID芯片时，就不必形成凹槽4401。
如图24B所示，蚀刻掉剥离层4001。在该实施例中，卤代氟化物被用作蚀刻气体且该气体从凹槽4401引入。在该实施例中，在温度350℃、流速300sccm、压力6托以及蚀刻时间3小时的条件下，使用ClF3(三氟化氯)。或者，可使用与氮混合的ClF3气体。通过使用诸如ClF3的卤代氟化物可选择性地蚀刻剥离层4001，以使第一基片4000可从TFT4011到4013上剥去。卤代氟化物可以是气体或液体。
如图25A所示，被剥离的TFT4011到4013和天线4305可通过使用粘合剂4501附着到第二基片4500上。粘合剂4501由可使第二基片4500和基膜4002相互附着的材料构成。粘合剂4501例如可以是反应固化型、热固型、诸如可UV可固化型的光固化型或者厌氧型。
第二基片4500可由诸如纸或塑料的柔性有机材料构成。或者，柔性无机材料也可用作第二基片4500。塑料基片可由包括具有极性基的聚降冰片烯的ARTON(由JSR制造)构成。此外，例如聚对苯二甲酸乙二酯(PET)、聚醚砜(PES)、聚萘二酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚丙烯酸酯(PAR)、聚对苯二甲酸丁二酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等的聚酯可作为塑料基片的材料示例。期望第二基片4500具有高达约2W/mK到30W/mK的热传导性，以便散去集成电路中产生的热量。
如图25B所示，在除去保护层4400后，粘合剂4503被涂布于第三层间绝缘膜4202上，以覆盖天线4305，随后附着覆盖部件4502。诸如纸或塑料的柔性有机材料可按与第二基片4500相同的方式用作覆盖部件4502。粘合剂4503的厚度可从10μm到200μm。
粘合剂4503由可将覆盖部件4502附着到第三层间绝缘4202和天线4305的材料构成。粘合剂4503例如可以是反应固化型、热固型、诸如UV固化型的光固化型或厌氧型。
根据前述过程，完成ID芯片。通过以上制造方法，可以在第二基片4500和覆盖部件4502之间形成总厚度从0.3到3μm(通常约2μm)的极薄的集成电路。集成电路的厚度不仅包括半导体元件的厚度还包括绝缘膜以及粘合剂4501和粘合剂4503之间形成的层间绝缘膜的厚度。可形成ID芯片中包含的集成电路，以点据约5mm平方的面积(25mm2的面积测量)或更小，更优选约从0.3mm平方(0.09mm2)到4mm平方(16mm2)。
通过尽可能将集成电路设置于第二基片4500和覆盖部件4502之间的空间中心，可以提高ID芯片的机械强度。特别是，期望控制粘合剂4501和4503的厚度，以使第二基片4500和集成电路厚度方向上的中心之间的距离x满足：
1 2 d - 30 &mu;m < x < 1 2 d + 30 &mu;m
其中d是第二基片4500和覆盖部件4503之间的距离。更优选地，控制粘合剂4501和4502的厚度，以满足
1 2 d - 10 &mu;m < x < 1 2 d + 10 &mu;m
尽管在图25B中使用覆盖部件4502，但本发明不限于此。可只执行直到图25A所示的过程的那些过程。
尽管该例7描述了将剥离层设置于具有高耐热性的第一基片500和集成电路之间且通过蚀刻该剥离层从第一基片上去除集成电路的示例，但根据本发明的制造ID芯片的方法不限于该结构。例如，金属氧化物膜可设置于集成电路和具有高耐热性的基片之间，且金属氧化物膜可通过结晶化而被削弱以剥去集成电路。或者，由含氢的非晶半导体构成的剥离层可设置于集成电路和具有高耐热性的基片之间，且通过激光辐射去除该剥离层以便剥去集成电路。或者，可通过机械去除其上形成有集成电路的具有高耐热性的基片或者通过用溶液或气体蚀刻掉基片而从基片上剥去集成电路。
当有机树脂用于形成与基膜4002相接触的粘合剂4501以获得ID芯片的柔性时，通过使用氮化硅膜或氮氧化硅膜作为基膜4002就可防止诸如Na的碱土金属或碱金属从有机树脂扩散入半导体膜。
在与ID芯片相附着的物体具有弯曲表面且ID芯片的第二基片4500弯曲以具有好像通过移动锥形面、圆柱面等的母线画出的弯曲表面的弯曲表面的情况下，期望使母线的方向符合载流子在TFT4011到4013中移动的方向。采用以上结构，即便弯曲第二基片4500也可防止TFT4011到4013的特性受影响。具有集成电路中1到30％比例的岛形半导体膜面积可抑制由于第二基片4500弯曲引起的TFT4011到4013的特性变化。
虽然例7描述了形成天线以与集成电路共享一个基片的示例，但本发明不限于这种结构。形成在不同基片上的天线和集成电路可以后相互粘贴，以使它们彼此电连接。
ID芯片中应用的电波频率为13.56MHz或2.45GHz，且这对形成ID芯片以使该ID芯片能检测这些频率来提高通用性来说是很重要的。
例7的ID芯片的优点在于：与形成在半导体基片上的ID芯片相比，电波很难被阻断，可以避免由于电波阻断引起的信号衰减。因此，不需要半导体基片，且可以大大减少制造ID芯片的成本。例如，12英寸直径的硅基片与730×920mm2大小的玻璃基片相当。硅基片具有约73000mm2的面积，而玻璃基片具有约671600mm2的面积。因此，玻璃基片约9.2倍大于硅基片。从约671600mm2大小的玻璃基片中，在忽略划分基片所消耗的面积的情况下，可以获得约671600件每件1mm平方的ID芯片。ID芯片的数量约9.2倍于用硅基片所形成的数量。此外，由于可以减少步骤数，所以ID芯片的大规模生产的商业投资可减小到用硅基片制造ID芯片的投资的1/3。即使在考虑了补偿受损玻璃基片和清洗玻璃基片表面的所有成本之后，与使用玻璃基片的成本相比，该成本也可有较大程度的减少。即使在不重新使用的情况下处理玻璃基片，730×920mm2大小的玻璃基片的成本也约为12英寸直径的硅基片成本的一半。因此，可以理解为ID芯片的成本可大大地降低。
结果，在使用730×920mm2大小的玻璃基片时，可使ID芯片的价格约为在12英寸直径的硅基片上形成的芯片价格的1/30。由于期望ID芯片用作可一次性使用的芯片，所以本发明的廉价ID芯片在该应用中是十分有利的。
该例描述了剥去集成电路和将所剥去的集成电路粘贴到柔性基片上的示例；但，本发明不限于此。在使用可经受集成电路制造过程中的热处理的耐热基片的情况下，不必剥去集成电路。
该例可自由地于与实施例和示例1到6中的任何描述相组合。
例8
作为具有前述实施例中所说明的模块的这种电子装置的示例给出了：诸如摄像机或数码相机的照相机、护目镜型的显示器(头戴显示器)、导航系统、声音再现装置(汽车音频系统、音频装置等)、个人计算机、游戏机、便携式信息终端(移动计算机、蜂窝电话、便携式游戏机、电子书等)和包括记录媒介的图像再现装置(更具体是，能再现诸如数字通用盘(DVD)等的记录媒介并包括用于显示再现图像的显示器的装置)。前述实施例中说明的微滴排放法最好用于制造具有大屏幕的大电视等。图26A和31E示出了这种电子装置的各种说明性示例。
图26示出了通过组合显示板5001和电路基片5011形成的液晶模块或EL模块。电路基片5001配备了控制电路5012、信号划分电路5013等，并经由连接配线5014电连接到显示板5001。
显示板5001具备含多个象素的象素部分5002、扫描线驱动器电路5003和用于将视频信号提供给选定象素的信号线驱动器电路5004。在制造液晶模块的情况下，显示板5001可根据例4或5制造，而在制造EL模块的情况下可根据例6制造显示板5001。诸如扫描线驱动器电路5003或信号线驱动器电路5004的控制驱动器电路单元可利用根据本发明形成的TFT进行制造。
可用图26B所示的液晶模块或EL模块完成液晶电视接收器或EL电视接收器。图27是示出液晶电视接收器或EL电视接收器的主要结构的框图。调谐器5101接收视频信号和话音信号。视频信号由视频信号放大器电路5102、将从视频信号放大器电路5102输出的信号转换成与红绿蓝相对应的颜色信号的视频信号处理电路5103以及将视频信号转换成输入规范的控制电路5012进行处理。在控制电路5012中，信号被输出到信号线驱动器电路和扫描线驱动器电路。在数字驱动的情况下，信号分离电路5013可设置于信号线驱动器电路侧且输入数字信号被分成将要提供的m份。
调谐器5101接收的信号中的话音信号被发送到音频信号放大器电路5105，且该输出经由音频信号处理电路5106被提供给扬声器5107。控制电路5108接收接收站的控制信号(接收频率)或音量，以便将这些信号发送给调谐器5101或声音信号处理电路5106。
如图28A所示，可通过安装液晶模块或EL模块完成电视接收器。显示屏5202由液晶模块或EL模块形成。电视接收器适当地配置扬声器5203、操作开关5204等。
图28B示出了具有便携式无线显示器的电视接收器。外壳5212安装有电池和信号接收器。电池驱动显示部分5213和扬声器部分5217。电池可通过电池充电器5210反复充电。电池充电器5210可发送和接收视频信号并将接收到的视频信号发送给显示器的信号接收器。外壳5212由操作开关5216控制。图28B所示的装置可称作视频话音双向通信装置，因为通过操作装置中的操作按键5216将信号从外壳5212发送到电池充电器5210。此外，该装置可称作通用遥控装置，因为可通过操作操作按键5216将信号从外壳5212发送到电池充电器5210，且另一电子装置做成接收由电池充电器5210发送的信号，从而实现了另一电子装置的通信控制。本发明可应用于显示部分5213、控制电路单元等。
通过将本发明应用于图26到28B所示的电视接收器，可以低于以往的成本制造电视接收器，并可节省制造时间、制造成本等。
无需说明的是，本发明不限于电视接收器。本发明可应用于各种用途，特别作为诸如个人计算机监视器、火车站或机场的信息显示板、路上的广告显示板等的大显示媒介。
图29A示出了通过组合显示板5301和印制的配线板5302所形成的模块。显示板5301配备具有多个象素的象素部分5303、第一扫描驱动器电路5304、第二扫描驱动器电路5305和用于将视频信号提供给选定象素的信号线驱动器电路5306。
印刷配线板5302配备控制器5307、中央处理单元(CPU)5308、存储器5309、电源电路5310、话音处理电路5311以及发送和接收电路5312。印制的配线板5302经由柔性印刷电路(FPC)5313连接到显示板5301。印制的配线板5302可形成为具有一结构，其中形成了电容器元件、缓冲电路等以防止在电源电压或信号中形成噪声或者防止信号上升迟钝。控制器5307、话音处理电路5311、存储器5309、CPU5308、电源电路5310等可利用COG(片载玻璃)方法安装于显示板5301上。借助COG方法，可减少印制的配线板5302的大小。
各种控制信号经由设置于印刷配线板5302的接口(I/F)5314输入或输出。用于发送信号给天线并从天线接收信号的天线端口5313设置于印刷配线板5302上。
图29B是用于示出图29A所示模块的框图。该模块包括VRAM5316、DRAM5317、闪存5318等，作为存储器5309。VRAM5316存储显示在面板上的图像的数据，DRAM存储图像数据或话音数据，且闪存存储各种程序。
电源电路5310供电，以操作控制器5307、CPU5308、话音处理电路5311、存储器5309以及发送和接收电路5312。根据面板规格，可向电源电路5310提供电流源。
CPU5308包括控制信号发生电路5320、解码器5321、电阻器5322、算术电路5323、RAM5324、用于CPU5308的接口等。经由接口5319输入CPU5308的各种信号一旦输入到电阻器5322，并输入到算术电路5323、解码器5321等。算术电路5323实施操作以指定各种指令要发送到的位置。另一方面，输入到解码器5321的信号被解码并输入到控制信号发生电路5320。控制信号发生电路5320基于输入的信号产生一包含各种指令的信号，并将所产生的信号发送给存储器5309、发送和接收电路5312、话音处理电路5311和控制器5307。
存储器5309、发送和接收电路5312、话音处理电路5311和控制器5307根据它们每一个接收到的指令进行操作。以下，简要说明操作。
从输入装置5325输入的信号经由接口5314被发送给安装于印刷配线板5302上的CPU5308。控制信号发生电路5320根据从诸如定位鼠标或键盘的输入装置5325发送的信号将VRAM5316中存储的图像数据转换成预定格式，以便将转换后的数据发送给控制器5307。
控制器5307对从CPU5308发送的包含图像数据的信号以及板规范进行数据处理，以便将信号提供给显示板5301。此外，控制器5307基于从电源电路5310输入的电源或者从CPU5308输入的各种信号产生Hsync信号、Vsync信号、时钟信号CLK、交流电压(AC Cout)和开关信号L/R，以便将这些信号提供给显示板5301。
发送和接收电路5312把要通过天线5328发送的信号处理为电波，特别是，发送和接收电路5312包括高频电路，诸如隔离器、带通滤波器、VCO(电压受控振荡器)、LPF(低通滤波器)、耦合器或不平衡变换器。根据来自CPU5308的指令，包含发送和接收电路5312中发送的信号之中的话音信息的信号被发送给话音处理电路5311。
根据CPU5308的指令发送的包含话音信息的信号在话音处理电路5311中被解调，并被发送到扬声器5327。根据来自CPU5308的指令，从麦克风5326发送的话音信号在话音处理电路5311中被调制并被发送到发送和接收电路5312。
根据该例，控制器5307、中央处理单元(CPU)5308、电源电路5310、话音处理电路5311和存储器5309可作为一封装进行安装。除了诸如隔离器、带通滤波器、VCO(电压受控振荡器)、LPF(低通滤波器)、耦合器或不平衡变换器的高频电路外，该例可应用于任何电路。
图30示出了蜂窝电话的一实施例，它包括图29A和29B所示的模块。将可拆卸的显示板5301结合入外壳5330。外壳5330的形状或大小可根据显示板5301的大小适当变化。固定显示板5301的外壳5330装配在印刷基片5331上，以便结合为一模块。
显示板5301经由FPC5313连接到印刷基片5331。印刷基片5331配备扬声器5332、麦克风5333、发送和接收电路5334以及含CPU、控制器等的信号处理电路5335。这种模块、输入装置5336、电池5337和天线5340组合在一起以便放入外壳5339内。显示板5301的象素部分安排成以便从外壳5339上提供的打开窗口中可视。
根据该示例的蜂窝电话可根据其功能或用途转变为各种模式。例如，甚至当蜂窝电话被制成为具有多个显示板或通过用铰链适当将外壳分成多件而可折叠时，蜂窝电话也可具有前述操作和效果。
通过将本发明应用于图29A、29B和30所示的蜂窝电话，可通过较少的处理过程制造蜂窝电话，且从而可节省制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，可以弄清传输路线。
图31A示出了液晶显示器或OLED显示器，它由外壳6001、支承媒介6002、显示部分6003等构成。通过使用图26所示的液晶模块或EL模块或者图29A所示的显示板，本发明可应用于显示部分6003。此外，本发明可应用于控制电路单元等。
通过使用本发明，可通过较少的处理过程制造显示器，从而节省了制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，就可弄清传输路线。
图31B是计算机，它包括主体6101、外壳6102、显示部分6103、键盘6104、外部连接端口6105、定位鼠标6106等。通过使用液晶模块或EL模块或者图29A所示的显示板，本发明可应用于显示部分6103。此外，本发明可应用于控制电路单元等。
通过使用本发明，可通过较少的处理过程制造显示器，从而节省制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，就可弄清传输路线。
图31C示出了便携式计算机，它包括主体6201、显示部分6202、开关6203、操作按键6204、红外线端口6205等。通过使用液晶模块或EL模块或者图29A所示的显示板，本发明可应用于显示部分6202。此外，本发明可应用于控制电路单元等。
通过使用本发明，可通过较少的处理过程制造显示器，从而节省制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，就可弄清传输路线。
图31D示出了便携式游戏机，它包括主体6301、显示部分6302、扬声器部分6303、操作按键6304、记录媒介插入部分6305等。通过使用液晶模块或EL模块或者图29A所示的显示板，本发明可应用于显示部分6302。此外，本发明可应用于控制电路单元等。
通过使用本发明，可通过较少的处理过程制造显示器，从而节省制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，就可弄清传输路线。
图31E示出了具有记录媒介(特别是，DVD再现装置)的便携式图像再现装置，它包括主体6401、外壳6402、显示部分A6403、显示部分B6404、记录媒介(DVD等)阅读部分6405、操作按键6406、扬声器部分6407等。显示部分A主要显示图像信息，而显示部分B主要显示字符信息。通过使用液晶模块或EL模块或者图29A所示的显示板，本发明可应用于显示部分A6403、显示部分B6404以及控制电路单元等。此外，本发明可应用于控制电路单元等。具有记录媒介的图像再现装置包括家庭游戏机等。
根据本发明，可通过较少的处理过程制造图像再现装置，从而节省制造时间、制造成本等。通过将根据例7所述的方法制造的ID芯片粘贴到蜂窝电话上，就可弄清传输路线。
根据大小、强度或期望的用途，用于这些电子装置的显示装置不仅可使用玻璃基片也可使用耐热的塑料基片。因此，可使显示装置更轻。
该例中说明的示例是许多示例之一。因此，该示例不限于这些期望用途。
该示例可通过组合实施例和示例1到7中的任何描述来实现。
例9
例2参考图32A到32D以及33A到33D说明了与例1和2中说明的不同的底栅极TFT及其制造方法。除非另外说明，根据本示例的底栅极TFT根据示例1和2中的描述制造。
栅电极802、栅绝缘膜803和非晶半导体膜804形成于基片801上(参见图32A)。对于栅电极802、栅绝缘膜803和非晶半导体膜804，可选择与例1和2中所使用的那些相同的材料和制造过程。在本例中，玻璃基片用作基片801，且形成具有100nm厚度的钼(Mo)作为栅电极802。在形成栅电极802后，形成具有100nm厚度的氧化硅膜作为栅绝缘膜803，形成具有100nm厚度的非晶硅膜作为非晶半导体膜804。非晶硅膜可包括选自属于族13的元素中的一元素，例如硼(B)。
随后，使非晶半导体膜804结晶。作为结晶方法，可以推荐将催化剂元素805引入非晶半导体膜804、加热并结晶的方法(参见图32B)；或者通过发射激光束807结晶非晶半导体膜804的方法(图32C)。无需说明的是，可通过在引入催化剂元素805后发射激光束807来结晶非晶半导体膜804。
通过结晶非晶半导体膜804获得结晶半导体膜806(参考图32D)，且在要用作结晶半导体膜806的沟道形成区的区域上形成保护膜。保护膜808可由绝缘膜形成，例如氧化硅膜、氮化硅膜等。在该例中，形成的氧化硅膜具有50nm的厚度并作为保护膜808，并用HF溶液等蚀刻(参考图33A)。
通过将保护膜808用作掩模来蚀刻结晶半导体膜806。通过蚀刻形成具有阶梯的结晶半导体膜809和沟道形成区821(参见图33B)
随后，包含属于周期表中族15的杂质的半导体膜811和导电膜812形成于具有阶梯的结晶半导体膜809和保护膜808上(参见图33C)。在本例中，磷被用作属于族15的杂质。作为导电膜812，形成200nm厚的钼(Mo)。半导体膜811和导电膜812不限于此，并可根据例1和2的描述进行选择。
此外，通过蚀刻导电膜812获得源或漏电极814。随后，通过蚀刻半导体膜811形成源或漏电极813，其中源或漏电极814作为掩模(参考图33D)。根据这种结构，由于漏电压耗尽层可在交叉方向上从漏极区扩展到源极区，从而可减轻漏电场。
已说明了，通过利用例1和2中描述的过程实现该示例。如必要，本例可与实施例和示例3到8中的任何描述自由组合。
根据本发明，可在不用掺杂装置的情况下制造具有改良可靠性的TFT和具有这种TFT的半导体装置，从而可降低制造成本。
本申请基于2004/10/28提交给日本专利局的日本专利申请第2004-314346号，内容通过引用包括在此。
尽管参考附图作为示例完整描述了本发明，但可以理解，各种变化和修改对本领域的熟练技术人员来说是显而易见的。因此，除非这些变化和修改背离这里描述的本发明的范围，否则它们应解释为包含其中。

Claims (10)

1.一种半导体装置，包括：
基片上的栅电极，
所述栅电极上的栅绝缘膜；
所述栅绝缘膜上的包含属于周期表中族13的元素的岛半导体膜；
包含属于周期表中族15的元素的半导体膜，它与包含属于族13的元素的岛半导体膜的顶部表面和侧面的一部分相接触；以及
所述包含属于族15的元素的半导体膜上的电极，
其中包含属于族13的元素的所述岛半导体膜是沟道形成区；以及
其中包含属于族15的元素的所述岛半导体膜是源极或漏极区。
2.一种半导体装置，包括：
基片上的栅电极，
所述栅电极上的栅绝缘膜；
所述栅绝缘膜上的包含属于周期表中族13的元素的岛半导体膜；
以比岛半导体膜中的密度更高的密度包含属于周期表中族13的元素的半导体膜，所述半导体膜与包含属于族13的元素的岛半导体膜的顶部表面和侧面的一部分相接触，其中半导体膜以比岛半导体膜的密度更高的密度包含属于族13的元素；以及
所述包含属于族13的元素的半导体膜上的电极；
其中所述包含属于族13的元素的岛半导体膜是沟道形成区；以及
其中所述包含属于族15的元素的半导体膜是源极或漏极区。
3.如权利要求1所述的半导体装置，其特征在于，岛半导体膜包括结晶半导体膜。
4.一种制造半导体装置的方法，它包括以下步骤：
在基片上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成包含属于周期表中族13的元素的岛半导体膜；
形成包含属于周期表中族15的元素的半导体膜，它与所述包含属于族13的元素的岛半导体膜的顶部表面和侧面的一部分相接触；以及
在所述包含属于族15的元素的半导体膜上形成电极；
其中所述包含属于族13的元素的岛半导体膜是沟道形成区；以及
其中所述包含属于族15的元素的半导体膜是源极或漏极区。
5.一种制造半导体装置的方法，它包括以下步骤：
在基片上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成包含属于周期表中族13的元素的岛半导体膜；
形成以比岛半导体膜中的密度更高的密度包含属于周期表中族13的元素的半导体膜，所述半导体膜与所述包含属于族13的元素的岛半导体膜的顶部表面和侧面的一部分相接触，其中半导体膜以比岛半导体膜中的密度更高的密度包含属于族13的元素；以及
在所述包含属于族13的元素的半导体膜上形成电极，
其中所述包含属于族13的元素的岛半导体膜是沟道形成区；以及
其中所述包含属于族13的元素的半导体膜是源极或漏极区。
6.一种制造半导体装置的方法，它包括以下步骤：
在基片上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成包含属于周期表中族13的元素的非晶半导体膜；
将用于促进结晶的催化剂元素引入所述包含属于族13的元素的非晶半导体膜；
通过加热所述包含属于族13的元素的非晶半导体膜而形成结晶半导体膜；
用结晶半导体膜形成岛结晶半导体膜；
形成包含属于族15的元素的半导体膜，它与所述岛结晶半导体膜的顶部表面和侧面的一部分相接触；
通过加热岛结晶半导体膜和半导体膜，使催化剂元素移动到包含族15元素的半导体膜而去除岛结晶半导体膜中的催化剂元素；以及
在包含族15元素的半导体膜上形成电极；
其中岛结晶半导体膜是沟道形成区；以及
其中包含族15元素的半导体膜是源极或漏极区。
7.如权利要求6所述的制造半导体装置的方法，其特征在于，催化剂元素件是选自镍(Ni)、锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)的一种元素或多种元素。
8.一种用于制造半导体装置的方法，它包括以下步骤：
在基片上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上形成包含属于周期表中族13的元素的非晶半导体膜；
将用于促进结晶的催化剂元素引入所述非晶半导体膜；
通过加热所述非晶半导体膜而形成结晶半导体膜；
用结晶半导体膜形成岛结晶半导体膜；
形成半导体膜，它与所述岛结晶半导体膜的顶部表面和侧面的一部分相接触，其中半导体膜以比岛半导体膜中的密度更高的密度包含属于族13的元素；
通过加热岛结晶半导体膜和半导体膜，使催化剂元素移动到所述半导体膜而去除岛结晶半导体膜中的催化剂元素；以及
在半导体膜上形成电极；
其中岛结晶半导体膜构成沟道形成区；以及
其中包含族15元素的半导体膜构成源极或漏极区。
9.如权利要求2所述的半导体装置，其特征在于，岛半导体膜是结晶半导体膜。
10.如权利要求8所述的用于制造半导体装置的方法，其特征在于，催化剂元素是选自镍(Ni)、锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)中的一种元素或多种元素。
CN2005101188080A 2004-10-28 2005-10-28 半导体器件及制造该器件的方法 Expired - Fee Related CN1790741B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004314346 2004-10-28
JP2004314346 2004-10-28
JP2004-314346 2004-10-28

Publications (2)

Publication Number Publication Date
CN1790741A true CN1790741A (zh) 2006-06-21
CN1790741B CN1790741B (zh) 2012-07-18

Family

ID=36260784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101188080A Expired - Fee Related CN1790741B (zh) 2004-10-28 2005-10-28 半导体器件及制造该器件的方法

Country Status (2)

Country Link
US (1) US8058652B2 (zh)
CN (1) CN1790741B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916074A (zh) * 2010-07-19 2010-12-15 李彬清 生物特征识别控制器
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN101355037B (zh) * 2007-07-27 2013-06-19 株式会社半导体能源研究所 显示装置及其制造方法
CN104022030A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 间隙壁去除方法
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4395659B2 (ja) * 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
AT503306B1 (de) * 2006-01-26 2007-09-15 Univ Linz Ferroisches bauelement
KR101255508B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN101762922B (zh) 2008-12-24 2012-05-30 京东方科技集团股份有限公司 触摸式电子纸及其制造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109037037B (zh) * 2018-09-27 2023-09-01 武汉华星光电技术有限公司 低温多晶硅层、薄膜晶体管及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
TW278219B (zh) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP2938351B2 (ja) * 1994-10-18 1999-08-23 株式会社フロンテック 電界効果トランジスタ
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
JP2003017706A (ja) 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
TWI243484B (en) * 2004-12-10 2005-11-11 Au Optronics Corp Thin film transistor and method of making the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN101350331B (zh) * 2007-07-20 2012-04-25 株式会社半导体能源研究所 显示装置的制造方法
CN101355037B (zh) * 2007-07-27 2013-06-19 株式会社半导体能源研究所 显示装置及其制造方法
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101916074A (zh) * 2010-07-19 2010-12-15 李彬清 生物特征识别控制器
CN104022030A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 间隙壁去除方法
CN104022030B (zh) * 2013-03-01 2017-07-11 中芯国际集成电路制造(上海)有限公司 间隙壁去除方法
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
US10256343B2 (en) 2015-09-30 2019-04-09 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and their manufacturing methods, and display apparatus

Also Published As

Publication number Publication date
CN1790741B (zh) 2012-07-18
US8058652B2 (en) 2011-11-15
US20060091394A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1294619C (zh) 半导体器件及其制造方法
CN1288710C (zh) 半导体器件及其制造方法
CN100350623C (zh) 发光装置
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1160800C (zh) 薄膜器件的剥离方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN101043026A (zh) 晶体半导体薄膜,半导体器件及其制造方法
CN1767159A (zh) 显示装置的生产方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1893145A (zh) 发光器件的制造方法
CN1815686A (zh) 半导体器件及其制造方法
CN1925112A (zh) 半导体器件的制造方法
CN1523668A (zh) 半导体器件
CN1706044A (zh) 半导体设备及其制作方法
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN101047207A (zh) 半导体器件及其制造方法
CN1694223A (zh) 半导体器件的制造方法
CN1770474A (zh) 半导体器件及其制造方法
CN1909188A (zh) 半导体器件的制作方法
CN1906650A (zh) 显示装置及其制造方法
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法
CN1422104A (zh) 发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20171028