CN104701170A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN104701170A CN104701170A CN201310655119.8A CN201310655119A CN104701170A CN 104701170 A CN104701170 A CN 104701170A CN 201310655119 A CN201310655119 A CN 201310655119A CN 104701170 A CN104701170 A CN 104701170A
- Authority
- CN
- China
- Prior art keywords
- pseudo
- grid
- remnants
- wet
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
本发明提供一种晶体管的形成方法,包括:提供衬底;在所述衬底表面形成包括伪栅的伪栅结构;在所述伪栅结构露出的衬底中形成源区、漏区;在所述衬底上形成与所述伪栅结构相齐平的层间介质层;干法刻蚀去除所述伪栅结构中的大部分伪栅;对残余的伪栅表面进行第一干法清洗;对残余的伪栅表面进行湿法清洗;对残余的伪栅表面进行第二干法清洗;湿法刻蚀去除残余的伪栅,形成对应伪栅形状的开口;在所述开口中形成栅介质层以及金属栅极。通过第一干法清洗、湿法清洗、第二干法清洗的步骤,将干法刻蚀伪栅后残余伪栅表面的污染物去除,以优化晶体管性能。
Description
技术领域
本发明涉及本发明涉及半导体领域,具体涉及一种晶体管的形成方法。
背景技术
在晶体管的高K介质/后金属栅工程中,在完成高温退火进行离子激活之后,需要把伪栅如多晶硅栅去除,随后再填充金属栅电极,以形成高K介质/后金属栅结构。
参考图1和图2,示出了现有技术一种晶体管的形成方法。如图1所示,在衬底01中形成浅沟槽隔离区08,浅沟槽隔离区08的左侧形成有NMOS管的伪栅结构,右侧形成有PMOS管的伪栅结构,每一伪栅结构包括栅极介质层03、盖帽层06、伪栅02,伪栅结构侧壁还设置有侧墙04,在NMOS管的伪栅结构与PMOS管的伪栅结构之间露出的衬底01上形成层间介质层05。
根据现有后栅工艺,在形成上述伪栅结构之后,需要去除其中的伪栅02。伪栅02通常采用多晶硅形成,现有技术一般采用各向异性的干法刻蚀和湿法刻蚀相结合的方式来去除材料为多晶硅的伪栅02,但是现有技术在去除伪栅02时,存在伪栅02去除不净的问题,在去除伪栅所形成的开口底部形成多晶硅残留07(如图2所示)。
发明内容
本发明解决的问题是提供一种晶体管形成方法,通过在干法刻蚀去除伪栅后增加第一干法清洗、湿法清洗、第二干法清洗的步骤,改善伪栅的去除效果。
为解决上述问题,本发明提供一种晶体管形成方法,包括:
提供衬底;
在所述衬底表面形成包括伪栅的伪栅结构;
在所述伪栅结构露出的衬底中形成源区、漏区;
在所述衬底上形成与所述伪栅结构相齐平的层间介质层;
干法刻蚀去除所述伪栅结构中的大部分伪栅;
对残余的伪栅表面进行第一干法清洗;
对残余的伪栅表面进行湿法清洗;
对残余的伪栅表面进行第二干法清洗;
湿法刻蚀去除残余的伪栅,形成对应伪栅形状的开口;
在所述开口中形成栅介质层以及金属栅极。
可选的,干法刻蚀去除所述伪栅结构中的大部分伪栅的步骤中,去除的伪栅为伪栅的50%至75%。
可选的,对残余的伪栅表面进行第一干法清洗的步骤包括:对残余的伪栅表面进行原位第一干法清洗。
可选的,对残余的伪栅表面进行原位第一干法清洗的步骤包括:在等离子体刻蚀去除所述伪栅结构中的大部分伪栅后,通入氮气、氩气、氢气中的一种或多种,对残余的伪栅表面进行原位第一干法清洗。
可选的,对残余的伪栅表面进行湿法清洗的步骤包括:采用SC1溶液对残余的伪栅表面进行湿法清洗。
可选的,对残余的伪栅表面进行湿法清洗的步骤包括:采用SC1溶液对残余的伪栅表面进行湿法清洗的清洗时间为1分钟至2分钟。
可选的,对残余的伪栅表面进行第二干法清洗的步骤包括:采用SiCoNi方法对残余的伪栅表面进行清洗。
可选的,湿法刻蚀去除残余的伪栅的步骤包括:采用四甲基氢氧化铵溶液对残余的伪栅进行湿法刻蚀。
可选的,湿法刻蚀去除残余的伪栅的步骤包括:采用氢氧化钾溶液对残余的伪栅进行湿法刻蚀。
可选的,所述伪栅结构还包括位于衬底与伪栅之间的伪栅介质层,湿法刻蚀去除残余的伪栅的步骤之后,还包括:采用稀释的HF溶液或SiCoNi方法去除伪栅介质层。
与现有技术相比,本发明的技术方案具有以下优点:
在现有技术中去除伪栅工艺的干法刻蚀与湿法刻蚀之间增加了第一干法清洗、湿法清洗、第二干法清洗的步骤,通过三步清洗步骤,将干法刻蚀伪栅后残余伪栅表面的诸如聚合物颗粒以及氧化层的污染物去除,使得后续能够无阻挡的对残余伪栅进行湿法刻蚀,改善残余伪栅的刻蚀效果。
通过以上所述三步清洗步骤,可以有效减少去除伪栅而形成的开口中诸如聚合物颗粒以及氧化层的污染物,在之后的湿法刻蚀去除伪栅介质层的工艺中,由于所述开口中污染物较少,可以降低刻蚀液的浓度并保持对残余伪栅介质层的刻蚀效果,从而使层间介质层受刻蚀液腐蚀情况减轻,有利于保护层间介质层的形貌。
进一步,在等离子体刻蚀去除所述伪栅结构中的大部分伪栅后,在同一腔室中对残余的伪栅表面进行原位第一干法清洗,在等离子刻蚀的真空腔室中进行第一干法清洗,避免了外界对残余的伪栅表面的污染,使得对残余的伪栅表面清洗的效果更好。
进一步,采用SC1溶液对残余的伪栅表面进行湿法清洗,清洗时间为1分钟至2分钟,SC1溶液为碱性溶液,对氧化层等的污染物去除效果较好。
附图说明
图1、图2是现有采用金属栅极的晶体管的形成方法示意图;
图3是本发明晶体管形成方法一实施例的流程图;
图4至图10为图3所示实施例中的各个步骤形成的晶体管的侧视图。
具体实施方式
干法刻蚀去除所述伪栅结构中的大部分伪栅后,残余的伪栅表面会产生诸如颗粒、有机物等污染物,对后续工艺影响严重的有聚合物颗粒以及氧化层等,聚合物颗粒以及氧化层附着残余的伪栅表面,由于后续的湿法刻蚀有很强的选择性,受到聚合物颗粒以及氧化层遮挡的残余的伪栅很难被刻蚀干净,容易使最终形成的晶体管产生缺陷。
为了将表面带有伪栅残留物及其他污染物的伪栅介质层湿法刻蚀干净,所采用的刻蚀液浓度较高,高浓度刻蚀液容易对层间介质层造成腐蚀。
为了解决上述技术问题,本发明提供一种晶体管形成方法。通过在干法刻蚀去除伪栅后增加第一干法清洗、湿法清洗、第二干法清洗的步骤,能够改善残余伪栅的刻蚀效果,并且使得去除伪栅后形成的开口中污染物较少;此外,还可以降低伪栅介质层刻蚀液的浓度,使层间介质层受刻蚀液腐蚀情况减轻。
参考图3,示出了本发明晶体管的形成方法的流程图,本发明晶体管的形成方法包括以下大致步骤:
步骤S1,提供衬底;
步骤S2,在所述衬底表面形成包括伪栅的伪栅结构;
步骤S3,在所述伪栅结构露出的衬底中形成源区、漏区;
步骤S4,在所述衬底上形成与所述伪栅结构相齐平的层间介质层;
步骤S5,干法刻蚀去除所述伪栅结构中的大部分伪栅;
步骤S6,对残余的伪栅表面进行第一干法清洗;
步骤S7,对残余的伪栅表面进行湿法清洗;
步骤S8,对残余的伪栅表面进行第二干法清洗;
步骤S9,湿法刻蚀去除残余的伪栅,形成对应伪栅形状的开口;
步骤S10,在所述开口中形成栅介质层以及金属栅极。
通过本发明晶体管形成方法中步骤S6、S7、S8的三步清洗步骤,可以有效减少去除伪栅而形成的开口中诸如聚合物颗粒以及氧化层的污染物,在之后的湿法刻蚀去除伪栅介质层的工艺中,由于所述开口中污染物较少,可以降低刻蚀液的浓度并保持对残余伪栅介质层的刻蚀效果,从而使层间介质层受刻蚀液腐蚀情况减轻,有利于保护层间介质层的形貌,为后续金属栅极形成工艺创造优良的条件,提高了晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图4,执行步骤S1,提供衬底100。在本实施例中,所述衬底100为硅衬底,在其他实施例中,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
具体地,在本实施例中,在所述衬底100上同时形成NMOS管与PMOS管,所以在提供衬底100后,还需要在衬底100中形成隔离结构101,所述隔离结构101为浅沟槽隔离结构,在其他实施例中,所述隔离结构还可以为局部氧化隔离。所述隔离结构101用于隔离NMOS管与PMOS管的源漏区。在其他实施例中,也可以不形成所述隔离结构101。
继续参考图4,执行步骤S2,在所述衬底表面形成包括伪栅102的伪栅结构。在本实施例中,所述伪栅结构还包括位于伪栅102下方的伪栅介质层103以及位于伪栅102侧壁的侧墙104。
在本实施例中,伪栅结构包括所述NMOS管的伪栅结构、PMOS管的伪栅结构。
具体地,所述伪栅介质层103为热氧化法形成的氧化硅,所述伪栅102的材料为多晶硅,所述侧墙104的材料为氮化硅,但本发明对伪栅102、伪栅介质层103、侧墙104的具体材料不做限制。
继续参考图4,执行步骤S3,以所述伪栅结构为掩模,在所述衬底100中形成NMOS管与PMOS管的源区(未标出)、漏区(未标出)。
在本实施例中,所述PMOS管的源区、漏区采用应力锗硅形成,NMOS管的源区、漏区采用碳化硅形成,但本发明对源区、漏区的具体形成方法和材料不做限制。
在本实施例中,在形成源区、漏区以后,在所述衬底100上形成刻蚀阻挡层109,作为后续工艺的刻蚀阻挡层,在其他实施例中,也可以不形成所述刻蚀阻挡层109。
继续参考图4,执行步骤S4,在所述衬底100及所述伪栅结构上形成与所述伪栅结构相齐平的层间介质层105。
在本实施例中,在所述刻蚀阻挡层109表面形成所述层间介质层105。
具体地,所述层间介质层105为化学气相沉积法形成的氧化硅,但本发明对层间介质层105的材料不做限制。
接下来对所述层间介质层105进行化学机械研磨,以暴露出伪栅结构表面。
参考图5,执行步骤S5,采用干法刻蚀去除所述伪栅结构中的大部分伪栅102。
具体地,采用等离子体刻蚀去除所述伪栅结构中的大部分伪栅102,去除的伪栅102为伪栅102的50%至75%。若等离子体刻蚀去除伪栅102的部分占伪栅102的比例过小,则后续的湿法刻蚀伪栅104后可能会存在残留物,若等离子体刻蚀去除伪栅102的部分占伪栅102的比例过大,则后续的湿法刻蚀去除残余伪栅104的工艺管控难度变大,所以本发明形成方法中等离子体刻蚀除去除部分伪栅102的范围为伪栅102的50%至75%。
但随着工艺的进步,等离子体刻蚀占对伪栅102刻蚀量的范围会有所调整,本发明对此不做限制。
等离子体刻蚀为干法刻蚀的一种,具有刻蚀速率高、均匀性和选择性好等优点,在其他实施例中,也可以采用其他干法刻蚀工艺去除所述伪栅。
采用干法刻蚀去除所述伪栅结构中的大部分伪栅102后,残余的伪栅102表面会产生如聚合物颗粒106、氧化层107等污染物。
参考图6,执行步骤S6,为了提高残余的伪栅102表面的清洁度,在等离子体刻蚀后对残余的伪栅102表面以及层间介质层105表面进行原位第一干法清洗。
具体地,在等离子体刻蚀所用的腔室内通入氮气、氩气的混合气体108,利用高压交变电场将氮气、氩气的混合气体108震荡成具有高反应活性或高能量的离子,与聚合物颗粒106及其他污染物反应或碰撞形成挥发性物质,然后由工作气体流及真空泵将这些挥发性物质清除出去,从而达到表面清洁活化的目的。第一干法清洗对聚合物颗粒106的去除效果很好,而且避免了外界对残余的伪栅102表面的污染,使得残余的伪栅102表面洁净度更高。
在本实施例中,第一干法清洗所通入的气体为氮气、氩气二者的混合气体108,在其他实施例中,通入的气体还可以为氮气、氢气、氩气或其他气体中的一种或几种。
在其他实施例中,也可以不采用原位的方式进行第一干法清洗,即可以在等离子体刻蚀所用的腔室外的其他设备中进行第一干法清洗。
参考图7,执行步骤S7,对残余的伪栅102表面进行湿法清洗,由于第一干法清洗不能完全去除所述氧化层107及其他污染物,在进行第一干法清洗后还需进行湿法清洗。在本实施例中,采用SC1溶液201对残余的伪栅102表面进行湿法清洗,SC1溶液201配方的主要成分为NH4OH、H2O2和H2O,其清洗原理是利用氧化和微蚀刻来底切和去除表面颗粒,同时去除氧化层107及其他污染物,SC1溶液201对氧化层107清洗效果很好。
如果湿法清洗的时间过短,则可能清洗效果不理想,如果湿法清洗的时间过长,则影响产能。在本实施例中,采用SC1溶液201对残余的伪栅102表面进行湿法清洗的时间为1分钟到2分钟,
在其他实施例中,也可以选择SC2溶液或其他溶液进行湿法清洗,本发明对此不作限制。
需要说明的是,在利用SC1溶液进行清洗后,为完全去除残余的伪栅102及层间介质层105表面的SC1溶液,需要用超纯水对残余的伪栅102及层间介质层105表面进行清洗,此方法为本领域惯用技术,在此不再赘述。
参考图8,执行步骤S8,对残余的伪栅102表面进行第二干法清洗。第二干法清洗用于去除湿法清洗过程中所产生的副产物,例如在利用SC1溶液201进行清洗后,由于SC1溶液201中H2O2的强氧化力,在残余的伪栅102表面上会生成的化学氧化层(未示出)。
具体地,在本实施例中,采用SiCoNi方法对残余的伪栅102表面进行第二干法清洗,SiCoNi方法是一种采用包括氢气、三氟化氮与氨气的刻蚀方法,可以较为彻底的去除湿法清洗后产生的化学氧化层,并利用微蚀刻去除残余的伪栅102表面剩余的其他污染物,SiCoNi方法对化学气相沉积法的氧化硅的刻蚀速率较低,由于层间介质层105为化学气相沉积法生长的氧化硅形成,所以采用SiCoNi方法在对残余的伪栅102表面进行清洗的同时,能够较好的保护层间介质层105的形貌。
在其他实施例中,也可以选择其他方法进行第二干法清洗,本发明对此不作限制。
经过步骤S6、S7、S8的三步清洗工艺,所述残余的伪栅102具有清洁的表面,为后续湿法刻蚀工艺创造了良好的条件。
参考图9,执行步骤S9,湿法刻蚀去除残余的伪栅102,形成对应伪栅102形状的开口(未标出)。具体地,在本实施例中,湿法蚀刻的蚀刻剂采用四甲基氢氧化铵溶液(TMAH)202,
采用四甲基氢氧化铵溶液202的好处在于,四甲基氢氧化铵溶液202具有强碱性,且蚀刻过程较为稳定,且能够快速有效的去除所述残余的伪栅102。
在其他实施例中,湿法蚀刻的蚀刻剂还可以采用氢氧化钾(KOH)溶液,本发明对此不作限制。
参考图10,在本实施例中,在去除残余的伪栅102以后,还需要去除所述开口底部的伪栅介质层103。
具体地,本实施例中,采用稀释的HF溶液(氢氟酸溶液)203湿法刻蚀去除伪栅介质层103,由于之前步骤S6、S7、S8的三步清洗有效减少了去除伪栅102而形成的开口中诸如聚合物颗粒106以及氧化层107的污染物,与现有技术中去除伪栅介质层时需要一并去除所述开口中大量的污染物所采用的高浓度HF溶液相比,本实施例湿法刻蚀去除伪栅介质层103可以采用稀释的HF溶液203,使得在湿法刻蚀去除伪栅介质层103时,层间介质层105受HF溶液影响较小,从而能保持较好的形貌,为后续金属栅极形成等工艺创造优良的条件,提高了晶体管的性能。
在其他实施例中,还可以采用SiCoNi方法去除伪栅介质层103,SiCoNi方法对氧化硅的刻蚀速率较对氮化硅的刻蚀速率较高,因此,在采用SiCoNi方法去除伪栅介质层103的过程中,对侧墙104的影响较小,使得去除伪栅介质层103后,侧墙104的表面平整度高。
SiCoNi方法可以经过适当调整,使得SiCoNi方法对热氧化法生长的氧化硅的刻蚀速率较高,对化学气相沉积法形成的氧化硅刻蚀速率较低,而伪栅介质层103为热氧化法形成的氧化硅,层间介质层105为化学气相沉积法生长的氧化硅,所以采用SiCoNi方法去除伪栅介质层103可以使得层间介质层105的保持良好的形貌。
去除伪栅介质层103后,所述对应伪栅102形状的开口的深度增大。
执行步骤S10,在去除伪栅102及伪栅介质层103后的开口中形成栅介质层以及金属栅极。具体地,在本实施例中分别形成NMOS管与PMOS管的栅介质层以及金属栅极,形成栅介质层以及金属栅极的工艺为本领域惯用技术,在此不再赘述。
经过上述步骤,即形成了本发明形成方法所形成的NMOS晶体管与PMOS晶体管。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种晶体管的形成方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成包括伪栅的伪栅结构;
在所述伪栅结构露出的衬底中形成源区、漏区;
在所述衬底上形成与所述伪栅结构相齐平的层间介质层;
干法刻蚀去除所述伪栅结构中的大部分伪栅;
对残余的伪栅表面进行第一干法清洗;
对残余的伪栅表面进行湿法清洗;
对残余的伪栅表面进行第二干法清洗;
湿法刻蚀去除残余的伪栅,形成对应伪栅形状的开口;
在所述开口中形成栅介质层以及金属栅极。
2.如权利要求1所述的方法,其特征在于,干法刻蚀去除所述伪栅结构中的大部分伪栅的步骤中,去除的伪栅为伪栅的50%至75%。
3.如权利要求1所述的方法,其特征在于,对残余的伪栅表面进行第一干法清洗的步骤包括:对残余的伪栅表面进行原位第一干法清洗。
4.如权利要求3所述的方法,其特征在于,对残余的伪栅表面进行原位第一干法清洗的步骤包括:在等离子体刻蚀去除所述伪栅结构中的大部分伪栅后,通入氮气、氩气、氢气中的一种或多种,对残余的伪栅表面进行原位第一干法清洗。
5.如权利要求1所述的方法,其特征在于,对残余的伪栅表面进行湿法清洗的步骤包括:采用SC1溶液对残余的伪栅表面进行湿法清洗。
6.如权利要求5所述的方法,其特征在于,对残余的伪栅表面进行湿法清洗的步骤包括:采用SC1溶液对残余的伪栅表面进行湿法清洗的清洗时间为1分钟至2分钟。
7.如权利要求1所述的方法,其特征在于,对残余的伪栅表面进行第二干法清洗的步骤包括:采用SiCoNi方法对残余的伪栅表面进行清洗。
8.如权利要求1所述的方法,其特征在于,湿法刻蚀去除残余的伪栅的步骤包括:采用四甲基氢氧化铵溶液对残余的伪栅进行湿法刻蚀。
9.如权利要求1所述的方法,其特征在于,湿法刻蚀去除残余的伪栅的步骤包括:采用氢氧化钾溶液对残余的伪栅进行湿法刻蚀。
10.如权利要求1所述的方法,其特征在于,所述伪栅结构还包括位于衬底与伪栅之间的伪栅介质层,湿法刻蚀去除残余的伪栅的步骤之后,还包括:采用稀释的HF溶液或SiCoNi方法去除伪栅介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655119.8A CN104701170B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655119.8A CN104701170B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104701170A true CN104701170A (zh) | 2015-06-10 |
CN104701170B CN104701170B (zh) | 2017-08-25 |
Family
ID=53348166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310655119.8A Active CN104701170B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104701170B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695236A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制作方法 |
CN110854023A (zh) * | 2019-11-21 | 2020-02-28 | 海光信息技术有限公司 | 一种伪栅移除的方法 |
CN112289675A (zh) * | 2019-07-22 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376328B1 (en) * | 1999-06-01 | 2002-04-23 | Nec Corporation | Method for producing capacitor elements, and capacitor element |
JP2004311611A (ja) * | 2003-04-04 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Misトランジスタおよびその製造方法 |
US20060154438A1 (en) * | 2005-01-11 | 2006-07-13 | Daisuke Kishimoto | Method for manufacturing semiconductor device with trenches in substrate surface |
CN101743627A (zh) * | 2007-03-30 | 2010-06-16 | 英特尔公司 | 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构 |
CN101740518A (zh) * | 2008-11-20 | 2010-06-16 | 台湾积体电路制造股份有限公司 | 在栅极最后工艺中用于去除伪多晶硅的新方法 |
-
2013
- 2013-12-05 CN CN201310655119.8A patent/CN104701170B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376328B1 (en) * | 1999-06-01 | 2002-04-23 | Nec Corporation | Method for producing capacitor elements, and capacitor element |
JP2004311611A (ja) * | 2003-04-04 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Misトランジスタおよびその製造方法 |
US20060154438A1 (en) * | 2005-01-11 | 2006-07-13 | Daisuke Kishimoto | Method for manufacturing semiconductor device with trenches in substrate surface |
CN101743627A (zh) * | 2007-03-30 | 2010-06-16 | 英特尔公司 | 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构 |
CN101740518A (zh) * | 2008-11-20 | 2010-06-16 | 台湾积体电路制造股份有限公司 | 在栅极最后工艺中用于去除伪多晶硅的新方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695236A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制作方法 |
CN112289675A (zh) * | 2019-07-22 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及半导体结构 |
CN110854023A (zh) * | 2019-11-21 | 2020-02-28 | 海光信息技术有限公司 | 一种伪栅移除的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104701170B (zh) | 2017-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
CN105097521A (zh) | 半导体器件的形成方法 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
CN106486365B (zh) | 半导体器件的形成方法 | |
CN104701167A (zh) | 晶体管的形成方法 | |
CN104701170A (zh) | 晶体管的形成方法 | |
CN105261566A (zh) | 半导体结构的形成方法 | |
CN104183477A (zh) | 一种制作半导体器件的方法 | |
CN104681490A (zh) | Cmos晶体管的形成方法 | |
CN104465486B (zh) | 半导体器件的形成方法 | |
CN104425360A (zh) | 导电插塞的形成方法 | |
CN104183491B (zh) | 晶体管的形成方法 | |
CN105097457A (zh) | 半导体器件的形成方法 | |
CN104701151A (zh) | 栅极的形成方法 | |
KR100554517B1 (ko) | 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법 | |
CN105702724B (zh) | 半导体器件及其形成方法 | |
CN104752181A (zh) | 去除伪栅的方法 | |
CN104681443A (zh) | 一种制作半导体器件的方法 | |
CN104716041B (zh) | 一种半导体器件的制造方法 | |
CN104752226B (zh) | 晶体管的形成方法 | |
CN102655112A (zh) | 实现锗基mos器件有源区之间隔离的方法 | |
CN103531541B (zh) | Cmos管的形成方法 | |
US20200013628A1 (en) | Self-limiting selective etching systems and methods | |
CN106298539B (zh) | 晶体管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |