CN108695236A - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN108695236A
CN108695236A CN201710218235.1A CN201710218235A CN108695236A CN 108695236 A CN108695236 A CN 108695236A CN 201710218235 A CN201710218235 A CN 201710218235A CN 108695236 A CN108695236 A CN 108695236A
Authority
CN
China
Prior art keywords
contact hole
contact
end devices
hole opening
cleaning solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710218235.1A
Other languages
English (en)
Inventor
林杰
徐鸾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710218235.1A priority Critical patent/CN108695236A/zh
Publication of CN108695236A publication Critical patent/CN108695236A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制作方法，所述方法包括:提供前端器件，所述前端器件中形成有接触孔开口；处理所述接触孔开口的底部，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎；对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；采用清洗液去除所述接触界面复合物，去除所述接触界面复合物时所述前端器件倾斜放置。根据本发明提供的半导体器件的制作方法，避免了在形成接触孔的工艺过程中由于产生接触界面复合物而造成的接触电阻过大与接触不良等问题，保证半导体器件的性能稳定、提高了产品良率。

Description

一种半导体器件的制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
在半导体技术领域中，半导体集成电路的制造是极其复杂的过程，目的在于将特定电路所需的电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须通过适当的内连导线来进行电连接，才能发挥所期望的功能。
由于集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。比如，现有的MOS晶体管工艺中，需要在源极、漏极以及多晶硅栅极上形成接触孔。
在实际工艺中，当刻蚀层间介电层(ILD)和接触孔刻蚀阻挡层(CESL)以形成接触孔(contact)时，在相应的刻蚀区域会产生接触界面复合物；当采用高速率刻蚀时，产生接触界面复合物的问题更严重。这些接触界面复合物堆积在接触孔开口的底部非常容易造成器件的接触电阻过大，而且会对后续工艺造成影响，如造成接触不良甚至开路(open)现象。
因此，有必要提出一种半导体器件的制作方法，能有效去除刻蚀区域产生的接触界面复合物，保证半导体器件的性能稳定、提高产品良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供前端器件，所述前端器件中形成有接触孔开口；
处理所述接触孔开口的底部，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎；
对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；
采用清洗液去除所述接触界面复合物。
进一步，所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和源/漏极、覆盖所述栅极和源/漏极的接触孔刻蚀阻挡层以及位于所述接触孔刻蚀阻挡层之上的层间介电层，所述接触孔开口贯穿所述层间介电层。
进一步，处理所述接触孔开口底部的方法包括干法刻蚀。
进一步，所述干法刻蚀的蚀刻气体包括氩气。
进一步，对所述前端器件的表面进行处理包括采用低压气体进行物理冲洗，气体压力为10mTorr-20mTorr。
进一步，所述气体包括N2H2和O2。
进一步，采用清洗液去除所述接触界面复合物时，所述前端器件倾斜放置于清洗槽中。
进一步，所述前端器件倾斜放置时与水平面的夹角为20°-45°。
进一步，所述清洗液包括酸性清洗液。
进一步，所述接触孔刻蚀阻挡层包括氮化硅层。
根据本发明提供的半导体器件的制作方法，在形成接触孔的工艺过程中，首先对形成的接触孔开口的底部进行处理，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎，然后对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；再采用清洗液去除所述接触界面复合物，避免由于产生接触界面复合物而造成的接触电阻过大与接触不良等问题，保证半导体器件的性能稳定、提高了产品良率。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1是根据本发明示例性实施例的一种半导体器件的制作方法的示意性流程图。
图2A-2B是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。比如，现有的MOS晶体管工艺中，需要在源极、漏极以及多晶硅栅极上形成接触孔。
在实际工艺中，当刻蚀层间介电层(ILD)和接触孔刻蚀阻挡层(CESL)以形成接触孔(contact)时，在相应的刻蚀区域会产生接触界面复合物；当采用高速率刻蚀时，产生接触界面复合物的问题更严重。这些接触界面复合物堆积在接触孔开口的底部非常容易造成器件的接触电阻过大，而且会对后续工艺造成影响，如造成接触不良甚至开路(open)现象。
因此，有必要提出一种半导体器件的制作方法，能有效去除刻蚀区域产生的接触界面复合物，保证半导体器件的性能稳定。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供前端器件，所述前端器件中形成有接触孔开口；
处理所述接触孔开口的底部，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎；
对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；
采用清洗液去除所述接触界面复合物。
其中，所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和源/漏极、覆盖所述栅极和源/漏极的接触孔刻蚀阻挡层以及位于所述接触孔刻蚀阻挡层之上的层间介电层，所述接触孔开口贯穿所述层间介电层；处理所述接触孔开口底部的方法包括干法刻蚀；所述干法刻蚀的蚀刻气体包括氩气；对所述前端器件的表面进行处理包括采用低压气体进行物理冲洗，气体压力为10mTorr-20mTorr；所述气体包括N2H2和O2；采用清洗液去除所述接触界面复合物时，所述前端器件倾斜放置于清洗槽中；所述前端器件倾斜放置时与水平面的夹角为20°-45°；所述清洗液包括酸性清洗液；所述接触孔刻蚀阻挡层包括氮化硅层。
根据本发明提供的半导体器件的制作方法，在形成接触孔的工艺过程中，首先对形成的接触孔开口的底部进行处理，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎，然后对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；再采用清洗液去除所述接触界面复合物，避免由于产生接触界面复合物而造成的接触电阻过大与接触不良等问题，保证半导体器件的性能稳定、提高了产品良率。
下面参考图1和图2A-2B，其中图1其中示出了本发明示例性实施例的一种半导体器件的制作方法的示意性流程图，图2A-2B是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S101：提供前端器件，所述前端器件中形成有接触孔开口；
步骤S102：处理所述接触孔开口的底部，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎；
步骤S103：对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；
步骤S104：采用清洗液去除所述接触界面复合物。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，执行步骤S101，如图2A所示，提供前端器件，所述前端器件中形成有接触孔开口206a。其中，所述前端器件包括半导体衬底200、位于所述半导体衬底200上的栅极201和源/漏极202、覆盖所述栅极201和源/漏极202的接触孔刻蚀阻挡层203以及位于所述接触孔刻蚀阻挡层203之上的层间介电层204，所述接触孔开口206a贯穿所述层间介电层204。
示例性地，所述半导体衬底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将半导体衬底200分为不同的有源区，有源区中可以形成各种半导体器件，例如NMOS和PMOS等。在半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
示例性地，在半导体衬底200上形成有栅极201和源/漏极202。作为一个实例，栅极201包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。栅极材料层包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。优选地，在该栅极结构两侧形成有侧墙，其主要用于在通过等离子体注入工艺形成源/漏极202时保护栅极结构201不受损伤，并且有效地控制源/漏极202与栅极结构201之间的相对位置关系。侧墙的构成材料可以是氮化物、氧化物或其组合。
示例性地，形成覆盖所述栅极201和源/漏极202的接触孔刻蚀阻挡层203。接触孔刻蚀阻挡层(CESL)203可以包含氮化硅、氮氧化硅和氮掺杂的碳化硅(NDC)中的一种或多种。优选地，CESL层203为氮化硅。CESL层203的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
示例性地，形成位于所述接触孔刻蚀阻挡层203之上的层间介电层204。层间介电层(ILD)204的构成材料可以是氧化硅、氮氧化硅、氮化硅等，可以采用化学气相沉积法、高密度等离子体化学气相沉积法、旋转涂布法、溅镀等方法形成。
接下来，蚀刻所述层间介电层204和部分接触孔刻蚀阻挡层203，以形成接触孔开口206a。
示例性地，采用光刻工艺在层间介电层204上形成具有接触孔图形的光刻胶层(未示出)。该具有接触孔图形的光刻胶层可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。此外，为了增强光刻胶层的光吸收率，可以在旋涂光刻胶之前形成底部抗反射涂层等。然后，以该光刻胶层为掩膜，蚀刻层间介电层204和部分接触孔蚀刻停止层203，从而形成接触孔开口206a。可以采用干法刻蚀蚀刻所述层间介电层204和接触孔蚀刻停止层203。干法刻蚀包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻和等离子体蚀刻。在该步骤中所述蚀刻压力：20mTorr～150mTorr；功率：300W～800W；偏置功率优选0W；时间：5s～20s；刻蚀气体可以采用基于氟的气体。
在本步骤中，采用低的氮化硅/氧化硅刻蚀选择比，可以获得较快的刻蚀速率。而由于并未完全刻蚀去除要形成接触孔位置处的全部接触孔刻蚀阻挡层203，而是仅仅刻蚀掉一部分接触孔刻蚀阻挡层，因此，并不会对接触孔刻蚀阻挡层下方的其他层，比如STI和源/漏极202，造成影响。优选地，所述低的氮化硅/氧化硅刻蚀选择比为0.33-3之间。优选地，在本步骤中，刻蚀掉要形成接触孔位置处的绝大部分接触孔刻蚀阻挡层，仅仅剩余一小部分以保护接触孔刻蚀阻挡层下方的其他层不被刻蚀即可。
接下来，还包括采用灰化处理去除所述光刻胶层和底部抗反射涂层的步骤。所述灰化处理的工艺方法和条件均为本领域技术人员所熟知，在此不再赘述。
在完成上述工艺步骤之后，在所述接触孔开口206a的底部易形成有接触界面复合物205。接触界面复合物205堆积在接触孔开口206a的底部非常容易造成器件的接触电阻过大，而且会对后续工艺造成影响，如造成接触不良甚至开路(open)现象。
接着，执行步骤S102，参照图2A，处理所述接触孔开口206a的底部，以使在形成所述接触孔开口206a时在所述接触孔开口206a的底部形成的接触界面复合物205破碎。其中，处理所述接触孔开口206a底部的方法包括干法刻蚀；所述干法刻蚀的蚀刻气体包括氩气。
为了使在接触孔开口206a底部形成的接触界面复合物205破碎成易于去除的小块/片，采用干法刻蚀蚀刻所述接触孔开口206a底部。干法刻蚀包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻和等离子体蚀刻。在该步骤中所述蚀刻压力：20mTorr～150mTorr；功率：300W～800W；偏置功率优选0W；时间：1s～3s；优选的，刻蚀气体选用Ar。
接着，执行步骤S103，参照图2A，对所述前端器件的表面进行处理，以改善其表面与清洗液的接触性能。其中，对所述前端器件的表面进行处理包括采用低压气体进行物理冲洗，气体压力为10mTorr-20mTorr；所述气体包括N2H2和O2。
示例性地，本发明创造性地采用低压气体对前端器件进行物理冲洗(flush)，气体压力优选为10mTorr-20mTorr，该方法不仅可以增强前端器件表面的亲水性，而且可以降低前期刻蚀过程产生的表面电荷，从而改善前端器件表面与清洗液的接触性能。其中，所采用的气体可以为氧气、氮气、氢气、氩气、氯气、氦气或者它们的任意组合。作为一个实例，所采用的气体为N2H2和O2，此时改善前端器件表面与清洗液的接触性能的效果最好。
接着，执行步骤S104，参照图2A，采用清洗液去除所述接触界面复合物205。其中，采用清洗液去除所述接触界面复合物时，所述前端器件倾斜放置于清洗槽中；所述前端器件倾斜放置时与水平面的夹角为20°-45°；所述清洗液包括酸性清洗液。
示例性地，为了去除接触界面复合物205，还包括将所述前端器件置于清洗槽中进行清洗的步骤。作为一个实例，选用的清洗液为酸性清洗液。在实际生产过程中，由于“毛细管效应”，即接触孔尺寸太小以至于其表面张力使清洗槽中的液体无法流入接触孔，导致接触孔无法被清洗。因此，本发明创造性在去除所述接触界面复合物205时将所述前端器件倾斜放置，以避免“毛细管效应”，使清洗液能够流入接触孔开口206a中。所述前端器件倾斜放置时与水平面的夹角为20°-45°，优选为30°。
接下来，如图2B所示，采用清洗液去除所述接触界面复合物205之后还包括蚀刻所述接触孔刻蚀阻挡层203的步骤，以使所述接触孔206贯穿所述接触孔刻蚀阻挡层203。
示例性地，采用干法刻蚀蚀刻所述接触孔蚀刻停止层203。干法刻蚀包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻和等离子体蚀刻。在该步骤中所述蚀刻压力：20mTorr～150mTorr；功率：300W～800W；偏置功率优选0W；时间：3s～10s；刻蚀气体可以采用基于氟的气体。
根据本发明提供的半导体器件的制作方法，在形成接触孔的工艺过程中，首先对形成的接触孔开口的底部进行处理，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎，然后对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；再采用清洗液去除所述接触界面复合物，避免由于产生接触界面复合物而造成的接触电阻过大与接触不良等问题，保证半导体器件的性能稳定、提高了产品良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供前端器件，所述前端器件中形成有接触孔开口；
处理所述接触孔开口的底部，以使在形成所述接触孔开口时在所述接触孔开口的底部形成的接触界面复合物破碎；
对所述前端器件的表面进行处理，以改善所述表面与清洗液的接触性能；
采用清洗液去除所述接触界面复合物。
2.如权利要求1所述的方法，其特征在于，所述前端器件包括半导体衬底、位于所述半导体衬底上的栅极和源/漏极、覆盖所述栅极和源/漏极的接触孔刻蚀阻挡层以及位于所述接触孔刻蚀阻挡层之上的层间介电层，所述接触孔开口贯穿所述层间介电层。
3.如权利要求1所述的方法，其特征在于，处理所述接触孔开口底部的方法包括干法刻蚀。
4.如权利要求3所述的方法，其特征在于，所述干法刻蚀的蚀刻气体包括氩气。
5.如权利要求1所述的方法，其特征在于，对所述前端器件的表面进行处理包括采用低压气体进行物理冲洗，气体压力为10mTorr-20mTorr。
6.如权利要求5所述的方法，其特征在于，所述气体包括N2H2和O2。
7.如权利要求1所述的方法，其特征在于，采用清洗液去除所述接触界面复合物时，所述前端器件倾斜放置于清洗槽中。
8.如权利要求7所述的方法，其特征在于，所述前端器件倾斜放置时与水平面的夹角为20°-45°。
9.如权利要求1所述的方法，其特征在于，所述清洗液包括酸性清洗液。
10.如权利要求2所述的方法，其特征在于，所述接触孔刻蚀阻挡层包括氮化硅层。
CN201710218235.1A 2017-04-05 2017-04-05 一种半导体器件的制作方法 Pending CN108695236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710218235.1A CN108695236A (zh) 2017-04-05 2017-04-05 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710218235.1A CN108695236A (zh) 2017-04-05 2017-04-05 一种半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN108695236A true CN108695236A (zh) 2018-10-23

Family

ID=63842704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710218235.1A Pending CN108695236A (zh) 2017-04-05 2017-04-05 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN108695236A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232224B1 (en) * 1999-04-20 2001-05-15 Nec Corporation Method of manufacturing semiconductor device having reliable contact structure
CN103066011A (zh) * 2011-10-20 2013-04-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104701170A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105870050A (zh) * 2015-01-19 2016-08-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232224B1 (en) * 1999-04-20 2001-05-15 Nec Corporation Method of manufacturing semiconductor device having reliable contact structure
CN103066011A (zh) * 2011-10-20 2013-04-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN104701170A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105870050A (zh) * 2015-01-19 2016-08-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Similar Documents

Publication Publication Date Title
US11349015B2 (en) Dual metal via for contact resistance reduction
US11769817B2 (en) Method for forming source/drain contacts
US10535654B2 (en) Cut metal gate with slanted sidewalls
US20180350666A1 (en) Etch Stop Layer for Semiconductor Devices
CN106206436B (zh) 用于金属栅极的方法和结构
CN106711042B (zh) 用于半导体中段制程（meol）工艺的方法和结构
US11362003B2 (en) Prevention of contact bottom void in semiconductor fabrication
TWI565074B (zh) 半導體結構與其製備方法
US11557512B2 (en) Wet cleaning with tunable metal recess for via plugs
TW201010010A (en) Semiconductor device and fabrication method thereof
CN109817583A (zh) 形成半导体装置的方法
US10141231B1 (en) FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
TW202213789A (zh) 半導體結構之製造方法
TWI766374B (zh) 半導體結構及其形成方法
CN104183477B (zh) 一种制作半导体器件的方法
CN103943551B (zh) 一种半导体器件的制造方法
CN109585292A (zh) 半导体装置及其制造方法
CN105826364B (zh) 晶体管及其形成方法
KR102487407B1 (ko) 반도체 디바이스 및 방법
CN108695236A (zh) 一种半导体器件的制作方法
CN105097695B (zh) 一种半导体器件及其制造方法、电子装置
CN106298662B (zh) 一种半导体器件及其制作方法和电子装置
CN106298668A (zh) 一种半导体器件及其制作方法和电子装置
CN106298633B (zh) 一种半导体器件及其制备方法、电子装置
CN106910714A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181023