CN106298633B - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106298633B
CN106298633B CN201510245871.4A CN201510245871A CN106298633B CN 106298633 B CN106298633 B CN 106298633B CN 201510245871 A CN201510245871 A CN 201510245871A CN 106298633 B CN106298633 B CN 106298633B
Authority
CN
China
Prior art keywords
layer
corona treatment
side wall
contact hole
etching stopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510245871.4A
Other languages
English (en)
Other versions
CN106298633A (zh
Inventor
张海洋
黄敬勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510245871.4A priority Critical patent/CN106298633B/zh
Publication of CN106298633A publication Critical patent/CN106298633A/zh
Application granted granted Critical
Publication of CN106298633B publication Critical patent/CN106298633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有层间介电层、第二蚀刻停止层、第一蚀刻停止层和图案化的掩膜层；步骤S2：以所述图案化的掩膜层为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，以形成接触孔开口；步骤S3：去除所述掩膜层和所述第一蚀刻停止层；步骤S4：对接触孔开口的侧壁进行第一次等离子体处理，以去除所述侧壁上的聚合物，其中所述第一次等离子体处理的温度为80‑150℃；步骤S5：去除所述第二蚀刻停止层；步骤S6：对所述接触孔开口的侧壁进行第二次等离子体处理，以去除所述侧壁上剩余的聚合物，其中所述第二次等离子体处理的温度为80‑150℃。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体器件尺寸的不断缩小，半导体器件的制备工艺受到挑战，例如在半导体器件中用于互连的接触孔、通孔等的制备变的更加困难。
以接触孔的制备为例，通常接触孔的制备包括首先在前端器件上形成层间介电层、掩膜层，然后图案化所述掩膜层，以形成接触孔开口，然后以所述掩膜层为掩膜蚀刻所述层间介电层，以将所述开口图案转移至所述层间介电层中，但是在该蚀刻过程中通常会产生大量的聚合物，所述聚合物需要在后续的过程中通过湿法清洗去除，由于有限的处理能力，在所述湿法清洗过程中清洗性能由接触孔蚀刻到湿法清洗的等待时间控制。
其中，所述聚合物包括F，包含的F可能会和接触孔开口的侧壁以及底部的自对准硅化物进一步的发生反应，使得反应的副产物更加难以去除，由于等待时间的延长将进一步降低产品的良率。
因此，需要对目前接触孔的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有层间介电层、第二蚀刻停止层、第一蚀刻停止层和图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，以形成接触孔开口；
步骤S3：去除所述掩膜层和所述第一蚀刻停止层；
步骤S4：对所述接触孔开口的侧壁进行第一次等离子体处理，以去除所述侧壁上的聚合物，其中所述第一次等离子体处理的温度为80-150℃；
步骤S5：去除所述第二蚀刻停止层；
步骤S6：对所述接触孔开口的侧壁进行第二次等离子体处理，以去除所述侧壁上剩余的聚合物，其中所述第二次等离子体处理的温度为80-150℃。
可选地，所述步骤S6包括：
步骤S61：选用N2和He等离子体对所述侧壁进行处理，以去除所述聚合物中的F；
步骤S62：选用NH3和Ar等离子体对所述侧壁进行处理，以改善所述侧壁的倾斜角度。
可选地，在所述步骤S62中，在NH3和Ar等离子体处理之后，所述侧壁的倾斜角度为97.6°-68.4°。
可选地，在所述步骤S4中，选用N2等离子体对所述侧壁进行处理，以去除碳聚合物。
可选地，在所述第一次等离子处理和所述第二次等离子处理中低偏置功率为50-100w。
可选地，在所述第一次等离子处理和所述第二次等离子处理中等离子体流量为200-400sccm。
可选地，在所述第一次等离子处理和所述第二次等离子处理中压力为100-120mT。
可选地，在所述步骤S1中，所述掩膜层包括抗反射层和无定形碳。
可选地，在所述步骤S3中包括灰化步骤。
可选地，所述第一次等离子处理和所述第二次等离子处理在与所述接触孔开口蚀刻同类型的单独腔室内进行。
本发明还提供了一种上述方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在所述蚀刻形成接触孔开口、去除所述蚀刻停止层之后，对所述接触孔开口的侧壁进行等离子体处理，在所述等离子体处理过程中为了增加接触孔开口侧壁上聚合物的去除效率，增加所述等离子体的处理温度，将该处理温度提高至80-150℃，不仅可以彻底清除所述接触孔开口侧壁上的聚合物，而且不会产生其他副作用。
本发明的优点在于：
(1)更高温度的蚀刻后处理可以彻底去除在接触孔蚀刻过程中在接触孔开口侧壁上形成的聚合物。
(2)接触孔蚀刻至湿法清洗的时间可以进一步延长，以扩大接触孔的工艺窗口。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中形成的接触孔的示意图；
图2为现有技术中接触孔制备工艺流程图；
图3为本发明接触孔制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
目前所述接触孔制备方法，如图2所示，其中首先提供半导体衬底，在所述半导体衬底上形成有用于互联的金属插塞，在所述插塞上形成层间介电层、第二蚀刻停止层、第一蚀刻停止层、和掩膜层(例如包括抗反射层和无定形碳等)，图案化所述掩膜层，以形成接触孔开口，然后执行主蚀刻步骤，蚀刻所述第一蚀刻停止层、第二蚀刻停止层和层间介电层，以形成接触孔开口，然后灰化抗反射层，去除所述第一蚀刻停止层，并对所述开口进行N2等离子体处理，处理温度为20-40℃，然后去除所述第二蚀刻停止层，再次进行N2等离子体处理，处理温度为20-40℃。
但是通过所述方法并不能很好的去除所述接触口开口侧壁上在主蚀刻步骤中形成的聚合物，通过对所述工艺以及结果进行分析后发现，导致该等离子和湿法清洗步骤效果低下，不能去除所述聚合物的原因与处理温度以后等离子种类有关。
因此，需要对目前接触孔的制备方法作进一步的改进，以便消除上述问题。
实施例1
下面结合附图对本发明所述半导体器件的制备方法做进一步说明。
首先，执行步骤301，提供半导体衬底，在所述半导体衬底上形成有层间介电层、第二蚀刻停止层、第一蚀刻停止层和掩膜层。
具体地，首先提供半导体衬底，所述衬底并没有在该图中示出，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该半导体衬底中还可以进一步形成栅极以及位于栅极两侧的源漏区以及形成其他有源器件。
然后在所述衬底上形成层间介电层(interlayer dielectric，ILD)，用作集成电路封装中多层金属布线间的层间绝缘，可以使用低K材料或超低K材料，例如氟氧化硅(SiOF)、氢化的硅碳氧化物(SiCOH)、碳氧化硅(SiCO)、掺氮的碳化硅(BLoK)等无机材料，或者芳香族碳氢化合物、二甲苯塑料等有机化合物。在该实施例中选用氧化物。
在所述层间介电层上形成第二蚀刻停止层，在蚀刻过程中用于保护位于下方的各种有源器件以及衬底材料等，所述第二蚀刻停止层可以是SiN、SiC、NDC中的一种，在一个实施例中使用CVD的方法来形成具有100-1000埃的SiN层。
在所述刻第二蚀刻停止层上形成第一蚀刻停止层，所述第一蚀刻停止层可以是SiN、SiC、聚酰胺NDC中的一种，在一个实施例中使用CVD的方法来形成具有100-1000埃的NDC层。
在所述第一蚀刻停止层上方形成掩膜叠层，所述掩膜叠层可以为无定形碳和抗反射层的叠层，此外还可以包括氧化物或氮化物等硬掩膜层。
所述掩膜叠层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤302，图案化所述掩膜叠层，并以所述掩膜层为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，以形成接触孔开口。
具体地，图案化所述抗反射层，定义出所述接触孔开口的图形，并以所述抗反射层为掩膜层，蚀刻所述无定形碳，形成接触孔开口。
然后，以所述抗反射层和无定形碳为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，形成所述接触孔开口。
具体地，在该步骤中选用干法蚀刻实现所述目的，并且在干法蚀刻中可以选用CF4、CHF3另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
执行步骤303，执行灰化步骤，以去除所述掩膜层。
具体地，在该步骤中执行高温灰化步骤，以去除所述抗反射层和无定形碳层。
其中，所述灰化步骤可以选用本领域常用的方法，并不局限于某一种，可以根据需要选择。
执行步骤304，去除所述第一蚀刻停止层，对所述接触孔开口的侧壁进行第一次等离子体处理，以去除所述侧壁上的聚合物，其中所述第一次等离子体处理温度为80-150℃。
具体地，在该步骤中，首先去除所述第一蚀刻停止层，去除方法可以选用湿法剥离去除等，但并不局限于该方法。
然后进行等离子体处理，在该步骤中选用N2等离子体对所述侧壁进行处理，以去除碳聚合物。
进一步，在所述第一次等离子处理中低偏置功率为50-100w。
可选地，在所述第一次等离子处理中等离子体流量为200-400sccm；在所述第一次等离子处理中压力为100-120mT。
在该步骤中通过提高所述等离子体处理的温度，将所述温度从现有技术中20-40℃提高至80-150℃，不仅提高接触孔开口侧壁上聚合物的去除效果，而且不会产生其他副作用。
执行步骤305，去除所述第二蚀刻停止层；对所述接触孔开口的侧壁进行第二次等离子体处理，以去除所述侧壁上的聚合物，其中所述第二次等离子体处理温度为80-150℃。
具体地，在该步骤中，首先去除所述第二蚀刻停止层，去除方法可以选用湿法剥离去除等，但并不局限于该方法。
进一步，在所述第二次等离子处理中低偏置功率为50-100w。
可选地，在所述第二次等离子处理中等离子体流量为200-400sccm；在所述第二次等离子处理中压力为100-120mT。
在该步骤中通过提高所述等离子体处理的温度，将所述温度从现有技术中20-40℃提高至80-150℃，不仅提高接触孔开口侧壁上聚合物的去除效果，而且不会产生其他副作用。
进一步，为了进一步提高所述聚合物的去除效果，得到更好的接触孔开口轮廓，在该步骤中所述等离子体处理包括两个步骤：
第一：选用N2和He等离子体对所述侧壁进行处理，以去除所述聚合物中的F，其中，所述He具有很强的促进膜吸收湿气的性能，因此在较高的温度下，80-150℃下能够更加容易的去除聚合物CFX中的F，以避免F与所述侧壁和接触孔底部的自对准硅化物发生反应，更加彻底的去除所述聚合物，还可能延长等待时间。
第二：选用NH3和Ar等离子体对所述侧壁进行处理，以改善接触孔开口侧壁的倾斜角度，其中，所述Ar等离子体可以改善所述接触孔开口侧壁的角度，例如在所述等离子体处理之后所述接触孔开口侧壁的倾斜角度为97.6°-68.4°。
进一步，所述第一次等离子处理和所述第二次等离子处理在一个与所述接触孔蚀刻同类型的单独的腔室内。
最后，采用金属材料对所述接触孔开口进行填充，以形成电连接，在该步骤中所填充的导电材料可以是Cu或其他金属，优选的使用Cu。填充完导电材料后还包括一平坦化步骤。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在所述蚀刻形成接触孔开口、去除所述蚀刻停止层之后，对所述接触孔开口的侧壁进行等离子体处理，在所述等离子体处理过程中为了增加接触孔开口侧壁上聚合物的去除效率，增加所述等离子体的处理温度，将该处理温度提高至80-150℃，不仅可以彻底清除所述接触孔开口侧壁上的聚合物，而且不会产生其他副作用。
本发明的优点在于：
(1)更高温度的蚀刻后处理可以彻底去除在接触孔蚀刻过程中在接触孔开口侧壁上形成的聚合物。
(2)接触孔蚀刻至湿法清洗的时间可以进一步延长，以扩大接触孔的工艺窗口。
图3为本发明一具体实施方式中所述接触孔的制备工艺流程图，具体包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有层间介电层、第二蚀刻停止层、第一蚀刻停止层和图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，以形成接触孔开口；
步骤S3：去除所述掩膜层和所述第一蚀刻停止层；
步骤S4：对所述接触孔开口的侧壁进行第一次等离子体处理，以去除所述侧壁上的聚合物，其中所述第一次等离子体处理的温度为80-150℃；
步骤S5：去除所述第二蚀刻停止层；
步骤S6：对所述接触孔开口的侧壁进行第二次等离子体处理，以去除所述侧壁上剩余的聚合物，其中所述第二次等离子体处理的温度为80-150℃。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明实施例1所述方法制备得到的半导体器件中接触孔开口侧壁上没有聚合物的残留，扩大了接触孔工艺窗口，进一步提高了半导体器件的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有层间介电层、第二蚀刻停止层、第一蚀刻停止层和图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜蚀刻所述第一蚀刻停止层、所述第二蚀刻停止层和所述层间介电层，以形成接触孔开口；
步骤S3：去除所述掩膜层和所述第一蚀刻停止层；
步骤S4：对所述接触孔开口的侧壁进行第一次等离子体处理，以去除所述侧壁上的聚合物，其中所述第一次等离子体处理的温度为80-150℃；
步骤S5：去除所述第二蚀刻停止层；
步骤S6：对所述接触孔开口的侧壁进行第二次等离子体处理，以去除所述侧壁上剩余的聚合物，其中所述第二次等离子体处理的温度为80-150℃，其中，所述步骤S6包括：
步骤S61：选用N2和He等离子体对所述侧壁进行处理，以去除所述聚合物中的F；
步骤S62：选用NH3和Ar等离子体对所述侧壁进行处理，以改善所述侧壁的倾斜角度。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S62中，在NH3和Ar等离子体处理之后，所述侧壁的倾斜角度为97.6°-68.4°。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，选用N2等离子体对所述侧壁进行处理，以去除碳聚合物。
4.根据权利要求1所述的方法，其特征在于，在所述第一次等离子体 处理和所述第二次等离子体 处理中低偏置功率为50-100w。
5.根据权利要求1所述的方法，其特征在于，在所述第一次等离子体 处理和所述第二次等离子体 处理中等离子体流量为200-400sccm。
6.根据权利要求1所述的方法，其特征在于，在所述第一次等离子体 处理和所述第二次等离子体 处理中压力为100-120mT。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述掩膜层包括抗反射层和无定形碳。
8.根据权利要求7所述的方法，其特征在于，在所述步骤S3中包括灰化步骤。
9.根据权利要求1所述的方法，其特征在于，所述第一次等离子体 处理和所述第二次等离子体 处理在与所述接触孔开口蚀刻同类型的单独腔室内进行。
10.一种如权利要求1至9之一所述方法制备得到的半导体器件。
11.一种电子装置，包括如权利要求10所述的半导体器件。
CN201510245871.4A 2015-05-14 2015-05-14 一种半导体器件及其制备方法、电子装置 Active CN106298633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510245871.4A CN106298633B (zh) 2015-05-14 2015-05-14 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510245871.4A CN106298633B (zh) 2015-05-14 2015-05-14 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106298633A CN106298633A (zh) 2017-01-04
CN106298633B true CN106298633B (zh) 2019-05-17

Family

ID=57631168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245871.4A Active CN106298633B (zh) 2015-05-14 2015-05-14 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106298633B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057314A (zh) * 2004-11-16 2007-10-17 应用材料股份有限公司 移除残余物的后蚀刻处理
CN101762993A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法及连接孔的制造方法
CN102054755A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN103545244A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698102B1 (ko) * 2005-10-05 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057314A (zh) * 2004-11-16 2007-10-17 应用材料股份有限公司 移除残余物的后蚀刻处理
CN101762993A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法及连接孔的制造方法
CN102054755A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN103545244A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法

Also Published As

Publication number Publication date
CN106298633A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI559447B (zh) 半導體裝置與其形成方法
US10685873B2 (en) Etch stop layer for semiconductor devices
TWI722042B (zh) 磁阻隨機存取記憶體及其製造方法
KR101898764B1 (ko) 반도체 디바이스 구조의 상호 연결 구조체의 비아를 클리닝하는 방법
CN105633080B (zh) 栅极间隔件和形成方法
US10672614B2 (en) Etching and structures formed thereby
US9698242B2 (en) Semiconductor arrangement and formation thereof
US10777449B2 (en) Methods of manufacturing semiconductor devices
US10177038B1 (en) Prevention of contact bottom void in semiconductor fabrication
CN101878521A (zh) 向半导体衬底的硅中蚀刻沟道的方法、在半导体衬底的硅中形成沟道隔离的方法及形成多个二极管的方法
US10269567B2 (en) Multi-layer mask and method of forming same
CN104425356A (zh) 一种半导体器件的制备方法
CN106935568A (zh) 互连结构及其形成方法
CN103633015B (zh) 一种半导体器件的制造方法
CN106298633B (zh) 一种半导体器件及其制备方法、电子装置
CN106206406B (zh) 一种半导体器件及其制作方法和电子装置
CN103681497B (zh) 一种半导体器件的制备方法
CN107978515B (zh) 一种半导体器件及其制造方法
US9831124B1 (en) Interconnect structures
CN108155144A (zh) 一种半导体器件的制作方法
CN103681463B (zh) 一种双大马士革结构的制备方法
CN104124197B (zh) 一种半导体器件的制备方法
CN106558610A (zh) 一种半导体器件及其制备方法、电子装置
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
CN108155145A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant