CN108155144A - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN108155144A
CN108155144A CN201611096922.2A CN201611096922A CN108155144A CN 108155144 A CN108155144 A CN 108155144A CN 201611096922 A CN201611096922 A CN 201611096922A CN 108155144 A CN108155144 A CN 108155144A
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
hard mask
laser
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611096922.2A
Other languages
English (en)
Inventor
武咏琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611096922.2A priority Critical patent/CN108155144A/zh
Publication of CN108155144A publication Critical patent/CN108155144A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制作方法，所述方法包括:提供半导体衬底；采用F基等离子体对所述半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化；执行激光表面处理，以去除所述表层上的F基残留物。根据本发明提供的半导体器件的制作方法，在采用F基等离子体对半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化的过程中，在所述半导体衬底表层残留F基残留物，通过执行激光表面处理，有效去除所述半导体衬底表层的F基残留物，从而保证半导体器件的性能稳定。

Description

一种半导体器件的制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
在金属互连工艺中，需要形成沟槽和通孔，用于填充互连金属。等离子体刻蚀作为一种半导体制造工艺而被广泛用于定义集成电路的结构。
在金属互连工艺中，金属硬掩膜(Metal Hard Mask，MHM)由于其具有相对较高的选择比而广泛应用，通常使用金属硬掩膜作为蚀刻掩膜。在等离子体刻蚀过程中，所述金属硬掩膜层表面易形成等离子残留。在半导体制造工艺中，微电路衬底表层的清洁问题是很重要的，因为对于微电路，基片表面的离子残留、金属碎片、有机薄膜等微粒都是危险的，容易造成电路失效，影响半导体器件的可靠性。
因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证半导体器件的性能稳定。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供半导体衬底；
采用F基等离子体对所述半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化；
执行激光表面处理，以去除所述表层上的F基残留物。
进一步，所述半导体衬底上形成有位于表层的金属硬掩膜层。
进一步，通过调节激光功率密度或激光的扫描速度控制所述激光表面处理对所述半导体衬底表层的熔化深度。
进一步，所述金属硬掩膜层包括TiN层。
进一步，所述金属硬掩膜层用作形成互连结构中的开口或沟槽的掩膜，所述开口或沟槽用于填充金属。
进一步，所述F基等离子体刻蚀的刻蚀气体包括CF4和CHF3。
进一步，所述金属硬掩膜层和所述半导体衬底之间还形成有介电层。
进一步，还包括在执行激光表面处理步骤之后实施的湿法清洗步骤。
根据本发明提供的半导体器件的制作方法，在采用F基等离子体对半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化的过程中，在所述半导体衬底表层残留F基残留物，通过执行激光表面处理，有效去除所述半导体衬底表层的F基残留物，从而保证半导体器件的性能稳定。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1A-1D是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在金属互连工艺中，需要形成沟槽和通孔，用于填充互连金属。等离子体刻蚀作为一种半导体制造工艺而被广泛用于定义集成电路的结构。
在金属互连工艺中，金属硬掩膜(Metal Hard Mask，MHM)由于其具有相对较高的选择比而广泛应用，通常使用金属硬掩膜作为蚀刻掩膜。等离子刻蚀大多采用含有氟碳化合物的气体进行刻蚀，例如CF4、CHF3等。在蚀刻过程中，所述金属硬掩膜层表面易形成氟离子残留，影响半导体器件的性能。
因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证半导体器件的性能稳定。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供半导体衬底；
采用F基等离子体对所述半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化；
执行激光表面处理，以去除所述表层上的F基残留物。
其中，通过调节激光功率密度和激光的扫描速度控制所述激光表面处理对所述半导体衬底表层的熔化深度；所述半导体衬底上形成有位于表层的金属硬掩膜层，所述金属硬掩膜层包括TiN层；所述金属硬掩膜层用作形成互连结构中的开口或沟槽的掩膜，所述开口或沟槽用于填充金属；所述F基等离子体刻蚀的刻蚀气体包括CF4和CHF3；所述金属硬掩膜层和所述半导体衬底之间还形成有介电层；还包括在执行激光表面处理步骤之后实施的湿法清洗步骤。
根据本发明提供的半导体器件的制作方法，在采用F基等离子体对半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化的过程中，在所述半导体衬底表层残留F基残留物，通过执行激光表面处理，有效去除所述半导体衬底表层的F基残留物，从而保证半导体器件的性能稳定。
下面参考图1，图1A-1C是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，如图1所示，提供半导体衬底100。所述半导体衬底100上依次形成有介电层101和位于表层的金属硬掩膜层102，在所述金属硬掩膜层102上形成有光刻胶层103；
示例性地，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底100中还形成有隔离结构(未示出)，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构可以将半导体衬底100分为NMOS区和PMOS区。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底100上，形成有各种元件，为了简化，图示中予以省略，这里仅示出一介电层101，其通常为具有低介电常数的材料层，本实施例中采用氧化硅层。
在所述介电层101上形成有位于所述半导体衬底表层的金属硬掩膜层102。所述金属硬掩膜层102的材料通常采用氮化钛(TiN)，或者其它相对于所述介电层101通常采用的材料氧化硅具有高蚀刻选择比的材料作为所述金属硬掩膜层102的材料。示例性地，形成TiN层可以采用化学气相沉积法(CVD)，一般先将晶圆作预清洁(Pre-clean)，利用Ar离子去除晶圆表面之氧化物或污染，再直接送到CVD TiN腔沉积TiN。CVD TiN的反应气体是TiCl4与NH3，反应气体经由反应器上端之气体散布环(GasDispersionRings)与雾气头(ShowerHead)进入反应器，如此可以得到均匀的气体分布。
所述金属硬掩膜层102上形成有光刻胶层103。示例性地，采用光刻工艺在金属硬掩膜层102上形成具有对应沟槽的图案的光刻胶层103。该图案化的光刻胶层可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。此外，为了增强光刻胶层的光吸收率，可以在旋涂光刻胶之前形成底部抗反射涂层(ARC)等。
接着，采用F基等离子体对所述半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化。如图1B所示，图案化位于所述半导体衬底表层的金属硬掩膜层102，以在所述金属硬掩膜层102中形成一开口图案。
示例性地，图案化所述金属硬掩膜层102可以采用本领域技术人员所公知的工艺方法，通过曝光、显影、蚀刻等步骤，以在所述金属硬掩膜层中形成一开口。所述刻蚀方法可以采用干法刻蚀，干法刻蚀工艺包括但不限于：等离子体刻蚀、反应离子刻蚀(RIE)、离子束刻蚀、激光烧蚀或者这些方法的任意组合。所述等离子体刻蚀大多采用含有氟碳化合物的气体进行刻蚀，使用的气体包括CF4、CHF3等。作为一个实例，所述蚀刻的工艺条件为：压力5-50mTorr，源功率100-1000W，偏置功率100-300W，Cl2的流量为100-500sccm，BCl3的流量为10-100sccm，CHF3的流量为1-50sccm，CF4的流量为1-50sccm，持续时间10-120s。
上述F基等离子体干法刻蚀所述金属硬掩膜层102的工序中产生F基残留物104，所述F基残留物位于所述金属硬掩膜层的表面和晶格中。后续湿法清洗步骤仅能去除位于所述金属硬掩膜层表面的F基残留物，无法去除位于所述金属硬掩膜层晶格中的F基残留物，因此在湿法清洗步骤之前需增加能够去除位于所述金属硬掩膜层晶格中的F基残留物的处理步骤。
接着，如图1C所示，执行激光表面处理，以去除所述半导体衬底表层的F基残留物104。
由于蚀除介质材料的能量一般低于蚀除金属膜所需的能量，因此激光表面处理既能够从金属基底上去掉聚合物膜、粘合剂或光刻胶，而不损伤金属基底，还可从非金属基底上清除数微米厚的金属膜，但基体不受影响。在半导体制造工艺中，微电路衬底表层的清洁问题是很重要的，因为对于微电路，基片表面的离子残留、金属碎片、有机薄膜等微粒都是危险的，容易造成电路失效。因此，可以利用激光表面处理清除这些微粒。
示例性地，所述金属硬掩膜层和所述介电层的导热系数有明显差异。所述激光表面处理，可以将半导体器件放置于空气、真空或者各种气氛中，采用激光照射加热金属硬掩膜层102，通过调节激光功率密度和激光的扫描速度控制所述激光表面处理的熔化深度，实现金属硬掩膜层102的表面及晶格内部F基残留物104的去除。在本实施例中，所述激光照射的气氛可以为空气或氧气气氛，波长范围为100～350nm，能量密度大于2J/cm2。
接下来，执行湿法清洗步骤。首先，使用HF溶液清洗处理半导体衬底，接着，使用去离子水(DIW)进行冲洗，随后，使用包括HCl和H2O2的SC2清洗液对晶圆进行清洗处理。所述SC2清洗液为2号标准清洗液，其为HCl、H2O2、H2O的混合物。作为一个实例，所述SC2清洗液由HCl：H2O2：H2O＝1:1:5组成。
接下来，如图1D所示，以所述金属硬掩膜层为掩膜蚀刻所述介电层，以在所述介电层中形成沟槽图案。
接下来，半导体制作还包括填充沟槽形成金属互连结构的步骤。
根据本发明提供的半导体器件的制作方法，在采用F基等离子体对半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化的过程中，在所述半导体衬底表层残留F基残留物，通过执行激光表面处理，有效去所述除半导体衬底上的F基残留物，从而保证半导体器件的性能稳定。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供半导体衬底；
采用F基等离子体对所述半导体衬底进行干法刻蚀，以对所述半导体衬底的表层进行图案化；
执行激光表面处理，以去除所述表层上的F基残留物。
2.如权利要求1所述的方法，其特征在于，所述半导体衬底上形成有位于表层的金属硬掩膜层。
3.如权利要求1所述的方法，其特征在于，通过调节激光功率密度或激光的扫描速度控制所述激光表面处理对所述表层的熔化深度。
4.如权利要求2所述的方法，其特征在于，所述金属硬掩膜层包括TiN层。
5.如权利要求2所述的方法，其特征在于，所述金属硬掩膜层用作形成互连结构中的开口或沟槽的掩膜，所述开口或沟槽用于填充金属。
6.如权利要求1所述的方法，其特征在于，所述F基等离子体刻蚀的刻蚀气体包括CF4和/或CHF3。
7.如权利要求2所述的方法，其特征在于，所述金属硬掩膜层和所述半导体衬底之间还形成有介电层。
8.如权利要求1所述的方法，其特征在于，还包括在执行激光表面处理步骤之后实施的湿法清洗步骤。
CN201611096922.2A 2016-12-02 2016-12-02 一种半导体器件的制作方法 Pending CN108155144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611096922.2A CN108155144A (zh) 2016-12-02 2016-12-02 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611096922.2A CN108155144A (zh) 2016-12-02 2016-12-02 一种半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN108155144A true CN108155144A (zh) 2018-06-12

Family

ID=62470457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611096922.2A Pending CN108155144A (zh) 2016-12-02 2016-12-02 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN108155144A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782477A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种显示基板的制备方法及显示基板
CN111825055A (zh) * 2019-04-16 2020-10-27 上海新微技术研发中心有限公司 金的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100451A (en) * 1980-01-14 1981-08-12 Matsushita Electric Ind Co Ltd Manufacture of electrode of semiconductor device
JPS5789476A (en) * 1980-11-21 1982-06-03 Toshiba Corp Dry etching method
JPS60253230A (ja) * 1984-05-29 1985-12-13 Mitsubishi Electric Corp 微細パタ−ン形成方法
CN101154572A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100451A (en) * 1980-01-14 1981-08-12 Matsushita Electric Ind Co Ltd Manufacture of electrode of semiconductor device
JPS5789476A (en) * 1980-11-21 1982-06-03 Toshiba Corp Dry etching method
JPS60253230A (ja) * 1984-05-29 1985-12-13 Mitsubishi Electric Corp 微細パタ−ン形成方法
CN101154572A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782477A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种显示基板的制备方法及显示基板
CN111825055A (zh) * 2019-04-16 2020-10-27 上海新微技术研发中心有限公司 金的刻蚀方法

Similar Documents

Publication Publication Date Title
CN105359256B (zh) 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
TW201405646A (zh) 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
TW200403755A (en) Semiconductor device and its manufacturing method
TW201405651A (zh) 運送切割晶圓的方法
CN102446815B (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
US9048268B2 (en) Method and equipment for removing photoresist residue after dry etch
CN110299282A (zh) 基底清洁方法、基底清洁设备以及制造半导体器件的方法
CN108155144A (zh) 一种半导体器件的制作方法
JP2009283721A (ja) 半導体装置の製造方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
CN106898575A (zh) 一种半导体器件及其制造方法、电子装置
CN103681462B (zh) 一种半导体器件的制造方法
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
JP4515309B2 (ja) エッチング方法
CN105742229B (zh) 半导体结构的形成方法
CN105742183B (zh) 半导体结构的形成方法
CN108172513A (zh) 使用具有由不含氧材料形成的顶板的室进行蚀刻
US20080057727A1 (en) Method of manufacturing a semiconductor device
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
CN108695236A (zh) 一种半导体器件的制作方法
US20110223768A1 (en) Method for Forming Contact Opening

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180612