WO2007105281A1 - 化合物半導体装置の製造方法及びエッチング液 - Google Patents

化合物半導体装置の製造方法及びエッチング液 Download PDF

Info

Publication number
WO2007105281A1
WO2007105281A1 PCT/JP2006/304795 JP2006304795W WO2007105281A1 WO 2007105281 A1 WO2007105281 A1 WO 2007105281A1 JP 2006304795 W JP2006304795 W JP 2006304795W WO 2007105281 A1 WO2007105281 A1 WO 2007105281A1
Authority
WO
WIPO (PCT)
Prior art keywords
hydroxide
compound semiconductor
ammonium
group
semiconductor device
Prior art date
Application number
PCT/JP2006/304795
Other languages
English (en)
French (fr)
Inventor
Naoya Okamoto
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2006/304795 priority Critical patent/WO2007105281A1/ja
Priority to JP2008504935A priority patent/JP5056753B2/ja
Publication of WO2007105281A1 publication Critical patent/WO2007105281A1/ja
Priority to US12/207,085 priority patent/US7985637B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Definitions

  • the present invention relates to a method for manufacturing a compound semiconductor device suitable for manufacturing a high electron mobility transistor (HEMT) and the like and an etching solution.
  • HEMT high electron mobility transistor
  • GaN gallium nitride
  • a GaN carrier traveling layer 102 and an AlGaN carrier supply layer 103 are sequentially formed on a substrate 101, and an n-type GaN layer 104 is formed on the entire surface, and then dry-etched. do it. Thereafter, the source electrode 106a, the drain electrode 106b, the gate electrode 108, and the SiN film 109 are formed. However, the n-type GaN layer 104, AlGaN carrier supply layer 103, GaN carrier running layer 102, etc. are likely to be damaged by dry etching! / ⁇
  • Non-Patent Documents 1 to 4 disclose methods for performing wet etching of a GaN layer.
  • Non-Patent Documents 1 and 2 first, as shown in FIG. 3A, a compound semiconductor wafer on which an ohmic electrode 106 is formed is formed. Then, as shown in FIG. 3B, this compound semiconductor wafer is immersed in an aqueous potassium hydroxide (KOH) solution 112 placed in a tank 111. Then, a Pt electrode 113 is placed in the KOH aqueous solution 112, and a noise is applied using a part of the ohmic electrode 106 as an anode and the Pt electrode 113 as a cathode. Further, the n-type GaN layer 104 is irradiated with ultraviolet rays (UV).
  • UV ultraviolet rays
  • an electron-hole pair is generated on the surface of the n-type GaN layer 104.
  • electrons move to the Pt electrode 113 side through the ohmic electrode 106, and holes are combined with OH— ions in the KOH aqueous solution 112 on the surface of the n-type Ga N layer 104. in this way Then, oxidation and dissolution of the surface of the n-type GaN layer 104 are repeated, and wet etching proceeds.
  • A1 electrodes are generally used as ohmic electrodes in GaN-based compound semiconductor devices, but there is a problem that A1 is easily corroded by KOH aqueous solution.
  • the compound semiconductor wafer is immersed in a mixed solution 122 of an aqueous KOH solution and an aqueous potassium peroxodisulfate (K 2 S 2 O 3) solution.
  • the n-type GaN layer 104 is irradiated with ultraviolet rays. In this method, no bias is applied. In this way, since the electrons excited by the irradiation of ultraviolet rays, countercurrent force connexion moved to Peruokiso disulfate I O emissions SO 2_ light dissociated sulfate active ions SO _ *, n-type GaN
  • Etching of layer 104 proceeds.
  • a metal mask 121 such as platinum or titanium is used as an etching mask. This is because the electrons induced by the irradiation of ultraviolet rays can easily flow into the sulfuric acid active ions in the etching solution through the metal mask 121.
  • the metal mask 121 When the metal mask 121 is used, it is removed after the wet etching, It is necessary to form an ohmic electrode. However, removal of the metal mask 121 is also very difficult. This may cause metal contamination on the etched surface. In this case, the yield decreases.
  • both the aqueous KOH solution and the aqueous K 2 S O solution have a high concentration (about 0.1 mol).
  • the morphology of the etched surface is low. Further, even if an attempt is made to use an ohmic electrode as the metal mask 121, the resist mask itself necessary for protecting the ohmic electrode cannot withstand the liquid mixture 122. For this reason, the ohmic electrode cannot be formed before wet etching.
  • Non-Patent Document 2 Appl. Phys. Lett. 72 (1998) 560-562
  • Non-Patent Document 3 J. Appl. Phys. 89 (2001) 4142-4149
  • Non-Patent Document 4 Appl. Phys. Lett. 84 (2004) 3759-3761
  • An object of the present invention is to provide a method for manufacturing a compound semiconductor device and a compound semiconductor etching solution capable of performing wet etching with high uniformity.
  • the GaN-based second compound semiconductor is formed on the first compound semiconductor layer. Form a layer.
  • wet etching of the second compound semiconductor layer is performed using an etching solution containing an organic alkaline agent and an acid oxidizing agent while irradiating the second compound semiconductor layer with ultraviolet rays.
  • the etching solution for a GaN-based compound semiconductor according to the present invention includes an organic alkaline agent and an oxidizing agent.
  • FIG. 1A is a sectional view showing a method for manufacturing a compound semiconductor device according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1A.
  • FIG. 1C is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1B.
  • FIG. 1D is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1C.
  • FIG. 1E is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1D.
  • FIG. 1F is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1E.
  • FIG. 1G is a cross-sectional view showing a method for manufacturing the compound semiconductor device, following FIG. 1F.
  • FIG. 2 is a cross-sectional view showing a composite semiconductor device employing a recess structure for a gate.
  • FIG. 3A is a cross-sectional view showing a conventional manufacturing method of a compound semiconductor device.
  • FIG. 3B is a cross-sectional view showing the conventional manufacturing method following FIG. 3A.
  • FIG. 4A is a band diagram showing the state of charge in a portion to which a bias is applied.
  • FIG. 4B is a band diagram showing the state of charge in a portion to which no bias is applied.
  • FIG. 5 is a cross-sectional view showing another conventional method for manufacturing a compound semiconductor device.
  • 1A to 1G are cross-sectional views showing a method of manufacturing a compound semiconductor device according to an embodiment of the present invention in order of steps.
  • a GaN buffer is formed on a substrate 1 such as a SiC substrate.
  • the layer 2 is formed as a charge transit layer.
  • the thickness of the GaN buffer layer 2 is about 2 m, for example.
  • an n-type AlGaN barrier layer 3 is formed on the GaN buffer layer 2 as a charge supply layer.
  • the thickness of the n-type AlGaN barrier layer 3 is about 25 nm, for example.
  • an n-type GaN contact layer 4 is formed on the n-type AlGaN barrier layer 3.
  • the thickness of the n-type GaN contact layer 4 is about 50 nm, for example.
  • a piezo effect due to lattice mismatch occurs near the interface between the n-type AlGaN barrier layer 3 and the GaN buffer layer 2. For this reason, positive polarization charges appear, and electrons are induced near the interface between the GaN buffer layer 2 and the n-type AlGaN barrier layer 3. As a result, 2D electron gas (2DEG) appears.
  • 2DEG 2D electron gas
  • grooves are formed as element isolation (isolation) regions 5 that separate device regions (regions where semiconductor elements are formed) from each other.
  • the element isolation region 5 first, a resist pattern is formed on the n-type GaN contact layer 4 covering the device region and having an opening formed in the region where the element isolation region 5 is to be formed. .
  • dry etching using chlorine gas is performed using the resist pattern as a mask.
  • the depth of the trench formed as the element isolation region 5 is set so that, for example, the bottom thereof is about the middle of the thickness of the GaN buffer layer 2. In other words, if the thickness of the GaN buffer layer 2 is about 2 m, the groove depth is about 1 ⁇ m. Since the n-type AlGaN barrier layer 3 and the n-type GaN contact layer 4 are negligibly thin compared to the GaN buffer layer 2, it is almost unnecessary to consider the thickness when determining the groove depth. ,.
  • two ohmic electrodes are formed on the n-type GaN contact layer 4 as a source electrode 6a and a drain electrode 6b, respectively.
  • a TiZAl electrode is formed as the ohmic electrode. That is, a laminate of the Ti film and the A1 film formed thereon is formed.
  • a resist pattern 7 is formed which covers the source electrode 6a and the drain electrode 6b and has an opening formed in a region where a gate recess structure is to be formed.
  • an etching solution 12 is put into the etching tank 11, and the substrate 1, the GaN buffer layer 2, the n-type AlGaN noria layer 3, and the n-type GaN contact layer are put into the etching solution 12.
  • Soak 4 As the etchant 12, a mixture of an organic alkaline agent and an oxidizing agent is used. Yes.
  • the organic alkaline agent for example, hydroxyammonium tetramethylammonium (TMAH: (CH 3) NOH) can be used.
  • the oxidizing agent include peroxo
  • Ammonium sulfate (NH) S O) can be used.
  • the etching solution 12 After the substrate 1 and the like are immersed in the etching solution 12, ultraviolet rays are irradiated toward the n-type GaN contact layer 4, and the etching solution 12 is stirred at room temperature in order to suppress etching unevenness. Under this condition, the etching rate of the n-type GaN contact layer 4 is about 2.5 nmZ. Therefore, if the thickness of the n-type GaN contact layer 4 is about 50 nm, the processing time may be 20 minutes.
  • a portion of the n-type GaN contact layer 4 that is not covered with the resist pattern 7 is wet-etched. That is, a gate recess structure is obtained.
  • a Schottky electrode is formed as the gate electrode 8 in the portion where the gate recess structure is obtained.
  • a NiZAu electrode is formed as the Schottky electrode.
  • a stack of Ni film and Au film formed on it is formed.
  • a silicon nitride film 9 is formed as a passivation film on the exposed surfaces of the source electrode 6a, the drain electrode 6b, the gate electrode 8, the n-type GaN contact layer 4, and the like.
  • the n-type GaN contact layer 4 can be wet etched without applying a bias. Therefore, the n-type GaN contact layer 4 can be formed into a desired shape without damaging the n-type AlGaN noor layer 3 and the like.
  • Trimethylbenzyl ammonium [C H CH N (CH)] OH
  • C H CH N (CH)] OH Trimethylbenzyl ammonium
  • sodium peroxodisulfate containing peroxodisulfate ion Na S O
  • potassium peroxodisulfate K S O
  • the etching solution need not be a completely mixed solution of an organic alkaline agent and an oxidizing agent, and may contain an additive, an unavoidable impurity and the like without causing a problem.
  • the second compound semiconductor layer can be wet-etched without transferring electrons. it can. Therefore, uniform wet etching can be performed.

Abstract

　半導体基板（１）上にｎ型ＡｌＧａＮバリア層（３）を形成した後、ｎ型ＡｌＧａＮバリア層（３）上にｎ型ＧａＮコンタクト層（４）を形成する。次に、ｎ型ＧａＮコンタクト層（４）のウェットエッチングを、ｎ型ＧａＮコンタクト層（４）に紫外線を照射しながら有機アルカリ性剤及び酸化剤を含むエッチング液を用いて行う。

Description

明 細 書
化合物半導体装置の製造方法及びエッチング液
技術分野
[0001] 本発明は、高電子移動度トランジスタ（HEMT: High Electron Mobility Transistor) 等の製造に好適な化合物半導体装置の製造方法及びエッチング液に関する。
背景技術
[0002] 近年、窒化ガリウム (GaN)系電子デバイスが、その物性的特徴から高耐圧'高速デ バイスとして期待されている。そして、その製造技術及び応用技術等に関する研究が 進められている。一般的に、 GaN系電子デバイスの高速特性の向上のためには、図 2に示すように、ゲートにリセス構造を採用することが有効であると考えられている。
[0003] リセス構造を形成するためには、基板 101上に、 GaNキャリア走行層 102、 AlGaN キャリア供給層 103を順次形成し、更に n型 GaN層 104を全面に形成した後に、これ をドライエッチングすればよい。その後、ソース電極 106a、ドレイン電極 106b、ゲート 電極 108及び SiN膜 109を形成する。但し、ドライエッチングにより n型 GaN層 104、 AlGaNキャリア供給層 103及び GaNキャリア走行層 102等にダメージが生じやす!/ヽ
[0004] このようなダメージを回避するためには、ウエットエッチングが考えられる。例えば、 非特許文献 1〜4に、 GaN層のウエットエッチングを行う方法が開示されている。
[0005] 非特許文献 1及び 2に記載の方法では、先ず、図 3Aに示すように、ォーミック電極 106が形成された化合物半導体ウェハを作成する。そして、図 3Bに示すように、この 化合物半導体ウェハを槽 111に入れられた水酸化カリウム (KOH)水溶液 112中に 浸漬する。そして、 KOH水溶液 112中に Pt電極 113を入れ、ォーミック電極 106の 一部を陽極、 Pt電極 113を陰極としてノ ィァスを印加する。更に、紫外線 (UV)を n 型 GaN層 104に向けて照射する。
[0006] この結果、図 4Aに示すように、 n型 GaN層 104の表面に電子一正孔対が生成する 。そして、電子はォーミック電極 106を介して Pt電極 113側に移動し、正孔は n型 Ga N層 104の表面において、 KOH水溶液 112中の OH—イオンと結合する。このように して、 n型 GaN層 104の表面の酸化及び溶解が繰り返され、ウエットエッチングが進 行する。
[0007] 但し、このような紫外線を用いたウエットエッチングでは、紫外線により励起された電 子が正孔と再結合しな 、ように、電子を n型 GaN層 104の表面力も移動させることが 重要である。また、電子デバイス間でのばらつきを抑えるためには、ウェハ内で均一 な加工を行うことも重要である。し力しながら、上述の方法では、 n型 GaN層 104に抵 抗が存在するため、バイアスを印加されている点からの距離に応じて電界の強度が ばらついてしまう。このため、電子の移動の程度に偏りが生じ、エッチング深さがゥェ ハ内でばらつきやすい。また、図 3Bに示すように、素子分離領域 105が存在する場 合には、ノ ィァスが印加されない領域が存在する。そして、この領域では、図 4Bに示 すように、電子が移動しないため、エッチングが行われない。更に、 GaN系化合物半 導体装置ではォーミック電極としてアルミニウム (A1)電極が一般的に用いられるが、 A1は KOH水溶液に腐食されやす 、と ヽぅ問題もある。
[0008] 非特許文献 3及び 4に記載の方法では、図 5に示すように、 KOH水溶液及びペル ォキソ二硫酸カリウム (K S O )水溶液の混合液 122中に化合物半導体ウェハを浸
2 2 8
漬し、 n型 GaN層 104に紫外線を照射する。この方法では、バイアスの印加は行われ ない。この方法では、紫外線の照射により励起された電子が、ペルォキソ二硫酸ィォ ン S O 2_の光解離した硫酸活性イオン SO _*に向力つて移動するため、 n型 GaN
2 8 4
層 104のエッチングが進行する。また、この方法では、エッチングマスクとして、白金 又はチタン等の金属マスク 121が用いられている。これは、紫外線の照射により誘起 された電子が金属マスク 121を介してエッチング液中の硫酸活性イオンに流れ込み やすくするためである。
[0009] し力しながら、この従来の方法では、電子の硫酸活性イオンへの流れ込みやすさが 不均一となる。即ち、金属マスク 121の端面付近において電子が流れ込みやすいた め、この領域のエッチング速度力 金属マスク 121から離間した領域のエッチング速 度よりも速くなる。この結果、エッチング速度が不均一となり、図 5に示すように、エツ チングにむらが生じる。
[0010] また、金属マスク 121を使用した場合には、ウエットエッチング後に、これを除去し、 ォーミック電極を形成する必要がある。しかし、金属マスク 121の除去も非常に困難 である。このため、エッチングされた表面に金属の汚染が生じることもある。この場合、 歩留まりが低下してしまう。
[0011] 絶縁体膜である SiO膜をエッチングマスクとして用いる例も挙げられている力 金
2
属マスク 121を用いた場合と同様に、 SiO膜の加工及び除去が複雑であるため、歩
2
留まりが低下してしまう。
[0012] 更に、 KOH水溶液及び K S O水溶液が共に高濃度 (約 0. 1モル
2 2 8 Zリットル)であ る。このため、エッチングされた表面のモホロジ一が低い。また、金属マスク 121として ォーミック電極を使用しょうとしても、ォーミック電極を保護するために必要なレジスト マスク自体が混合液 122に耐えられない。このため、ォーミック電極をウエットエッチ ング前に形成することができない。
[0013] このように、従来、ウエットエッチングにより n型 GaN層をカ卩ェすることは困難である。
[0014] 非特許文献 l :Appl. Phys. Lett. 71 (1997) 2151-2153
非特許文献 2 :Appl. Phys. Lett. 72 (1998) 560-562
非特許文献 3 : J. Appl. Phys. 89 (2001) 4142-4149
非特許文献 4:Appl. Phys. Lett. 84 (2004) 3759-3761
発明の開示
[0015] 本発明は、均一性の高いウエットエッチングを行うことができる化合物半導体装置の 製造方法及び化合物半導体用エッチング液を提供することを目的とする。
[0016] 本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明 の諸態様に想到した。
[0017] 本発明に係る化合物半導体装置の製造方法では、半導体基板上に GaN系の第 1 の化合物半導体層を形成した後、前記第 1の化合物半導体層上に GaN系の第 2の 化合物半導体層を形成する。次に、前記第 2の化合物半導体層のウエットエッチング を、前記第 2の化合物半導体層に紫外線を照射しながら有機アルカリ性剤及び酸ィ匕 剤を含むエッチング液を用いて行う。
[0018] 本発明に係る GaN系化合物半導体用エッチング液は、有機アルカリ性剤及び酸化 剤を含有することを特徴とする。 図面の簡単な説明
[0019] [図 1A]図 1Aは、本発明の実施形態に係る化合物半導体装置の製造方法を示す断 面図である。
[図 1B]図 1Bは、図 1Aに引き続き、化合物半導体装置の製造方法を示す断面図で ある。
[図 1C]図 1Cは、図 1Bに引き続き、化合物半導体装置の製造方法を示す断面図で ある。
[図 1D]図 1Dは、図 1Cに引き続き、化合物半導体装置の製造方法を示す断面図で ある。
[図 1E]図 1Eは、図 1Dに引き続き、化合物半導体装置の製造方法を示す断面図で ある。
[図 1F]図 1Fは、図 1Eに引き続き、化合物半導体装置の製造方法を示す断面図であ る。
[図 1G]図 1Gは、図 1Fに引き続き、化合物半導体装置の製造方法を示す断面図で ある。
[図 2]図 2は、ゲートにリセス構造を採用したィ匕合物半導体装置を示す断面図である。
[図 3A]図 3Aは、化合物半導体装置の従来の製造方法を示す断面図である。
[図 3B]図 3Bは、図 3Aに引き続き、従来の製造方法を示す断面図である。
[図 4A]図 4Aは、バイアスが印加されて ヽる部分の電荷の状態を示すバンドダイァグ ラムである。
[図 4B]図 4Bは、バイアスが印加されていない部分の電荷の状態を示すバンドダイァ グラムである。
[図 5]図 5は、化合物半導体装置の他の従来の製造方法を示す断面図である。
発明を実施するための最良の形態
[0020] 以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図 1 A乃至図 1Gは、本発明の実施形態に係る化合物半導体装置の製造方法を工程順 に示す断面図である。
[0021] 本実施形態では、先ず、図 1Aに示すように、 SiC基板等の基板 1上に GaNバッフ ァ層 2を電荷走行層として形成する。 GaNバッファ層 2の厚さは、例えば 2 m程度と する。次に、 GaNバッファ層 2上に n型 AlGaNバリア層 3を電荷供給層として形成す る。 n型 AlGaNバリア層 3の厚さは、例えば 25nm程度とする。次いで、 n型 AlGaNバ リア層 3上に n型 GaNコンタクト層 4を形成する。 n型 GaNコンタクト層 4の厚さは、例 えば 50nm程度とする。
[0022] n型 AlGaNバリア層 3の GaNバッファ層 2との界面近傍に、格子不整合に起因する ピエゾ効果が生じる。このため、正の分極電荷が現れ、 GaNバッファ層 2の n型 AlGa Nバリア層 3との界面近傍に電子が誘起される。この結果、 2次元電子ガス（2DEG) が現れる。
[0023] 次に、図 1Bに示すように、デバイス領域 (半導体素子が形成される領域）同士を分 離する素子分離 (アイソレーション)領域 5として溝を形成する。素子分離領域 5の形 成にあつたっては、先ず、デバイス領域を覆い、素子分離領域 5を形成する予定の領 域に開口部が形成されたレジストパターンを n型 GaNコンタクト層 4上に形成する。次 に、レジストパターンをマスクとし、塩素ガスを用いたドライエッチングを行う。この時、 素子分離領域 5として形成する溝の深さは、例えばその底部が GaNバッファ層 2の厚 さの中間程度となるようにする。つまり、 GaNバッファ層 2の厚さが 2 m程度であれ ば、溝の深さは 1 μ m程度とする。なお、 n型 AlGaNバリア層 3及び n型 GaNコンタク ト層 4は、 GaNバッファ層 2と比べて無視できる程薄いため、溝の深さを決定する際に その厚さを考慮する必要はほとんどな 、。
[0024] 次いで、図 1Cに示すように、デバイス領域において、 n型 GaNコンタクト層 4上に 2 個のォーミック電極を、夫々ソース電極 6a及びドレイン電極 6bとして形成する。ォー ミック電極としては、例えば TiZAl電極を形成する。つまり、 Ti膜とこの上に形成され た A1膜との積層体を形成する。
[0025] その後、図 1Dに示すように、ソース電極 6a及びドレイン電極 6bを覆い、ゲートリセ ス構造を形成する予定の領域に開口部が形成されたレジストパターン 7を形成する。
[0026] その後、図 1Eに示すように、エッチング槽 11内にエッチング液 12を入れ、このエツ チング液 12に基板 1、 GaNバッファ層 2、 n型 AlGaNノリア層 3及び n型 GaNコンタク ト層 4を浸す。エッチング液 12としては、有機アルカリ性剤及び酸化剤の混合液を用 いる。有機アルカリ性剤としては、例えば、水酸ィ匕テトラメチルアンモ -ゥム (TMAH : (CH ) NOH)を用いることができる。また、酸化剤としては、例えば、ペルォキソ二
3 4
硫酸アンモ-ゥム（（NH ) S O )を用いることができる。
4 2 2 8
[0027] 基板 1等をエッチング液 12に浸した後、紫外線を n型 GaNコンタクト層 4に向けて照 射すると共に、エッチングむらの抑制のために室温でエッチング液 12を撹拌する。こ の条件下では、 n型 GaNコンタクト層 4のエッチング速度は、約 2. 5nmZ分程度であ る。従って、 n型 GaNコンタクト層 4の厚さが 50nm程度であれば、処理時間を 20分 間とすればよい。
[0028] この結果、図 1Eに示すように、 n型 GaNコンタクト層 4のうちでレジストパターン 7に 覆われていない部分がウエットエッチングされる。即ち、ゲートリセス構造が得られる。
[0029] 続 、て、図 1Fに示すように、レジストパターン 7を除去し、ゲートリセス構造が得られ た部分にショットキー電極をゲート電極 8として形成する。ショットキー電極としては、 例えば NiZAu電極を形成する。つまり、 Ni膜とこの上に形成された Au膜との積層 体を形成する。
[0030] 次に、図 1Gに示すように、ソース電極 6a、ドレイン電極 6b、ゲート電極 8及び n型 G aNコンタクト層 4等の露出面上にシリコン窒化膜 9をパッシベーシヨン膜として形成す る。
[0031] その後、層間絶縁膜及び配線等を形成して化合物半導体装置を完成させる。
[0032] 本実施形態では、エッチング液 12として、有機アルカリ性剤と酸化剤との混合液を 用いているため、バイアスを印加せずとも、 n型 GaNコンタクト層 4をウエットエッチング することができる。従って、 n型 AlGaNノ リア層 3等にダメージを与えずに n型 GaNコ ンタクト層 4を所望の形状にカ卩ェすることができる。
[0033] また、このウエットエッチングは、電極 6a及び 6bを介した電子の授受に基づいて進 行するものではないので、電極 6a及び 6bからの距離に拘わらず、エッチング速度は ほとんど均一なものとなる。更に、酸化剤の濃度をレジストパターン 7に悪影響が及ぶ ほど高くする必要がない。このため、ォーミック電極（ソース電極 6a及びドレイン電極 6b)が侵食されることもない。
[0034] つまり、エッチングの面内均一性が向上し、プロセスが簡略化され、エッチングマス クとしてレジストパターンを用いることが可能となる。そして、これらの相乗効果により、 GaN系電子デバイスの製造歩留まりが向上する。
[0035] なお、エッチング液の有機アルカリ性剤として、 TMAHの他に、水酸ィ匕テトラェチ ルアンモ -ゥム（（C H ) NOH)、水酸化テトラプチルアンモ -ゥム（[CH (CH ) ]
2 5 4 3 2 3 4
NOH)、水酸化テトラブチル nプロピルアンモ-ゥム（[CH CH CH ] NOH)、水酸
3 2 2 4
化 2ヒドロキシェチルトリメチルアンモ -ゥム（[ (CH ) NCH CH OH]OH)、水酸化
3 3 2 2
トリメチルベンジルアンモ -ゥム（[C H CH N (CH ) ] OH)等を用いてもよい。また
6 5 2 3 3
、酸化剤として、ペルォキソ二硫酸アンモ-ゥムの他に、ペルォキソ二硫酸イオンを 含むペルォキソ二硫酸ナトリウム (Na S O )、ペルォキソ二硫酸カリウム (K S O )
2 2 8 2 2 8 等を用いてもよい。
[0036] また、エッチング液は、完全な有機アルカリ性剤及び酸化剤の混合液である必要は なぐ不具合を生じさせな 、添加物及び不可避的不純物等が含まれて 、てもよ 、。 産業上の利用可能性
[0037] 本発明によれば、エッチング液として、有機アルカリ性剤及び酸化剤を含むものを 用いているため、電子の授受を伴わずに、第 2の化合物半導体層をウエットエツチン グすることができる。従って、均一なウエットエッチングを行うことができる。

Claims

請求の範囲
[1] 半導体基板上に GaN系の第 1の化合物半導体層を形成する工程と、
前記第 1の化合物半導体層上に GaN系の第 2の化合物半導体層を形成する工程 と、
前記第 2の化合物半導体層のウエットエッチングを、前記第 2の化合物半導体層に 紫外線を照射しながら有機アルカリ性剤及び酸化剤を含むエッチング液を用いて行 う工程と、
を有することを特徴とする化合物半導体装置の製造方法。
[2] 前記第 1の化合物半導体層として、 AlGaN層を形成し、
前記第 2の化合物半導体層として、 GaN層を形成することを特徴とする請求項 1〖こ 記載の化合物半導体装置の製造方法。
[3] 前記第 1の化合物半導体層を形成する前に、前記半導体基板上に GaN系のキヤリ ァ走行層を形成する工程を有し、
前記第 1の化合物半導体層として、キャリア供給層を前記キャリア走行層上に形成 することを特徴とする請求項 1に記載の化合物半導体装置の製造方法。
[4] 前記第 2の化合物半導体層のウエットエッチングを行う工程の後に、前記ウエットェ ツチングにより露出した前記キャリア供給層上にゲート電極を形成する工程を有する ことを特徴とする請求項 3に記載の化合物半導体装置の製造方法。
[5] 前記第 2の化合物半導体層を形成する工程と、前記第 2の化合物半導体層のゥ ットエッチングを行う工程との間に、前記第 2の化合物半導体層上にソース電極及び ドレイン電極を形成する工程を有することを特徴とする請求項 3に記載の化合物半導 体装置の製造方法。
[6] 前記ソース電極及びドレイン電極を形成する工程と前記第 2の化合物半導体層の ウエットエッチングを行う工程との間に、前記ソース電極及びドレイン電極を覆い、前 記第 2の化合物半導体層のウエットエッチング予定箇所を露出するレジストパターン を形成する工程を有することを特徴とする請求項 5に記載の化合物半導体装置の製 造方法。
[7] 前記第 2の化合物半導体層を形成する工程と、前記第 2の化合物半導体層のゥ ットエッチングを行う工程との間に、前記第 2の化合物半導体層上にソース電極及び ドレイン電極を形成する工程を有することを特徴とする請求項 4に記載の化合物半導 体装置の製造方法。
[8] 前記ソース電極及びドレイン電極を形成する工程と前記第 2の化合物半導体層の ウエットエッチングを行う工程との間に、前記ソース電極及びドレイン電極を覆い、前 記第 2の化合物半導体層のウエットエッチング予定箇所を露出するレジストパターン を形成する工程を有することを特徴とする請求項 7に記載の化合物半導体装置の製 造方法。
[9] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 Vヽることを特徴とする請求項 1に記載の化合物半導体装置の製造方法。
[10] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 2に記載の化合物半導体装置の製造方法。
[11] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 3に記載の化合物半導体装置の製造方法。
[12] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 4に記載の化合物半導体装置の製造方法。
[13] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 5に記載の化合物半導体装置の製造方法。
[14] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 6に記載の化合物半導体装置の製造方法。
[15] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 7に記載の化合物半導体装置の製造方法。
[16] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを用い、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを用 いることを特徴とする請求項 8に記載の化合物半導体装置の製造方法。
[17] 有機アルカリ性剤及び酸化剤を含有することを特徴とする GaN系化合物半導体用 エッチング液。
[18] 前記有機アルカリ性剤として、水酸ィ匕テトラメチルアンモ-ゥム、水酸化テトラエチ ルアンモニゥム、水酸化テトラプチルアンモニゥム、水酸化テトラブチル nプロピルァ ンモ-ゥム、水酸化 2ヒドロキシェチルトリメチルアンモ -ゥム及び水酸化トリメチルベ ンジルアンモ -ゥム力 なる群力 選択された少なくとも 1種を含むものを含有し、 前記酸化剤として、ペルォキソ二硫酸アンモ-ゥム、ペルォキソ二硫酸ナトリウム及 びペルォキソ二硫酸カリウム力もなる群力 選択された少なくとも 1種を含むものを含 有することを特徴とする請求項 17に記載の GaN系化合物半導体用エッチング液。
PCT/JP2006/304795 2006-03-10 2006-03-10 化合物半導体装置の製造方法及びエッチング液 WO2007105281A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2006/304795 WO2007105281A1 (ja) 2006-03-10 2006-03-10 化合物半導体装置の製造方法及びエッチング液
JP2008504935A JP5056753B2 (ja) 2006-03-10 2006-03-10 化合物半導体装置の製造方法及びエッチング液
US12/207,085 US7985637B2 (en) 2006-03-10 2008-09-09 Manufacturing method for compound semiconductor device and etching solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304795 WO2007105281A1 (ja) 2006-03-10 2006-03-10 化合物半導体装置の製造方法及びエッチング液

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/207,085 Continuation US7985637B2 (en) 2006-03-10 2008-09-09 Manufacturing method for compound semiconductor device and etching solution

Publications (1)

Publication Number Publication Date
WO2007105281A1 true WO2007105281A1 (ja) 2007-09-20

Family

ID=38509131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304795 WO2007105281A1 (ja) 2006-03-10 2006-03-10 化合物半導体装置の製造方法及びエッチング液

Country Status (3)

Country Link
US (1) US7985637B2 (ja)
JP (1) JP5056753B2 (ja)
WO (1) WO2007105281A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035214A (ja) * 2009-08-03 2011-02-17 Fujitsu Ltd 化合物半導体装置の製造方法
JP2013191763A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置の製造方法
CN105870006A (zh) * 2016-06-08 2016-08-17 江苏新广联半导体有限公司 GaN基材料的侧壁加工工艺
JP2019145748A (ja) * 2018-02-23 2019-08-29 ローム株式会社 半導体装置
WO2020080456A1 (ja) * 2018-10-18 2020-04-23 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020065011A (ja) * 2018-10-18 2020-04-23 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020107721A (ja) * 2018-12-27 2020-07-09 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020136476A (ja) * 2019-02-19 2020-08-31 株式会社サイオクス Ｉｉｉ族窒化物半導体装置およびエッチング装置
WO2020217769A1 (ja) * 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法、構造体の製造装置および中間構造体
JP2020184606A (ja) * 2019-08-14 2020-11-12 株式会社サイオクス 構造体の製造方法と製造装置および中間構造体
WO2024048498A1 (ja) * 2022-09-01 2024-03-07 株式会社トクヤマ シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
CN105977209B (zh) * 2010-10-20 2019-03-19 富士通株式会社 半导体装置及其制造方法
JP5750951B2 (ja) * 2011-03-14 2015-07-22 富士通株式会社 エッチングする方法及びエッチング装置
US10468406B2 (en) * 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213358A (ja) * 1995-02-02 1996-08-20 Hitachi Ltd 光励起エッチング方法
JPH10189480A (ja) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd ３−５族化合物半導体素子の製造方法
JP2005033099A (ja) * 2003-07-10 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体レーザ及びその製造方法
JP2005136002A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 光電気化学エッチング用マスク、その形成方法及び光電気化学エッチング用マスクを用いた半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373894B (en) 2003-06-27 2012-10-01 Nichia Corp Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213358A (ja) * 1995-02-02 1996-08-20 Hitachi Ltd 光励起エッチング方法
JPH10189480A (ja) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd ３−５族化合物半導体素子の製造方法
JP2005033099A (ja) * 2003-07-10 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体レーザ及びその製造方法
JP2005136002A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 光電気化学エッチング用マスク、その形成方法及び光電気化学エッチング用マスクを用いた半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BARDWELL J.A. ET AL.: "Ultraviolet photoenhanced wet etching of GaN in K2S2O8 solution", JOURNAL OF APPLIED PHYSICS, vol. 89, no. 7, 1 April 2001 (2001-04-01), pages 4142 - 4149, XP012053261 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035214A (ja) * 2009-08-03 2011-02-17 Fujitsu Ltd 化合物半導体装置の製造方法
US9034722B2 (en) 2009-08-03 2015-05-19 Fujitsu Limited Method of removing a compound semiconductor layer from a compound semiconductor device
JP2013191763A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置の製造方法
CN105870006A (zh) * 2016-06-08 2016-08-17 江苏新广联半导体有限公司 GaN基材料的侧壁加工工艺
JP7316757B2 (ja) 2018-02-23 2023-07-28 ローム株式会社 半導体装置
JP2019145748A (ja) * 2018-02-23 2019-08-29 ローム株式会社 半導体装置
WO2020080456A1 (ja) * 2018-10-18 2020-04-23 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020065011A (ja) * 2018-10-18 2020-04-23 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020068385A (ja) * 2018-10-18 2020-04-30 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020068371A (ja) * 2018-10-18 2020-04-30 株式会社サイオクス 構造体の製造方法および構造体の製造装置
US11791151B2 (en) 2018-10-18 2023-10-17 Sumitomo Chemical Company, Limited Structure production wet etch method and structure production apparatus
JP7181052B2 (ja) 2018-10-18 2022-11-30 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2021057614A (ja) * 2018-10-18 2021-04-08 株式会社サイオクス 構造体の製造方法および構造体の製造装置
US11289322B2 (en) 2018-10-18 2022-03-29 Sciocs Company Limited Structure manufacturing method including surface photoelectrochemical etching and structure manufacturing device
JP7295836B2 (ja) 2018-10-18 2023-06-21 住友化学株式会社 構造体の製造方法および構造体の製造装置
JP2020107721A (ja) * 2018-12-27 2020-07-09 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP7176944B2 (ja) 2018-12-27 2022-11-22 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020136476A (ja) * 2019-02-19 2020-08-31 株式会社サイオクス Ｉｉｉ族窒化物半導体装置およびエッチング装置
JP7232074B2 (ja) 2019-02-19 2023-03-02 住友化学株式会社 Ｉｉｉ族窒化物半導体装置およびエッチング装置
US11342191B2 (en) 2019-04-26 2022-05-24 Sciocs Company Limited Structure manufacturing method, structure manufacturing apparatus and intermediate structure
WO2020217769A1 (ja) * 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法、構造体の製造装置および中間構造体
JP2020184606A (ja) * 2019-08-14 2020-11-12 株式会社サイオクス 構造体の製造方法と製造装置および中間構造体
WO2024048498A1 (ja) * 2022-09-01 2024-03-07 株式会社トクヤマ シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法

Also Published As

Publication number Publication date
US20090061576A1 (en) 2009-03-05
JPWO2007105281A1 (ja) 2009-07-23
JP5056753B2 (ja) 2012-10-24
US7985637B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
WO2007105281A1 (ja) 化合物半導体装置の製造方法及びエッチング液
US9136107B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6835736B2 (ja) ノーマリーオフｉｉｉ‐窒化物トランジスタ
KR101910973B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
WO2006080109A1 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
US9362402B2 (en) Semiconductor devices and fabrication method thereof
WO2005117091A1 (en) Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN110854185A (zh) 半导体装置
CN113990948A (zh) 一种半导体器件及其应用与制造方法
JP4151560B2 (ja) 半導体装置の製造方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
JP2006351762A (ja) 半導体装置及びその製造方法
CN109309056B (zh) 半导体结构及其形成方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
US20220037517A1 (en) Method for manufacturing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
CN105719971B (zh) 半导体器件的形成方法
JP2022024947A (ja) 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
CN105990235B (zh) 半导体器件的形成方法
CN112542384A (zh) 一种氮化镓增强型器件的制造方法
Chen et al. Enhancing the Performance of E-mode AlGaN/GaN HEMTs with Recessed Gates through Low-Damage Neutral Beam Etching and Post-Metallization Annealing
JP5141037B2 (ja) 半導体装置の製造方法
TWI788692B (zh) 功率半導體元件及其形成方法
JP2011061094A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06715565

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008504935

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06715565

Country of ref document: EP

Kind code of ref document: A1