JP2011035214A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法 Download PDF

Info

Publication number
JP2011035214A
JP2011035214A JP2009181090A JP2009181090A JP2011035214A JP 2011035214 A JP2011035214 A JP 2011035214A JP 2009181090 A JP2009181090 A JP 2009181090A JP 2009181090 A JP2009181090 A JP 2009181090A JP 2011035214 A JP2011035214 A JP 2011035214A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009181090A
Other languages
English (en)
Other versions
JP5712471B2 (ja
Inventor
Yuichi Minoura
優一 美濃浦
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009181090A priority Critical patent/JP5712471B2/ja
Priority to US12/845,292 priority patent/US9034722B2/en
Publication of JP2011035214A publication Critical patent/JP2011035214A/ja
Application granted granted Critical
Publication of JP5712471B2 publication Critical patent/JP5712471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Abstract

【課題】基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供する。
【解決手段】基板の上方に、第１のバンドギャップのＡｌxＧａ1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。
【選択図】図７

Description

本発明は、化合物半導体装置の製造方法に関する。
近年、ＧａＮ等の窒化物半導体は、高耐圧・高速デバイスの材料として注目を浴びている。このような高耐圧・高速デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（ＨＥＭＴ）が挙げられる。ＧａＮ系ＨＥＭＴの製造では、ＳｉＣ基板、サファイア基板及びＧａＮ基板等の基板の上方に、ＧａＮ層、ＡｌＧａＮ層及びＡｌＮ層等の窒化物層を結晶成長させている。
ＧａＮ系ＨＥＭＴ等の窒化物半導体を用いた化合物半導体装置の基板には、ＧａＮ層等の窒化物半導体層との格子整合が良好であること、及び高い放熱性が要求される。また、基板の表面及び裏面に電極が設けられる構造、所謂縦型構造では、基板に導電性も要求される。しかし、サファイア基板の放熱性及び導電性は低い。ＳｉＣ基板及びＧａＮ基板は高い放熱性を示すが、非常に高価である。
そこで、窒化物半導体層との格子整合が良好な基板を用いて窒化物半導体層を形成した後に、基板を取り去り、新たに放熱性が良好な基板、又は放熱性及び導電性が良好な基板を貼り付ける方法について検討がされている。基板を取り去る方法としては、予め、基板上に犠牲層及びエッチングストッパ層を形成し、エッチングストッパ層上に素子等を形成しておき、光電気化学エッチングにより犠牲層を除去して、基板をエッチングストッパ層及び素子等から分離するという方法が挙げられる。犠牲層とエッチングストッパ層とのエッチング選択比、及びエッチングストッパ層の基板に対する格子整合の度合いは、これらの材料により決まる。
しかしながら、従来、犠牲層とエッチングストッパ層とのエッチング選択比を大きくすると、基板との格子整合が良好なエッチングストッパ層を厚く形成することができない。また、基板との格子整合が良好なエッチングストッパ層を厚く形成すると、犠牲層とエッチングストッパ層とのエッチング選択比が小さくなってしまう。このため、基板を適切に取り去ることが困難となっている。
特開２００３−２１８０８７号公報 特開２００６−８０２７４号公報
Grenko J A, Reynolds Jr C L, Schlesser R, Bachmann K, Rietmeier Z, Davis R F and Sitar Z MRS Internet J.Nitride Semicond. Res. 9 5 (2004) Gao Y, Stonas A R, Ben-Yaacov I, Mishra U, DenBaars S P and Hu E L Electron. Lett. 39 148 (2003)
本発明の目的は、基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供することにある。
化合物半導体装置の製造方法の一態様では、基板の上方に、第１のバンドギャップのＡｌxＧａ1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。
上記の化合物半導体装置の製造方法によれば、適切な第１の化合物半導体層及び第２の化合物半導体層の組み合わせを用いているので、第１の化合物半導体層により化合物半導体積層構造を保護しながら、第２の化合物半導体層を除去して基板を分離することができる。
第１の実施形態に係る化合物半導体装置の製造方法におけるウェハ上でのレイアウトを示す図である。 横型ＨＥＭＴの電極のレイアウトを示す図である。 第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。 図３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｄに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩＩ−ＩＩ線に沿った断面図である。 図４Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図４Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第１の実施形態における光電気化学エッチングの方法を示す模式図である。 光電気化学エッチング時の反応を示す図である。 種々の窒化物半導体の格子定数及びバンドギャップを示す図である。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。 図８Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 横型ＨＥＭＴの表面側の電極のレイアウトを示す図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す図９中のＩ−Ｉ線に沿った断面図である。 図１０Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１０Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１０Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１０Ｄに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１０Ｅに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す図９中のＩＩ−ＩＩ線に沿った断面図である。 図１１Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１１Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１１Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第４の実施形態に係る化合物半導体装置の製造方法におけるウェハ上でのレイアウト及び半導体レーザの表面側の電極のレイアウトを示す図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す図１２中のＩ−Ｉ線に沿った断面図である。 図１３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１３Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す図１２中のＩＩ−ＩＩ線に沿った断面図である。 図１４Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１４Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。 図１５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図１５Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第５の実施形態における光電気化学エッチングの方法を示す模式図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態に係る化合物半導体装置の製造方法について説明する。図１は、第１の実施形態に係る化合物半導体装置の製造方法におけるウェハ上でのレイアウトを示す図である。
第１の実施形態では、図１に示すように、基板（ウェハ）をトランジスタ領域１０１、浸透溝領域１０２及び電極溝領域１０３に区画する。トランジスタ領域１０１には、後述のように、横型ＨＥＭＴを構成する層等を形成する。浸透溝領域１０２には、後述のように、溝を形成し、この溝を介して光電気化学エッチングの際に電解液を犠牲層に接触させる。電極溝領域１０３には、溝を形成し、この溝の内部に電極を形成し、この電極を介して光電気化学エッチングの際に犠牲層に所定の電位を付与する。
なお、浸透溝領域１０２及び電極溝領域１０３は、例えばダイシング領域に設ける。つまり、複数のトランジスタ領域１０１を縦横に並べて配列させ、隣り合う２個のトランジスタ領域１０１の間に、浸透溝領域１０２又は電極溝領域１０３を設ける。例えば、ある一方向（横方向）に並ぶ複数のトランジスタ領域１０１の間に浸透溝領域１０２、電極溝領域１０３を交互に設け、上記一方向に直交する方向（縦方向）に並ぶ複数のトランジスタ領域１０１の間に電極溝領域１０３を設ける。
次に、トランジスタ領域１０１内に形成される横型ＨＥＭＴの電極のレイアウトについて説明する。図２は、横型ＨＥＭＴの電極のレイアウトを示す図である。図２に示すように、個々のトランジスタ領域１０１には、ゲート電極７ｇ、ソース電極７ｓ及びドレイン電極７ｄが形成される。ゲート電極７ｇ、ソース電極７ｓ及びドレイン電極７ｄの平面形状は櫛歯状であり、ソース電極７ｓ及びドレイン電極７ｄの櫛歯部分が交互に配置される。そして、これらの間にゲート電極７ｇの櫛歯部分が配置される。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。
次に、第１の実施形態における各処理の詳細について説明する。図３Ａ乃至図３Ｅは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。図４Ａ乃至図４Ｃは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩＩ−ＩＩ線に沿った断面図である。
先ず、図３Ａ（ａ）に示すように、基板１上に、犠牲層２、エッチングストッパ層３、電子走行層４及び電子供給層５を形成する。犠牲層２、エッチングストッパ層３、電子走行層４及び電子供給層５の形成では、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法による結晶成長を行う。基板１としては、例えば、表面及び裏面を研磨した透明サファイア基板を用いる。犠牲層２としては、例えば、厚さが０．１μｍ〜５μｍ（例えば２μｍ）であり、不純物としてＳｉが１．５×１０18ｃｍ-3程度ドーピングされたｎ型のｎ−ＧａＮ層を形成する。犠牲層２に、４００℃〜７００℃程度の低温で成長させたＧａＮバッファ層を含ませてもよい。エッチングストッパ層３としては、例えば、厚さが０．１μｍ〜５μｍ（例えば２μｍ）のＡｌＩｎＮ層を形成する。また、ＡｌＩｎＮ層中のＡｌ及びＩｎの総量に対するＡｌの割合は、７３原子％以上１００原子％未満（例えば８３原子％）程度とする。電子走行層４としては、例えば、厚さが０．１μｍ〜５μｍ（例えば２μｍ）であり、ノンドープのｉ−ＧａＮ層を形成する。電子供給層５としては、例えば、厚さが２ｎｍ〜５０ｎｍ（例えば３０ｎｍ）であり、不純物としてＳｉが５×１０18ｃｍ-3程度ドーピングされたｎ型のｎ−ＡｌＧａＮ層を形成する。
次いで、図３Ａ（ｂ）に示すように、電子供給層５上にパッシベーション膜６を形成する。パッシベーション膜６としては、例えば、厚さが５ｎｍ〜５００ｎｍ（例えば１００ｎｍ）のシリコン窒化膜をＣＶＤ法により形成する。
その後、図３Ａ（ｃ）に示すように、パッシベーション膜６上に、ソース電極７ｓを形成する予定の領域を開口する開口部９１ｓ及びドレイン電極７ｄを形成する予定の領域を開口する開口部９１ｄが形成されたレジストパターン９１を形成する。続いて、レジストパターン９１をマスクとして用いてパッシベーション膜６のドライエッチングを行う。この結果、パッシベーション膜６のソース電極７ｓを形成する予定の領域に開口部６ｓが形成され、ドレイン電極７ｄを形成する予定の領域に開口部６ｄが形成される。
次いで、図３Ｂ（ｄ）に示すように、リフトオフ法により、開口部６ｓ内にソース電極７ｓを形成し、開口部６ｄ内にドレイン電極７ｄを形成する。ソース電極７ｓ及びドレイン電極７ｄの形成では、例えば、蒸着法により、厚さが３０ｎｍ程度のＴｉ膜及び厚さが１００ｎｍ程度のＡｌ膜をこの順で開口部６ｓ及び６ｄ内並びにレジストパターン９１上に形成し、レジストパターン９１をその上のＴｉ膜及びＡｌ膜と共に除去する。その後、窒素雰囲気中にて、４００℃〜１０００℃（例えば６００℃）で熱処理を行う。この結果、ソース電極７ｓ及びドレイン電極７ｄのオーミック特性が確立する。
続いて、図３Ｂ（ｅ）に示すように、パッシベーション膜６上に、ソース電極７ｓ及びドレイン電極７ｄを覆い、ゲート電極７ｇを形成する予定の領域を開口する開口部９２ｇが形成されたレジストパターン９２を形成する。次いで、レジストパターン９２をマスクとして用いてパッシベーション膜６のドライエッチングを行う。この結果、パッシベーション膜６のゲート電極７ｇを形成する予定の領域に開口部６ｇが形成される。
その後、図３Ｂ（ｆ）に示すように、リフトオフ法により、開口部６ｇ内にゲート電極７ｇを形成する。ゲート電極７ｇの形成では、例えば、蒸着法により、厚さが１０ｎｍ程度のＮｉ膜及び厚さが２００ｎｍ程度のＡｕ膜をこの順で開口部６ｇ内並びにレジストパターン９２上に形成し、レジストパターン９２をその上のＮｉ膜及びＡｕ膜と共に除去する。
続いて、図３Ｃ（ｇ）に示すように、パッシベーション膜６上に、ゲート電極７ｇ、ソース電極７ｓ及びドレイン電極７ｄを覆うパッシベーション膜８を形成する。パッシベーション膜８としては、例えば、厚さが１０ｎｍ〜１０００ｎｍ（例えば５００ｎｍ）のシリコン窒化膜をＣＶＤ法により形成する。
次いで、図３Ｃ（ｈ）及び図４Ａ（ａ）に示すように、パッシベーション膜８上に、浸透溝領域１０２に開口部９３ｏが形成され、電極溝領域１０３に開口部９３ｅが形成されたレジストパターン９３を形成する。その後、レジストパターン９３をマスクとして用いてパッシベーション膜８及び６のドライエッチングを行う。この結果、パッシベーション膜８及び６の浸透溝領域１０２に溝９ｏが形成され、電極溝領域１０３に溝９ｅが形成される。
続いて、レジストパターン９３をマスクとして用いて電子供給層５、電子走行層４及びエッチングストッパ層３のドライエッチングを行う。この結果、図３Ｃ（ｉ）及び図４Ａ（ｂ）に示すように、電子供給層５、電子走行層４及びエッチングストッパ層３の浸透溝領域１０２に犠牲層２を露出する浸透溝１０ｏが形成され、電極溝領域１０３に犠牲層２を露出する電極溝１０ｅが形成される。このドライエッチングでは、例えばＣｌ2ガスを用い、アンテナパワーを２００Ｗとし、バイアスパワーを３０Ｗとし、圧力を１Ｐａとする。
次いで、図３Ｄ（ｊ）及び図４Ａ（ｃ）に示すように、電極溝１０ｅ内及びパッシベーション膜８上にＴｉ膜１１を形成する。Ｔｉ膜１１は、例えばリフトオフ法により形成し、浸透溝１０ｏ内には形成されないようにする。Ｔｉ膜の厚さは、１０ｎｍ〜２００ｎｍ（例えば１００ｎｍ）とする。Ｔｉ膜１１上にＡｕ膜を形成してもよい。
その後、図３Ｄ（ｋ）及び図４Ｂ（ｄ）に示すように、例えばめっき法により、Ｔｉ膜１１上に、厚さが１μｍ〜５００μｍ（例えば１００μｍ）のＮｉ膜１３を形成する。Ｎｉ膜１３の形成に際しては、浸透溝１０ｏ内が汚染されないように浸透溝１０ｏ内にレジスト膜を形成しておき、Ｎｉ膜１３の形成後にレジスト膜を除去することが好ましい。
続いて、図３Ｄ（ｌ）及び図４Ｂ（ｅ）に示すように、光電気化学エッチングによって犠牲層２を除去し、基板１をエッチングストッパ層３から分離する。光電気化学エッチングの詳細については後述する。
次いで、図３Ｅ（ｍ）及び図４Ｂ（ｆ）に示すように、接着剤１４を用いてエッチングストッパ層３に、基板１よりも熱伝導率が高い放熱基板１５を接着する。放熱基板１５の熱伝導率は、３０Ｗ／（ｍ・Ｋ）以上であることが好ましく、放熱基板１５としては、多結晶ＳｉＣ基板等を用いることができる。放熱基板１５の厚さは、例えば１００μｍ〜１ｍｍ程度である。接着剤１４の熱伝導率も高いことが好ましい。
その後、図３Ｅ（ｎ）及び図４Ｃ（ｇ）に示すように、Ｎｉ膜１３及びＴｉ膜１１を除去する。Ｎｉ膜１３及びＴｉ膜１１は、例えば硫酸及び過酸化水素水の混合液を用いて除去することができる。Ｔｉ膜１１上にＡｕ膜が形成されている場合は、研磨を併用することが好ましい。続いて、ゲート電極７ｇ用の配線、ソース電極７ｓ用の配線及びドレイン電極７ｄ用の配線等を形成する。このようにして、化合物半導体装置を製造することができる。
ここで、本実施形態における光電気化学エッチングについて説明する。図５は、第１の実施形態における光電気化学エッチングの方法を示す模式図である。
第１の実施形態における光電気化学エッチングでは、槽７１内に水酸化カリウム（ＫＯＨ）溶液７２を注入しておき、ＫＯＨ溶液７２に、Ｎｉ膜１３の形成までの処理が行われた基板１を浸漬させる。また、Ｎｉ膜１３に直流電源７３の正極を接続し、直流電源７３の負極はＫＯＨ溶液７２内の白金電極端子等の電極端子７４に接続する。従って、犠牲層２には、Ｎｉ膜１３及びＴｉ膜１１を介して直流電源７３の正極の電位が付与される。電解液であるアルカリ性溶液のＫＯＨ溶液７２の濃度は、例えば０．０００１ｍｏｌ／リットル〜１０ｍｏｌ／リットル程度であり、特に０．００１ｍｏｌ／リットル〜１０ｍｏｌ／リットルであることが好ましい。そして、直流電源７３の電圧を０Ｖ〜＋２Ｖとし、基板１を介して犠牲層２に光を照射する。犠牲層２に照射する光としては、犠牲層２を構成する化合物半導体、例えばＧａＮのバンドギャップよりも高く、エッチングストッパ層３を構成する化合物半導体、例えばＡｌＩｎＮのバンドギャップよりも低いエネルギを有する光を用いる。エッチングストッパ層３として、Ａｌ及びＩｎの総量に対するＡｌの割合が８３原子％のＡｌＩｎＮ層が用いられている場合、波長が２５３ｎｍ〜３６５ｎｍの光を用いることができる。例えば波長が３６５ｎｍ、照度が１００ｍＷ／ｃｍ2の水銀ランプ光源（ｉ線）を使用することができる。なお、Ａｌ含有率によって使用することができる光の波長は変化する。
このような電圧の印加及び光の照射が行われると、犠牲層２（ｎ−ＧａＮ層）がエッチングされる。つまり、図６に示すように、犠牲層２（ｎ−ＧａＮ層）に光が照射されると、電子（ｅ-）及び正孔（ｈ+）が生成され、生成された正孔が寄与することによりエッチングが進行する。即ち、ＫＯＨ溶液７２と接している犠牲層２（ｎ−ＧａＮ層）において、式（１）及び（２）に示す反応が生じ、Ｇａの酸化及び酸化物の溶解によってエッチングが進行する。
２ＧａＮ＋６ＯＨ-＋６ｈ+→Ｇａ2Ｏ3＋Ｎ2＋３Ｈ2Ｏ・・・・・（１）
Ｇａ2Ｏ3＋６ＯＨ-→２ＧａＯ3 3-＋３Ｈ2Ｏ・・・・・・・・・・（２）
これらの反応は、直流電源７３による電圧の印加により促進される。これは、犠牲層２がＮｉ膜１３等を介して直流電源７３に低抵抗に接続されているため、Ｎｉ膜１３等を介して犠牲層２から電子が引き抜かれ、対極となる電極端子７４において水素の還元反応が生じ、犠牲層２における電子及び正孔の再結合が抑制されるからである。また、本実施形態では、浸透溝１０ｏを介してＫＯＨ溶液７２が犠牲層２と接する。これらの理由から、犠牲層２のエッチングが高速に行われる。
犠牲層２がエッチングされた後にはエッチングストッパ層３がＫＯＨ溶液７２に接することとなるが、エッチングストッパ層３はエッチングされない。なぜならば、照射される光のエネルギがエッチングストッパ層３（ＡｌＩｎＮ層）のバンドギャップよりも低いからである。つまり、このような条件下では、エッチングストッパ層３に、図６に示すような電子及び正孔が生成されず、式（１）及び（２）のような反応は生じないからである。
なお、電解液であるＫＯＨ溶液７２の濃度が２ｍｏｌ／リットル、直流電源７３の電圧が＋１Ｖの場合、ｎ−ＧａＮからなる犠牲層２のエッチングレートは、約５μｍ／分となる。
このようにして、光電気化学エッチングを行うことができる。なお、ＫＯＨ溶液７２の濃度が０．００１ｍｏｌ／リットル以上であることが好ましいのは、濃度がこれ未満であると、エッチング速度が極端に遅くなるためである。また、ＫＯＨ溶液７２の濃度が１０ｍｏｌ／リットル以下であることが好ましいのは、濃度がこれを超えると、エッチング中の濃度管理が困難となるからであり、また、ＫＯＨ溶液７２に光が吸収されて温度が上昇することがあるからである。
次に、犠牲層２及びエッチングストッパ層３間の格子整合について説明する。図７は、種々の窒化物半導体の格子定数及びバンドギャップを示す図である。図７に示すように、Ａｌ含有率にもよるが、Ａｌ含有率が適当な範囲にある場合、例えば７３原子％以上１００原子％未満の場合、ＡｌＩｎＮのバンドギャップとＧａＮのバンドギャップとの差が大きく、また、ＡｌＩｎＮの格子定数とＧａＮの格子定数との差が小さい。このため、犠牲層２としてＧａＮを用い、エッチングストッパ層３としてＡｌＩｎＮを用いれば、エッチングストッパ層３を厚く形成することが可能となり、また、光電気化学エッチングの際に、確実にエッチングストッパ層３を残しながら犠牲層２を除去することが可能となる。特に、Ａｌ及びＩｎの総量に対するＡｌの割合が８３原子％の場合、ＡｌＩｎＮの格子定数とＧａＮの格子定数とが一致するため、エッチングストッパ層３を厚く形成しやすい。また、ＡｌＩｎＮに含まれるＩｎＮがエッチングされる際の中間生成物がＫＯＨ溶液に溶解しにくいため、ＡｌＩｎＮはエッチングされにくく、エッチングストッパ層３を残しながら犠牲層２を除去することが容易となる。
なお、犠牲層２としてＧａＮ層を形成し、エッチングストッパ層３としてＡｌＧａＮ層を形成する場合、図７に示すように、格子整合を良好にするためにこれらの間の格子定数の差を小さくすると、つまり、Ａｌの割合を小さくすると、バンドギャップの差が小さくなってしまう。逆に、光電気化学エッチングの際にエッチングストッパ層３を確実に残すためにバンドギャップの差を大きくすると、つまり、Ａｌの割合を大きくすると、格子定数の差が大きくなってしまう。従って、犠牲層２としてＧａＮ層を形成し、エッチングストッパ層３としてＡｌＧａＮ層を形成すると、本実施形態の効果を得ることはできない。
また、犠牲層２としてＩｎＧａＮ層を形成し、エッチングストッパ層３としてＧａＮ層を形成する場合、格子整合を良好にするためにこれらの間の格子定数の差を小さくすると、つまり、Ｉｎの割合を小さくすると、バンドギャップの差が小さくなってしまう。逆に、光電気化学エッチングの際にエッチングストッパ層３を確実に残すためにバンドギャップの差を大きくすると、つまり、Ｉｎの割合を大きくすると、格子定数の差が大きくなってしまう。また、ＩｎＮがエッチングされる際の中間生成物が電解液に溶解しにくいため、犠牲層２のエッチングが困難となる。従って、犠牲層２としてＩｎＧａＮ層を形成し、エッチングストッパ層３としてＧａＮ層を形成すると、本実施形態の効果を得ることはできない。
このような第１の実施形態によれば、エッチングストッパ層３を厚く形成してその上のＨＥＭＴの動作に関する層（電子走行層４及び電子供給層５等）を保護しながら、基板１を適切に取り外すことができる。このため、電子走行層４及び電子供給層５の結晶性を良好なものとしながら、放熱基板１５により高い放熱性を得ることができる。
なお、犠牲層２としてノンドープのｉ−ＧａＮ層を形成してもよいが、ｎ−ＧａＮ層の方が光電気化学エッチングを高速に行うことができるため、好ましい。これは、犠牲層２の導電型がｎ型の場合、犠牲層２を構成する化合物半導体（ＧａＮ）の荷電子帯のバンドが電解液（ＫＯＨ溶液７２）の界面において上に曲がり、これらの界面にエッチング反応に寄与する正孔が蓄積されやすいためである。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態でも、図１及び図２に示すレイアウトで化合物半導体装置を製造する。図８Ａ乃至図８Ｂは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。
先ず、第１の実施形態と同様にして、パッシベーション膜８の形成までの処理を行う（図３Ｃ（ｇ）参照）。次いで、図８Ａ（ａ）に示すように、パッシベーション膜８上に、浸透溝領域１０２に開口部９３ｏが形成され（図４Ａ（ａ）参照）、電極溝領域１０３に開口部９３ｅが形成され、平面視でソース電極７ｓの一部と重なり合う開口部９４ｓが形成されたレジストパターン９４を形成する。その後、レジストパターン９４をマスクとして用いてパッシベーション膜８及び６、並びにソース電極７ｓの一部のドライエッチングを行う。この結果、パッシベーション膜８及び６の浸透溝領域１０２に溝９ｏが形成され（図４Ａ（ａ）参照）、電極溝領域１０３に溝９ｅが形成される。また、ソース電極７ｓの側面の一部を露出する溝９ｓも形成される。
続いて、レジストパターン９４をマスクとして用いて電子供給層５、電子走行層４及びエッチングストッパ層３のドライエッチングを行う。この結果、図８Ａ（ｂ）に示すように、電子供給層５、電子走行層４及びエッチングストッパ層３の浸透溝領域１０２に犠牲層２を露出する浸透溝１０ｏが形成され（図４Ａ（ｂ）参照）、電極溝領域１０３に犠牲層２を露出する電極溝１０ｅが形成される。また、溝９ｓが延伸して犠牲層２を露出するソース溝１０ｓも形成される。次いで、第１の実施形態と同様にして、Ｔｉ膜１１及びＮｉ膜１３を形成する。このとき、ソース溝１０ｓ内にもＴｉ膜１１及びＮｉ膜１３を形成する。従って、ソース電極７ｓがＮｉ膜１３に電気的に導通される。
その後、図８Ａ（ｃ）に示すように、第１の実施形態と同様にして、光電気化学エッチングによって犠牲層２を除去し、基板１をエッチングストッパ層３から分離する。
続いて、図８Ｂ（ｄ）に示すように、導電性のろう材１６を用いてエッチングストッパ層３に、導電性基板１７を貼り付ける。つまり、ろう材１６を用いてエッチングストッパ層３と導電性基板１７とを接着する。導電性基板１７の導電率は、３０Ｗ／（ｍ・Ｋ）以上であることが好ましく、導電性基板１７としては、低抵抗Ｓｉ基板等を用いることができる。導電性基板１７の厚さは、例えば１００μｍ〜１ｍｍ程度である。ろう材１６としては、Ａｇペースト等を用いることができる。
その後、図８Ｂ（ｅ）に示すように、第１の実施形態と同様にして、Ｎｉ膜１３及びＴｉ膜１１を除去する。続いて、ゲート電極７ｇ用の配線、ソース電極７ｓ用の配線及びドレイン電極７ｄ用の配線等を形成する。このようにして、化合物半導体装置を製造することができる。
このような第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、本実施形態では、ソース電極７ｓがＮｉ膜１３等を介して導電性基板１７に電気的に接続される。従って、ソース電極７ｓには導電性基板１７から電位を付与することができる。このため、ソース電極７ｓ用の配線をドレイン電極７ｄ用の配線の近傍に設ける必要がなく、一つのトランジスタ領域１０１のチップ面積を第１の実施形態よりも小さくすることができる。また、導電性基板１７の全体がソース電極７ｓに接続されているため、裏面フィールドプレート効果により耐圧が向上する。
（第３の実施形態）
次に、第３の実施形態について説明する。第１の実施形態及び第２の実施形態では、横型ＨＥＭＴをトランジスタ領域１０１内に形成しているのに対し、第３の実施形態では、トランジスタ領域１０１内に縦型ＨＥＭＴを形成する。図９は、横型ＨＥＭＴの表面側の電極のレイアウトを示す図である。図９に示すように、個々のトランジスタ領域１０１には、ゲート電極２９ｇ及びソース電極２９ｓが形成される。ドレイン電極は、裏面側に形成される。ソース電極２９ｓは、例えば、平面視でゲート電極２９ｇを取り囲むように配置される。一つのトランジスタ領域１０１内に設けられる複数の縦型ＨＥＭＴのゲート電極２９ｇ同士が共通接続され、ソース電極２９ｓ同士も共通接続される。ドレイン電極は、複数の縦型ＨＥＭＴにより共有される。
次に、第３の実施形態における各処理の詳細について説明する。図１０Ａ乃至図１０Ｆは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す図９中のＩ−Ｉ線に沿った断面図である。図１１Ａ乃至図１１Ｄは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す図９中のＩＩ−ＩＩ線に沿った断面図である。
先ず、図１０Ａ（ａ）に示すように、基板２１上に、犠牲層２２、エッチングストッパ層２３、電子走行層２４及びＡｌＮ層２５を形成する。犠牲層２２、エッチングストッパ層２３、電子走行層２４及びＡｌＮ層２５の形成では、例えば、ＭＯＣＶＤ法による結晶成長を行う。基板２１としては、例えば、表面及び裏面を研磨した透明サファイア基板を用いる。犠牲層２２としては、例えば、第１の実施形態の犠牲層２と同様のものを形成する。エッチングストッパ層２３としては、例えば、第１の実施形態のエッチングストッパ層３と同様のものを形成する。電子走行層２４としては、例えば、厚さが０．１μｍ〜２０μｍ（例えば１μｍ）であり、不純物としてＳｉが５×１０18ｃｍ-3程度ドーピングされたｎ型のｎ−ＧａＮ層を形成する。ＡｌＮ層２５の厚さは、例えば１０ｎｍ〜１μｍ（例えば１００ｎｍ）である。
次いで、図１０Ａ（ｂ）に示すように、ＡｌＮ層２５上に、ゲート電極２９ｇ直下の電流経路を設ける予定の領域を開口する開口部９５ａが形成されたレジストパターン９５を形成する。その後、レジストパターン９５をマスクとして用いてＡｌＮ層２５のドライエッチングを行う。このドライエッチングでは、例えばＣｌ2ガスを用い、アンテナパワーを１００Ｗとし、バイアスパワーを１０Ｗとし、圧力を１Ｐａとする。この結果、ＡｌＮ層２５に開口部９５ａに整合する溝２５ａが形成される。
その後、図１０Ａ（ｃ）に示すように、レジストパターン９５を除去する。続いて、溝２５ａ内及びＡｌＮ層２５上に電子走行層２６を形成し、その上に電子供給層２７を形成する。電子走行層２６及び電子供給層２７の形成でも、例えば、ＭＯＣＶＤ法による結晶成長を行う。電子走行層２６としては、例えば、厚さが０．１μｍ〜２０μｍ（例えば２μｍ）であり、不純物としてＳｉが５×１０18ｃｍ-3程度ドーピングされたｎ型のｎ−ＧａＮ層を形成する。電子供給層２７としては、厚さが２ｎｍ〜５０ｎｍ（例えば３０ｎｍ）であり、不純物としてＳｉが５×１０18ｃｍ-3程度ドーピングされたｎ型のｎ−ＡｌＧａＮ層を形成する。
次いで、図１０Ｂ（ｄ）に示すように、電子供給層２７上にパッシベーション膜２８を形成する。パッシベーション膜２８としては、例えば、厚さが５ｎｍ〜５００ｎｍ（例えば１００ｎｍ）のシリコン窒化膜をＣＶＤ法により形成する。
その後、図１０Ｂ（ｅ）に示すように、パッシベーション膜２８のソース電極２９ｓを形成する予定の領域に開口部を形成し、この開口部内に、例えばリフトオフ法により、ソース電極２９ｓを形成する。ソース電極２９ｓとしては、例えば、第１の実施形態と同様に、厚さが３０ｎｍ程度のＴｉ膜及びその上に形成された厚さが１００ｎｍ程度のＡｌ膜の積層体を形成する。続いて、窒素雰囲気中にて、４００℃〜１０００℃（例えば６００℃）で熱処理を行う。この結果、ソース電極２９ｓのオーミック特性が確立する。
次いで、図１０Ｂ（ｆ）に示すように、パッシベーション膜２８のゲート電極２９ｇを形成する予定の領域に開口部を形成し、この開口部内に、例えばリフトオフ法により、ゲート電極２９ｇを形成する。ゲート電極２９ｇとしては、例えば、第１の実施形態と同様に、厚さが１０ｎｍ程度のＮｉ膜及びその上に形成された厚さが２００ｎｍ程度のＡｕ膜の積層体を形成する。
その後、図１０Ｃ（ｇ）に示すように、パッシベーション膜２８上に、ゲート電極２９ｇ及びソース電極２９ｓを覆うパッシベーション膜３０を形成する。パッシベーション膜３０としては、例えば、厚さが１０ｎｍ〜１０００ｎｍ（例えば５００ｎｍ）のシリコン窒化膜をＣＶＤ法により形成する。
続いて、図１０Ｃ（ｈ）及び図１１Ａ（ａ）に示すように、パッシベーション膜３０上に、第１の実施形態と同様に、レジストパターン９３を形成する。次いで、レジストパターン９３をマスクとして用いてパッシベーション膜３０及び２８のドライエッチングを行う。この結果、パッシベーション膜３０及び２８の浸透溝領域１０２に溝９ｏが形成され、電極溝領域１０３に溝９ｅが形成される。
その後、レジストパターン９３をマスクとして用いて電子供給層２７、電子走行層２６、ＡｌＮ層２５、電子走行層２４及びエッチングストッパ層２３のドライエッチングを行う。この結果、図１０Ｃ（ｉ）及び図１１Ａ（ｂ）に示すように、電子供給層２７、電子走行層２６、ＡｌＮ層２５、電子走行層２４及びエッチングストッパ層２３の浸透溝領域１０２に犠牲層２２を露出する浸透溝１０ｏが形成され、電極溝領域１０３に犠牲層２２を露出する電極溝１０ｅが形成される。
続いて、図１０Ｄ（ｊ）及び図１１Ｂ（ｃ）に示すように、第１の実施形態と同様にして、Ｔｉ膜１１及びＮｉ膜１３を形成する。
次いで、図１０Ｄ（ｋ）及び図１１Ｂ（ｄ）に示すように、第１の実施形態と同様にして、光電気化学エッチングによって犠牲層２２を除去し、基板２１をエッチングストッパ層２３から分離する。
その後、図１０Ｅ（ｌ）及び図１１Ｃ（ｅ）に示すように、エッチングストッパ層２３を除去する。エッチングストッパ層２３は、例えばドライエッチングにより除去する。
続いて、図１０Ｅ（ｍ）及び図１１Ｃ（ｆ）に示すように、電極溝１０ｅ内及び電極溝１０ｅから突出しているＴｉ膜１１及びＮｉ膜１３を除去する。Ｔｉ膜１１及びＮｉ膜１３は、例えばイオンミリングにより除去する。
次いで、図１０Ｅ（ｎ）及び図１１Ｃ（ｇ）に示すように、電子走行層２４の裏面にドレイン電極２９ｄを形成する。ドレイン電極２９ｄの形成に際しては、浸透溝１０ｏ及び電極溝１０ｅ内が汚染されないように浸透溝１０ｏ及び電極溝１０ｅ内にレジスト膜を形成しておき、ドレイン電極２９ｄの形成後にレジスト膜を除去することが好ましい。ドレイン電極２９ｄとしては、例えば、厚さが３０ｎｍ程度のＴｉ膜及びその上に形成された厚さが１００ｎｍ程度のＡｌ膜の積層体を形成する。その後、窒素雰囲気中にて、４００℃〜１０００℃（例えば６００℃）で熱処理を行う。この結果、ドレイン電極２９ｄのオーミック特性が確立する。
続いて、図１０Ｆ（ｏ）及び図１１Ｄ（ｈ）に示すように、導電性のろう材１６を用いてドレイン電極２９ｄ及び電子走行層２４に、導電性基板１７を貼り付ける。導電性基板１７の導電率は、３０Ｗ／（ｍ・Ｋ）以上であることが好ましく、導電性基板１７としては、低抵抗Ｓｉ基板等を用いることができる。
次いで、図１０Ｆ（ｐ）及び図１１Ｄ（ｉ）に示すように、Ｎｉ膜１３及びＴｉ膜１１を除去する。その後、ゲート電極７ｇ用の配線、ソース電極７ｓ用の配線及びドレイン電極７ｄ用の配線等を形成する。このようにして、化合物半導体装置を製造することができる。
このような第３の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、ＨＥＭＴの構造が縦型であるため、一つのトランジスタ領域１０１のチップ面積を第１の実施形態よりも小さくすることができる。
（第４の実施形態）
次に、第４の実施形態について説明する。図１２は、第４の実施形態に係る化合物半導体装置の製造方法におけるウェハ上でのレイアウト及び半導体レーザの表面側の電極のレイアウトを示す図である。
第４の実施形態では、図１２に示すように、基板（ウェハ）をレーザ領域１０４、浸透溝領域１０２及び電極溝領域１０３に区画する。レーザ領域１０４には、後述のように、半導体レーザを構成する層等を形成する。レーザ領域１０４は、第１〜第３の実施形態のトランジスタ領域１０１と同様の位置に設ける。また、個々のレーザ領域１０４には、ｎ型化合物半導体層に接続される電極４３が形成される。ｐ型化合物半導体層に接続される電極は、裏面側に形成される。
次に、第４の実施形態における各処理の詳細について説明する。図１３Ａ乃至図１３Ｃは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す図１２中のＩ−Ｉ線に沿った断面図である。図１４Ａ乃至図１４Ｃは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す図１２中のＩＩ−ＩＩ線に沿った断面図である。
先ず、図１３Ａ（ａ）に示すように、基板３１上に、犠牲層３２、エッチングストッパ層３３、ｐ型のｐ−ＧａＮ層３４、ｐ型の超格子層３５、ｐ型の光ガイド層３６、ｐ型のｐ−ＡｌＧａＮ層３７、活性層３８、ｎ型の光ガイド層３９、ｎ型の超格子層４０及びｎ型のｎ−ＧａＮ層４１を形成する。犠牲層３２、エッチングストッパ層３３、ｐ−ＧａＮ層３４、超格子層３５、光ガイド層３６、ｐ−ＡｌＧａＮ層３７、活性層３８、光ガイド層３９、超格子層４０及びｎ−ＧａＮ層４１の形成では、例えば、ＭＯＣＶＤ法による結晶成長を行う。基板３１としては、例えば、表面及び裏面を研磨した透明サファイア基板を用いる。犠牲層３２としては、例えば、第１の実施形態の犠牲層２と同様のものを形成する。エッチングストッパ層３３としては、例えば、第１の実施形態のエッチングストッパ層３と同様のものを形成する。ｐ−ＧａＮ層３４の厚さは、０．０１μｍ〜０．５μｍ（例えば０．１μｍ）程度とする。超格子層３５としては、ＡｌＧａＮ層及びＧａＮ層を交互に積層したものを形成し、超格子層３５の厚さは、０．１μｍ〜１μｍ（例えば０．５μｍ）程度とする。光ガイド層３６としては、例えば、厚さが２ｎｍ〜５０ｎｍ（例えば２０ｎｍ）のＧａＮ層を形成する。ｐ−ＡｌＧａＮ層３７の厚さは、２ｎｍ〜５０ｎｍ（例えば１０ｎｍ）程度とする。活性層３８としては、ＩｎＧａＮ層及びＧａＮ層を交互に積層した多重量子井戸活性層を形成し、活性層３８の厚さは、５ｎｍ〜５００ｎｍ（例えば５０ｎｍ）程度とする。光ガイド層３９としては、例えば、厚さが０．０１μｍ〜１μｍ（例えば０．１μｍ）のＧａＮ層を形成する。超格子層４０としては、ＡｌＧａＮ層及びＧａＮ層を交互に積層したものを形成し、超格子層４０の厚さは、０．０１μｍ〜１μｍ（例えば０．１μｍ）程度とする。ｎ−ＧａＮ層４１の厚さは、０．５μｍ〜２０μｍ（例えば８μｍ）程度とする。
次いで、図１３Ａ（ｂ）及び図１４Ａ（ａ）に示すように、ｎ−ＧａＮ層４１上に、第１の実施形態と同様に、レジストパターン９３を形成する。その後、レジストパターン９３をマスクとして用いてｎ−ＧａＮ層４１、超格子層４０、光ガイド層３９、活性層３８、ｐ−ＡｌＧａＮ層３７、光ガイド層３６、超格子層３５、ｐ−ＧａＮ層３４及びエッチングストッパ層３３のドライエッチングを行う。この結果、ｎ−ＧａＮ層４１、超格子層４０、光ガイド層３９、活性層３８、ｐ−ＡｌＧａＮ層３７、光ガイド層３６、超格子層３５、ｐ−ＧａＮ層３４及びエッチングストッパ層３３の浸透溝領域１０２に犠牲層３２を露出する浸透溝１０ｏが形成され、電極溝領域１０３に犠牲層３２を露出する電極溝１０ｅが形成される。
その後、図１３Ａ（ｃ）及び図１４Ａ（ｂ）に示すように、第１の実施形態と同様にして、Ｔｉ膜１１及びＮｉ膜１３を形成する。
続いて、図１３Ｂ（ｄ）及び図１４Ａ（ｃ）に示すように、第１の実施形態と同様にして、光電気化学エッチングによって犠牲層３２を除去し、基板３１をエッチングストッパ層３３から分離する。
次いで、図１３Ｂ（ｅ）及び図１４Ｂ（ｄ）に示すように、第４の実施形態と同様にして、エッチングストッパ層３３を除去し、更に、電極溝１０ｅ内及び電極溝１０ｅから突出しているＴｉ膜１１及びＮｉ膜１３を除去する。
その後、図１３Ｂ（ｆ）及び図１４Ｂ（ｅ）に示すように、ｐ−ＧａＮ層３４の裏面に電極４２を形成する。電極４２の形成に際しては、浸透溝１０ｏ及び電極溝１０ｅ内が汚染されないように浸透溝１０ｏ及び電極溝１０ｅ内にレジスト膜を形成しておき、電極４２の形成後にレジスト膜を除去することが好ましい。電極４２としては、例えば、厚さが２００ｎｍ程度のＮｉ膜及びその上に形成された厚さが３００ｎｍ程度のＡｕ膜の積層体を形成する。続いて、窒素雰囲気中にて、４００℃〜１０００℃（例えば６００℃）で熱処理を行う。この結果、電極４２のオーミック特性が確立する。
次いで、図１３Ｃ（ｇ）及び図１４Ｂ（ｆ）に示すように、導電性のろう材１６を用いて電極４２及びｐ−ＧａＮ層３４に、導電性基板１７を貼り付ける。導電性基板１７の導電率は、３０Ｗ／（ｍ・Ｋ）以上であることが好ましく、導電性基板１７としては、低抵抗Ｓｉ基板等を用いることができる。
その後、図１３Ｃ（ｈ）及び図１４Ｃ（ｇ）に示すように、Ｎｉ膜１３及びＴｉ膜１１を除去する。
続いて、図１３Ｃ（ｉ）及び図１４Ｃ（ｈ）に示すように、ｎ−ＧａＮ層４１上に電極４３を形成する。電極４３の形成に際しては、浸透溝１０ｏ及び電極溝１０ｅ内が汚染されないように浸透溝１０ｏ及び電極溝１０ｅ内にレジスト膜を形成しておき、電極４３の形成後にレジスト膜を除去することが好ましい。電極４３としては、例えば、厚さが１００ｎｍ程度のＴｉ膜及びその上に形成された厚さが２００ｎｍ程度のＡｌ膜の積層体を形成する。次いで、窒素雰囲気中にて、４００℃〜１０００℃（例えば６００℃）で熱処理を行う。この結果、電極４３のオーミック特性が確立する。このようにして、化合物半導体装置を製造することができる。
このような第４の実施形態によれば、半導体レーザの製造に際して、第１の実施形態と同様の効果を得ることができる。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態でも、図１及び図２に示すレイアウトでトランジスタ領域１０１を配置する。但し、浸透溝領域１０２及び電極溝領域１０３は配置する必要がない。化合物半導体装置を製造する。図１５Ａ乃至図１５Ｄは、第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す図２中のＩ−Ｉ線に沿った断面図である。
先ず、図１５Ａ（ａ）に示すように、第１の実施形態と同様にして、電子供給層５の形成までの処理を行う。
次いで、図１５Ａ（ｂ）に示すように、電子供給層５上に、平面視ですべてのトランジスタ領域１０１を取り囲む円周状の開口部９６ａが形成されたレジストパターン９６を形成する。その後、レジストパターン９６をマスクとして用いて電子供給層５及び電子走行層４並びにエッチングストッパ層３の一部のドライエッチングを行う。この結果、開口部９６ａに整合する溝５１が形成される。なお、溝５１を犠牲層２まで到達させてもよい。
続いて、図１５Ａ（ｃ）に示すように、溝５１の底面及び側面並びに電子供給層５の表面を覆うパッシベーション膜５２を形成する。パッシベーション膜５２としては、例えば、厚さが１０ｎｍ〜１０００ｎｍ（例えば５００ｎｍ）のシリコン窒化膜をＣＶＤ法により形成する。
次いで、図１５Ｂ（ｄ）に示すように、基板１に犠牲層２まで到達する浸透溝１ｏ及び電極溝１ｅを形成する。浸透溝１ｏ及び電極溝１ｅは、例えばＹＡＧレーザを用いたレーザアブレーション法により形成することができる。また、反応性イオンエッチングにより形成してもよく、２８０℃程度に熱した硫酸及びリン酸を用いたウェットエッチングにより形成してもよい。
その後、図１５Ｂ（ｅ）に示すように、電極溝１ｅ内及び基板１の裏面上に導電膜５３を形成する。導電膜５３の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成し、その上に厚さが１００ｎｍ程度のＡｕ膜を形成する。導電膜５３は、例えばリフトオフ法により形成し、浸透溝１ｏ内には形成されないようにする。
続いて、図１５Ｂ（ｆ）に示すように、パッシベーション膜５２上に紫外線が透過することが可能な支持基板５４を貼り付ける。支持基板５４としては、例えばサファイア基板及び石英基板を用いることができる。
次いで、図１５Ｃ（ｇ）に示すように、光電気化学エッチングによって犠牲層２を除去し、基板１をエッチングストッパ層３から分離する。本実施形態では、図１６に示すように、導電膜５３に直流電源７３の正極を接続する。従って、犠牲層２には、導電膜５３を介して直流電源７３の正極の電位が付与される。また、本実施形態では、浸透溝１ｏを介してＫＯＨ溶液７２が犠牲層２と接する。そして、直流電源７３の電圧を０Ｖ〜＋２Ｖとし、支持基板５４等を介して犠牲層２に光を照射する。この結果、第１の実施形態と同様の反応により、犠牲層２が高速にエッチングされる。なお、溝５１の外側では、電子走行層４及び電子供給層５もエッチングされ得るが、溝５１の内側では電子走行層４及び電子供給層５はエッチングされない。パッシベーション膜５２によりＫＯＨ溶液７２が電子走行層４及び電子供給層５に接触することがないからである。
その後、図１５Ｃ（ｈ）に示すように、接着剤１４を用いてエッチングストッパ層３に、基板１よりも熱伝導率が高い放熱基板１５を接着する。
続いて、図１５Ｃ（ｉ）に示すように、支持基板５４を除去する。
次いで、図１５Ｄ（ｊ）に示すように、第１の実施形態と同様にして、ゲート電極７ｇ、ソース電極７ｓ及びドレイン電極７ｄを形成する。その後、ゲート電極７ｇ、ソース電極７ｓ及びドレイン電極７ｄを覆うパッシベーション膜５５を形成する。続いて、ゲート電極７ｇ用の配線、ソース電極７ｓ用の配線及びドレイン電極７ｄ用の配線等を形成する。このようにして、化合物半導体装置を製造することができる。
このような第５の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、犠牲層２への光の照射を、基板１ではなく支持基板５４を介して行うため、基板１として導電性基板を用いることができる。そして、基板１として導電性基板を用いた場合には、導電膜５３の形成を省略して、直流電源７３の正極を基板１に接続してもよい。
なお、いずれの実施形態においても、浸透溝を設けなくてもよい。光電気化学エッチングの際の犠牲層の溶解にかかる時間が長くなるが、基板の外周部から中心まで犠牲層を溶解させることは可能だからである。
また、エッチングストッパ層上に形成する化合物半導体層（電子走行層等）の格子定数は、エッチングストッパ層のものよりも大きいことが好ましい。このような化合物半導体層にはエッチングストッパ層上において圧縮応力が作用しており、エッチングストッパ層が除去されると、この圧縮応力が解放されて化合物半導体層が僅かに広がり好ましい反りが生じるからである。
また、犠牲層及びエッチングストッパ層の組成は上記のものに限定されない。例えば、犠牲層（第１の化合物半導体層）として、ＡｌxＧａ1-xＮ（０≦ｘ＜１）を含むものを用いてもよく、エッチングストッパ層（第２の化合物半導体層）として、ＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含むものを用いてもよい。また、これらのＧａＮ系、ＡｌＩｎＮ系以外の化合物半導体を用いてもよい。
また、新たに貼り付けられる基板の材料も上記のものに限定されない。例えば、多結晶ＳｉＣ、Ｓｉ、ＡｌＮ、ＢＮ、グラファイト又はダイアモンドライクカーボンを用いてもよい。また、ＡｌＮ、ＢＮ及び／又はＢｅＯを含むセラミック材料を用いてもよい。また、実装基板にそのまま実装されていてもよい。特に、第２の実施形態のようにソース電極が裏面まで到達している場合には、実装基板に設けられた電極部に接続することが好ましい。
また、電子走行層及び電子供給層の材料も限定されない。例えば、電子走行層がＡｌsＧａ1-sＮ（０≦ｓ＜１）を含み、電子供給層がｎ型のＡｌtＧａ1-tＮ（０＜ｔ≦１、ｓ＜ｔ）を含んでいてもよい。但し、電子供給層のバンドギャップが電子走行層よりも広いことが必要である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板の上方に、第１のバンドギャップのＡｌxＧａ1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する工程と、
前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記２）
前記基板を前記化合物半導体積層構造から分離する工程の後に、前記基板よりも熱伝導率が高い第２の基板を前記化合物半導体積層構造に貼り付ける工程を有することを特徴とする付記１に記載の化合物半導体装置の製造方法。
（付記３）
前記基板を前記化合物半導体積層構造から分離する工程の後に、導電性基板を前記化合物半導体積層構造に貼り付ける工程を有することを特徴とする付記１に記載の化合物半導体装置の製造方法。
（付記４）
前記第１の化合物半導体層の除去を、水酸化カリウムを含む電解液中で行うことを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記５）
前記第１の化合物半導体層に前記電解液よりも高い電位を付与することを特徴とする付記４に記載の化合物半導体装置の製造方法。
（付記６）
前記化合物半導体積層構造を形成する工程と、前記基板を前記化合物半導体積層構造から分離する工程との間に、
前記化合物半導体積層構造の上方に、前記第１の化合物半導体層に電気的に接続される導電膜を形成する工程を有することを特徴とする付記５に記載の化合物半導体装置の製造方法。
（付記７）
前記水酸化カリウムの濃度を０．００１ｍｏｌ／リットル乃至１０ｍｏｌ／リットルとし、
前記第１の化合物半導体層に前記電解液よりも２Ｖ以下高い正の電位を付与することを特徴とする付記５又は６に記載の化合物半導体装置の製造方法。
（付記８）
前記化合物半導体積層構造を形成する工程は、前記第２の化合物半導体層よりも格子定数が大きい第３の化合物半導体層を前記第２の化合物半導体層上に形成する工程を有することを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記９）
前記化合物半導体積層構造を形成する工程は、
電子走行層を形成する工程と、
前記電子走行層上に電子供給層を形成する工程と、
を有することを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１０）
前記電子走行層として、前記第２の化合物半導体層よりも格子定数が大きいものを前記第２の化合物半導体層上に形成することを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）
前記化合物半導体積層構造として、横型高電子移動度トランジスタを形成することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１２）
前記化合物半導体積層構造として、縦型高電子移動度トランジスタを形成することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）
前記化合物半導体積層構造として、半導体レーザを形成することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）
前記第２の化合物半導体層におけるＡｌ及びＩｎの総量に対するＡｌの割合は７３原子％以上１００原子％未満であることを特徴とする付記１乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）
前記光の波長は２５３ｎｍ乃至３６５ｎｍであることを特徴とする付記１乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）
基板と、
前記基板の上方に接着された化合物半導体積層構造と、
を有することを特徴とする化合物半導体装置。
（付記１７）
基板に接着材料を介して配置され、ＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む化合物半導体層と、
前記化合物半導体層の上方に設けられ、前記化合物半導体層とは組成の異なる窒化物半導体層と、
を有することを特徴とする化合物半導体装置。
１、２１、３１：基板
２、２２、３２：犠牲層
３、２３、３３：エッチングストッパ層
１５：放熱基板
１７：導電性基板
７１：槽
７２：ＫＯＨ溶液
７３：直流電源
７４：電極端子
１０１：トランジスタ領域
１０２：浸透溝領域
１０３：電極溝領域
１０４：レーザ領域

Claims (10)

  1. 基板の上方に、第１のバンドギャップのＡｌxＧａ1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する工程と、
    前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌyＩｎzＧａ1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する工程と、
    前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する工程と、
    前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する工程と、
    を有することを特徴とする化合物半導体装置の製造方法。
  2. 前記基板を前記化合物半導体積層構造から分離する工程の後に、前記基板よりも熱伝導率が高い第２の基板を前記化合物半導体積層構造に貼り付ける工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
  3. 前記基板を前記化合物半導体積層構造から分離する工程の後に、導電性基板を前記化合物半導体積層構造に貼り付ける工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
  4. 前記第１の化合物半導体層の除去を、水酸化カリウムを含む電解液中で行うことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。
  5. 前記第１の化合物半導体層に前記電解液よりも高い電位を付与することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
  6. 前記化合物半導体積層構造を形成する工程と、前記基板を前記化合物半導体積層構造から分離する工程との間に、
    前記化合物半導体積層構造の上方に、前記第１の化合物半導体層に電気的に接続される導電膜を形成する工程を有することを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  7. 前記水酸化カリウムの濃度を０．００１ｍｏｌ／リットル乃至１０ｍｏｌ／リットルとし、
    前記第１の化合物半導体層に前記電解液よりも２Ｖ以下高い正の電位を付与することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
  8. 前記化合物半導体積層構造を形成する工程は、前記第２の化合物半導体層よりも格子定数が大きい第３の化合物半導体層を前記第２の化合物半導体層上に形成する工程を有することを特徴とする請求項１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
  9. 前記化合物半導体積層構造を形成する工程は、
    電子走行層を形成する工程と、
    前記電子走行層上に電子供給層を形成する工程と、
    を有することを特徴とする請求項１乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記電子走行層として、前記第２の化合物半導体層よりも格子定数が大きいものを前記第２の化合物半導体層上に形成することを特徴とする請求項９に記載の化合物半導体装置の製造方法。
JP2009181090A 2009-08-03 2009-08-03 化合物半導体装置の製造方法 Expired - Fee Related JP5712471B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009181090A JP5712471B2 (ja) 2009-08-03 2009-08-03 化合物半導体装置の製造方法
US12/845,292 US9034722B2 (en) 2009-08-03 2010-07-28 Method of removing a compound semiconductor layer from a compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181090A JP5712471B2 (ja) 2009-08-03 2009-08-03 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011035214A true JP2011035214A (ja) 2011-02-17
JP5712471B2 JP5712471B2 (ja) 2015-05-07

Family

ID=43526162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181090A Expired - Fee Related JP5712471B2 (ja) 2009-08-03 2009-08-03 化合物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9034722B2 (ja)
JP (1) JP5712471B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084782A (ja) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置およびその製造方法
WO2020217768A1 (ja) * 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法および中間構造体
JP2020184605A (ja) * 2019-04-26 2020-11-12 株式会社サイオクス 構造体の製造方法および中間構造体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305993B2 (ja) * 2008-05-02 2013-10-02 キヤノン株式会社 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子
US10134658B2 (en) * 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US10804387B1 (en) * 2019-03-21 2020-10-13 Northrop Grumman Systems Corporation Vertical superlattice transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2006060200A (ja) * 2004-07-21 2006-03-02 Nichia Chem Ind Ltd 窒化物半導体ウエハ又は窒化物半導体素子の製造方法、それにより得られる窒化物半導体ウエハ又は窒化物半導体素子、並びにそれに用いるレーザ照射装置
JP2006080274A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd エッチング方法及び半導体装置の製造方法
JP2007227450A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd 光電気化学エッチング装置
WO2007105281A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited 化合物半導体装置の製造方法及びエッチング液
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
JP2003218087A (ja) 2002-01-22 2003-07-31 Mitsubishi Electric Corp 半導体装置の製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2006060200A (ja) * 2004-07-21 2006-03-02 Nichia Chem Ind Ltd 窒化物半導体ウエハ又は窒化物半導体素子の製造方法、それにより得られる窒化物半導体ウエハ又は窒化物半導体素子、並びにそれに用いるレーザ照射装置
JP2006080274A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd エッチング方法及び半導体装置の製造方法
JP2007227450A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd 光電気化学エッチング装置
WO2007105281A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited 化合物半導体装置の製造方法及びエッチング液
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084782A (ja) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置およびその製造方法
WO2020217768A1 (ja) * 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法および中間構造体
JP2020184605A (ja) * 2019-04-26 2020-11-12 株式会社サイオクス 構造体の製造方法および中間構造体
JP2020184601A (ja) * 2019-04-26 2020-11-12 株式会社サイオクス 構造体の製造方法および中間構造体
US11393693B2 (en) 2019-04-26 2022-07-19 Sciocs Company Limited Structure manufacturing method and intermediate structure
JP7254639B2 (ja) 2019-04-26 2023-04-10 住友化学株式会社 素子の製造方法

Also Published As

Publication number Publication date
US20110024799A1 (en) 2011-02-03
US9034722B2 (en) 2015-05-19
JP5712471B2 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
JP5775321B2 (ja) 半導体装置及びその製造方法、電源装置
US8969921B2 (en) Semiconductor device and manufacturing method thereof
US8076685B2 (en) Nitride semiconductor device having current confining layer
JP5496635B2 (ja) 半導体装置の製造方法
US9299823B2 (en) Semiconductor device and method of making including cap layer and nitride semiconductor layer
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
JP5712471B2 (ja) 化合物半導体装置の製造方法
JP2008010766A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2013235873A (ja) 半導体装置およびその製造方法
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
JP2012084739A (ja) 半導体装置およびその製造方法
JP2006196869A (ja) 半導体装置及びその製造方法
JP5182189B2 (ja) 半導体装置の製造方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
JP5161759B2 (ja) 化合物半導体装置の製造方法
JP2010287714A (ja) 窒化物半導体装置
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP5212202B2 (ja) 化合物半導体装置の製造方法
JP4821778B2 (ja) 光電気化学エッチング装置
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US12002880B2 (en) Method for manufacturing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
JP7509621B2 (ja) 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP5431756B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5712471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees