JP3856750B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3856750B2
JP3856750B2 JP2002307151A JP2002307151A JP3856750B2 JP 3856750 B2 JP3856750 B2 JP 3856750B2 JP 2002307151 A JP2002307151 A JP 2002307151A JP 2002307151 A JP2002307151 A JP 2002307151A JP 3856750 B2 JP3856750 B2 JP 3856750B2
Authority
JP
Japan
Prior art keywords
layer
substrate
epitaxial growth
semiconductor
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002307151A
Other languages
English (en)
Other versions
JP2003218470A (ja
Inventor
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002307151A priority Critical patent/JP3856750B2/ja
Priority to US10/292,928 priority patent/US6861335B2/en
Publication of JP2003218470A publication Critical patent/JP2003218470A/ja
Priority to US11/053,874 priority patent/US7153715B2/en
Priority to US11/602,952 priority patent/US7435994B2/en
Application granted granted Critical
Publication of JP3856750B2 publication Critical patent/JP3856750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/173The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213Sapphire, quartz or diamond based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217Removal of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば短波長発光ダイオード、短波長半導体レーザや高温・高速トランジスタに利用できる半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
従来より、窒化物半導体は、禁制帯幅が大きいので(例えばGaNで室温3.4eV程度)、緑色・青色あるいは白色といった比較的短波長領域での可視域発光ダイオード、あるいは、光ディスクの大容量化に有効な短波長半導体レーザを実現できる材料である。窒化物半導体は、特に発光ダイオードの活性層として一般に広く使用されており、また、青色又は青紫色レーザは高密度光ディスクの読み出し・書き込み用光源としてその商品化が強く望まれている。
【0003】
一般に、窒化物半導体層を形成するには、主面がほぼ(0001)面であるサファイア基板の上に、例えば有機金属気相成長(MOCVD)法などのCVD法により、デバイスを構成する各窒化物半導体層を形成している。また、半導体レーザを作製する場合には、各窒化物半導体層のエピタキシャル成長後、導波路構造及び電極の形成に続いて、共振器作製のために、半導体レーザの端部に共振器面となるへき開面を形成する必要がある。この際に、サファイア基板と窒化物半導体とでは結晶構造がc面((0001)面)内で30°回転していること、サファイアが強固な材料であることなどにより、基板全体をへき開するのが困難であった。このため、良好な共振器面(ミラー)を得ることができず、半導体レーザのしきい値電流の低減等の特性改善が困難であった。
【0004】
この問題を解決するために、窒化物半導体層のエピタキシャル成長後、窒化物半導体層のへき開面に平行なへき開面が形成されるような材料からなる転写用基板に窒化物半導体層を接着し、その後、窒化物半導体層とサファイア基板とを互いに分離させて、窒化物半導体層及び転写用基板の劈開を行なう方法が提案された。この方法では、窒化物半導体層とサファイア基板との分離は、サファイア基板の裏面からレーザ光を照射してサファイア基板との界面に存在するGaN層などを分解又は融解することで実現しようとしている。この方法によれば、例えば転写用基板としてSi(001)基板を用い、接着時にSiのへき開面とGaNのへき開面を平行にしておくことで、窒化物半導体層に、平坦でかつ互いに平行な2つの共振器面を形成できる。その結果、半導体レーザの低しきい値電流の実現・長寿命化等の特性改善が期待できる。
【0005】
以下、上記窒化物半導体装置の製造方法について説明する。図15(a)〜(d)は、上記従来の窒化物半導体装置の製造方法を示す断面図である。
【0006】
まず、図15(a)に示す工程で、サファイア基板101(ウエハ)の上に、例えば有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)を用いてGaN層,AlGaN層及びInGaN層を含み、pn接合部を有する多層構造のエピタキシャル成長層103を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層103に導波路構造が組み込まれている。
【0007】
次に、図15(b)に示す工程で、エピタキシャル成長層103を主面がほぼ(001)面であるSi基板104に接着し、図15(c)に示す工程で、サファイア基板101の裏面からKrFエキシマレーザ光(波長248nm)を照射する。
【0008】
図16は、サファイア基板101と窒化物半導体層中のGaN層とのバンド状態を示すエネルギバンド図である。同図に示すように、サファイア基板101のバンドギャップ(禁制帯幅)は広いので、KrFエキシマレーザ光の出力はサファイア基板101には吸収されることがない。そして、GaN層のバンドギャップ(禁制帯幅)が小さいことから、照射されたレーザ光はGaN層で吸収されるので、非常にレーザのパワーが大きい場合には光エネルギーが結合を切ることに消費されるために、サファイア基板101との界面付近にてGaN層の結合が分解する。
【0009】
これにより、図15(d)に示すように、サファイア基板101とエピタキシャル成長層103とが互いに分離する。その後、Si基板104上のエピタキシャル成長層103にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層103とSi基板104とを互いに接着する。
【0010】
以上の製造方法により、半導体レーザに平坦な共振器面が形成できる。また、窒化物半導体層をSi基板に接着しているので、放熱性がサファイア基板に比べ良好なため、半導体レーザの長寿命化も期待できる。
【0011】
【特許文献1】
特表2001−501778号公報の図1及び要約書
【特許文献2】
特開2000−91632号公報の図1及び要約書
【0012】
【発明が解決しようとする課題】
しかしながら、上記のような窒化物半導体装置の製造方法では、以下のような不具合があった。
【0013】
図15(c)に示す工程で、KrFエキシマレーザ光の照射により、エピタキシャル成長層103とサファイア基板101との境界部に近いGaN層において結晶欠陥あるいはクラックが入りやすい。その結果、半導体レーザのパワー調整の最適範囲が狭くなる。また、厚みが4μm程度の薄いエピタキシャル成長層を有するものでは、エピタキシャル成長層の表面にまで結晶欠陥やクラックが伝わるために、窒化物半導体層(エピタキシャル成長層)の合計膜厚を例えば10μm程度と厚くする必要があった。しかしながら、サファイア基板上の窒化物半導体層を厚膜化すると、サファイア基板と窒化物半導体層との熱膨張係数の差によって、エピタキシャル成長後の冷却時に生じるウエハ全体の反りが顕著になり、平坦な転写用基板とウエハとの接着が困難であるという課題があった。
【0014】
本発明の目的は、ウエハの反りを抑制しつつ、結晶欠陥の少ないエピタキシャル成長層を有する半導体装置の製造方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は、単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、上記単結晶基板の上面を覆うように、上記半導体層の最下部よりも小さい禁制帯幅を有するスペーサ層を形成する工程(a)と、上記スペーサ層の上に、上記半導体層を形成する工程(b)と、上記単結晶基板の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記スペーサ層に照射して、上記半導体層を上記単結晶基板から分離する工程(c)とを含んでいる。
【0016】
この方法により、工程(c)においては、単結晶基板と半導体層との間に、単結晶基板の禁制帯幅よりも小さい禁制帯幅を有するスペーサ層が介在している状態で、スペーサ層に光が照射されるので、光のエネルギーが主としてスペーサ層で吸収される。その結果、スペーサ層のうち単結晶基板との境界部が主として分解又は融解することにより、単結晶基板と半導体層とが互いに分離する。したがって、低い照射光パワー密度、半導体層に結晶欠陥やクラックを発生させることなく、例えば5μm以下と薄い半導体層を基板から分離することが可能となる。
【0017】
上記工程(b)では、上記半導体層として窒素を含む化合物半導体層を形成することができる。
【0018】
上記工程(b)では、上記半導体層としてIII-V 族化合物半導体層を形成することができる。
【0019】
上記工程(a)では、上記スペーサ層としてZnO層を形成し、上記工程(b)では、上記半導体層の最下部を上記ZnO層の禁制帯幅よりも大きいIII-V 族化合物材料により構成することにより、ZnO層の禁制帯幅が比較的小さいことを利用して、半導体層と単結晶基板とを容易に互いに分離することができる。つまり、照射した光が主としてZnO層で吸収される結果、低い照射光パワー密度で、半導体層に結晶欠陥やクラックを発生させることなく、例えば5μm以下と薄い半導体層を基板から分離することが可能となる。
【0020】
上記工程(a)では、上記スペーサ層として窒素を含むIII-V 族化合物半導体層を形成し、上記工程(b)では、上記半導体層の最下部を上記スペーサ層よりも禁制帯幅の大きい窒素を含むIII-V 族化合物半導体層により構成することにより、スペーサ層の禁制帯幅が比較的小さいことを利用して、半導体層と単結晶基板とを容易に互いに分離することができる。つまり、照射した光が主としてスペーサ層で吸収される結果、低い照射光パワー密度で、半導体層に結晶欠陥やクラックを発生させることなく、例えば5μm以下と薄い半導体層を基板から分離することが可能となる。
【0021】
上記工程(a)では、上記スペーサ層としてInx Ga1-x N層(0<x≦1)を形成し、上記工程(b)では、上記半導体層の最下部をAly Ga1-y N層(0<y≦1)により構成することができる。
【0022】
上記工程(a)では、上記スペーサ層としてGaN層を形成し、上記工程(b)では、上記半導体層の最下部をAly Ga1-y N層(0<y≦1)により構成することにより、半導体層の薄膜化を図ることができる。
【0023】
上記工程(a)では、上記スペーサ層としてGaN層を形成し、上記工程(b)では、上記半導体層の厚みを0.5μm以上で4μm未満の範囲の値にすることが好ましい。
【0024】
上記工程(a)の後で上記工程(b)の前に、上記スペーサ層の上に、複数の薄膜を逐次組成を変化させて積層してなる積層部を形成する工程をさらに含み、上記工程(b)では、上記積層部の上に上記半導体層を形成することにより、光の照射によってスペーサ層に結晶欠陥やクラックなどが生じても、結晶欠陥やクラックの半導体層への伝播が積層部でくい止められるので、結晶性の良好な半導体層が得られる。
【0025】
上記積層部が、量子井戸層と障壁層とを交互に積層して形成される多重量子井戸層であることにより、多重量子井戸層を利用した高性能のデバイスを形成することができる。
【0026】
上記工程(b)が、上記スペーサ層を互いに間隙をあけて覆う,複数の被覆部を形成する副工程(b1)と、上記スペーサ層及び上記複数の被覆部を覆うように上記半導体層を形成する工程(b2)とを含むことにより、半導体層のうち被覆部の上に沿って横方向に成長する部分には、結晶欠陥やクラックが少ないことを利用して、結晶性の良好な半導体層を得ることができる。
【0027】
その場合、上記副工程(b2)が、上記工程(b1)の前に、上記スペーサ層を覆う上記半導体層の一部互いに間隙をあけて覆う,複数の被覆部を形成するステップと、上記工程(b1)の後で、上記各被覆部同士の間隙から、上記半導体層の残部を形成するステップとを含むことができる。
【0028】
上記副工程(b2)では、多層の絶縁膜または金属膜によって構成される被覆部を形成することにより、上述の効果に加えて、光をスペーサ層と単結晶基板との間に集中させることが可能となり、その結果、半導体層における結晶欠陥やクラックの発生を抑制することができる。
【0029】
上記副工程(b2)では、上記スペーサ層よりも熱伝導率の低い材料からなる被覆部を形成することにより、上述の効果に加えて、熱をスペーサ層と単結晶基板との間に集中させることが可能となり、その結果、半導体層における結晶欠陥やクラックの発生を抑制することができる。
【0030】
上記工程(c)では、上記半導体層の最下部の禁制帯幅より小さいエネルギーの光を照射することにより、半導体層の分解又は融解をより確実に回避しつつ、スペーサ層の分解又は融解による半導体層と単結晶基板との分離を行なうことができる。
【0031】
上記工程(a)の前に、上記単結晶基板の上に、上記工程(c)で照射される光のエネルギーよりも大きい禁止帯幅を有し、工程(c)における上記スペーサ層と上記単結晶基板との格子不整合による歪みを緩和するためのバッファ層を形成する工程をさらに含み、上記工程(a)では、上記スペーサ層を上記バッファ層の上に形成することにより、スペーサ層における欠陥の発生をできるだけ回避することができる。その結果、結晶性の良好な半導体層が得られることになる。
【0032】
上記バッファ層を形成する工程では、上記バッファ層として厚みが0.5μm以上で2μm以下のAlNバッファ層を形成することにより、結晶性が極めて良好な半導体層を形成することができる。
【0033】
上記単結晶基板の上に、厚みが0.5μm以上のAlNバッファ層を形成する工程を含む場合には、上記工程(a)では、上記スペーサ層としてInx Ga1-x N層(0<x≦1)又はGaN層を形成し、上記工程(b)では、上記スペーサ層の上に、最下部がAly Ga1-y N層(0<y≦1)により構成されるように上記半導体層を形成することが好ましい。
【0034】
上記工程(c)では、パルス状に発振するレーザからの光を上記単結晶基板の裏面から照射することにより、光の出力パワーを増大させることができ、その結果、スペーサ層を速やかに分解又は融解して、半導体層を基板から分離することが可能となる。
【0035】
上記工程(c)では、水銀灯の輝線を上記単結晶基板の裏面から照射することにより、例えば窒素を含むIII-V 族化合物半導体層では365nm輝線のエネルギーより大きな禁制帯幅を有するものと小さな禁制帯幅を有するものとを膜の組成の変化で作製できるので、窒素を含むIII-V 族化合物半導体層により、スペーサ層と半導体層とを形成することが可能となる。
【0036】
上記工程(c)では、上記単結晶基板を加熱することにより、スペーサ層を形成する際に熱膨張係数の差により生じた膜中のストレスを緩和することができるので、大面積の単結晶基板上に形成された半導体層を単結晶基板から分離させることが容易となる。
【0037】
上記工程(c)における単結晶基板の加熱温度は、400℃以上750℃以下の範囲にあることが好ましい。
【0038】
上記工程(c)では、上記光を、光源からの光束が上記単結晶基板の面内をスキャンするように照射することにより、大面積の単結晶基板上に形成された半導体層を単結晶基板から分離させることが容易となる。
【0039】
上記単結晶基板として、サファイア基板,SiC基板,MgO基板,LiGaO2 基板,LiGax Al1-x2 (0≦x≦1)混晶基板の中から選ばれる1つの基板を用いることが好ましい。サファイア基板を用いることにより、初期成長を改善し結晶性の良好な窒素を含むIII-V 族化合物半導体層をその上に形成することができる。また、SiC基板,MgO基板,LiGaO2 基板,又はLiGax Al1-x2 混晶基板を用いることにより、単結晶基板の格子定数が窒素を含むIII-V 族化合物半導体層と近くなるので、結晶性の良好な窒素を含むIII-V 族化合物からなる半導体層をその上に形成することが可能となる。
【0040】
上記工程(b)の後で上記工程(c)の前に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記工程(c)では、上記半導体層を上記単結晶基板から上記転写用基板に移動させてもよい。また、上記工程(c)の後に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記半導体層を上記単結晶基板から上記転写用基板に移動させる工程をさらに含むこともできる。このいずれかにより、半導体層を転写用基板と固着させた状態で単結晶基板から分離できる。したがって、転写用基板と半導体層との結晶方位を、転写用基板のへき開面と半導体層のへき開面とが共通の平面上に位置するように調整することができる。すなわち、単結晶基板とその上にエピタキシャル成長された半導体層とのへき開面が一致しない場合や単結晶基板がへき開の困難な材料である場合にも、半導体層と同時にへき開が可能な材料を転写用基板として選択することにより、端面に平坦なへき開面を形成することが可能になる。したがって、例えば半導体装置が半導体レーザである場合には、平坦なへき開面を共振器面とする光出力の高い半導体レーザが得られる。
【0041】
上記転写用基板として、Si基板,GaAs基板,GaP基板及びInP基板の中から選ばれる1つの基板を用いることにより、良好なへき開面が容易に得られる。
【0042】
本発明の第2の半導体装置の製造方法は、単結晶基板の上に、厚みが0.5μm以上のAlNバッファ層を形成する工程(a)と、上記AlNバッファ層を覆い、最下部がAly Ga1-y N層(0≦y<1)により構成される半導体層を形成する工程(b)と、上記AlNバッファ層の禁制帯幅より小さく、かつ、上記半導体層の最下部の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記半導体層に照射して、上記半導体層を上記単結晶基板から分離する工程(c)とを含んでいる。
【0043】
この方法により、AlNバッファ層の上に、極めて結晶性の良好な半導体層を形成することが可能になる。
【0044】
本発明の第3の半導体装置の製造方法は、単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、上記単結晶基板を覆うように、複数の薄膜を逐次組成を変化させて積層してなる欠陥進展防止用の積層部を形成する工程(a)と、上記積層部の上に上記半導体層を形成する工程(b)とを含んでいる。
【0045】
この方法により、バルクの単結晶基板あるいは単結晶基板に接触する初期成長層に結晶欠陥やクラックが多く存在する場合でも、単結晶基板中の結晶欠陥やクラックの半導体層への伝播が積層部において阻止されるので、結晶性の良好な半導体層が得られる。
【0046】
上記工程(a)では、互いに組成が異なる2つの薄膜を交互に積層して上記積層部を形成することにより、単結晶基板中の結晶欠陥やクラックの半導体層への伝播を阻止する効果をより確実に発揮することができる。
【0047】
上記工程(a)では、上記複数の薄膜が量子井戸層と障壁層とである多重量子井戸構造を有する積層部を形成することにより、多重量子井戸構造を利用した高性能の半導体装置を形成することができる。
【0048】
上記工程(a)では、上記量子井戸層又は障壁層のいずれか一方にオン電圧の印加に伴いキャリアの浸みだしが可能な程度に高濃度のドーパントを含ませることにより、クラックが入らずかつ低抵抗の半導体層を実現し、高性能の半導体装置を得ることができる。例えば、工程(b)の後、半導体層を転写用基板に移動させて、半導体層をレーザ発光素子の活性領域上に設けた場合には、活性領域へのキャリアの供給に対して積層部における抵抗が小さいので、半導体レーザの光出力を向上させることができる。
【0049】
本発明の半導体装置は、基板と、上記基板上に設けられ、発光領域となる活性層を含む半導体層と、上記半導体層の上に設けられ、量子井戸層と障壁層とを交互に積層してなる多重量子井戸層とを備えている。
【0050】
これにより、多重量子井戸層がレーザ発光素子の活性領域となる半導体層の上に設けられているので、多重量子井戸層を利用した高性能のレーザ素子が得られる。
【0051】
上記量子井戸層又は上記障壁層のいずれか一方がオン電圧の印加に伴いキャリアの浸みだしが可能な程度に高濃度のドーパントを含んでいること活性領域へのキャリアの供給に対して多重量子井戸層における抵抗が小さいことを利用して、半導体レーザの光出力を向上させることができる。
【0052】
【発明の実施の形態】
(第1の実施形態)
図1(a)〜(d)は、本発明の第1の実施形態における半導体装置の製造方法を示す断面図である。
【0053】
まず、図1(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えばRFスパッタリングにより、スペーサ層となる厚み約100nmのZnO層2を形成し、さらに、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)により、ZnO層2の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3(厚み5μm)を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0054】
次に、図1(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図1(c)に示す工程で、サファイア基板1の裏面からKrFエキシマレーザ光(波長248nm,エネルギー5eVに相当)を照射して、エピタキシャル成長層3とサファイア基板1とを互いに分離する。レーザ光は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,ZnO層2及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0055】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0056】
これにより、図1(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0057】
図2は、図1(a)に示す工程で形成される積層構造の例を示す断面図である。この例では、半導体レーザの構造を示しており、エピタキシャル成長層3は、厚み約3μmのn−GaN層3aと、厚み約100nmのn−Al0.05Ga0.95N層3bと、厚み6nmのIn0.05Ga0.95N層及び厚み約3nmのIn0.1 Ga0.9 N層を交互に3周期だけ積層してなる2井戸層の発光領域3cと、厚み約100nmのp−Al0.05Ga0.95N層3dと、厚み約400nmのp−GaN層3eとを有している。
【0058】
図3は、図1(d)に示す工程で形成される積層構造の例を示す図である。図3に示すように、図2に示すエピタキシャル成長層3が上下逆転した状態でSi基板4上に搭載されており、さらに、エピタキシャル成長層3の上に例えばTi/Alからなるn型用電極10が形成されている。
【0059】
ただし、本発明におけるエピタキシャル成長層3は、図2,図3に示す構造に限定されるものではなく、他の構造を有する発光ダイオード,半導体レーザや、他の構造を有する半導体レーザ以外の半導体装置、例えばMESFET,HEMT,ショットキーダイオードなどについても本発明を適用することができる。
【0060】
図4は、本実施形態のサファイア基板1と、スペーサ層であるZnO層2と、エピタキシャル成長層3中のGaN層とのバンド構造を示すエネルギバンド図である。同図に示すように、ZnO層2のバンドギャップ(禁制帯幅)は、3.27eVであり、GaN層のバンドギャップ(3.39eV)よりも小さい。
【0061】
本実施形態では、ウエハの裏面に照射されたレーザ光が、主にZnO層2で吸収されてエピタキシャル成長層3にはわずかしか到達しない。したがって、ZnO層2全体あるいはZnO層2のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3がほとんど融解しないことから、エピタキシャル成長層3中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層3の厚みを5μm以下にしても、エピタキシャル成長層3の結晶性を良好に維持しつつ、エピタキシャル成長層3とサファイア基板1とを互いに分離することができる。さらに、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【0062】
ここで、低い光パワー密度とは、例えばYAGレーザの第3高調波のレーザ光を使用した場合、従来の窒化物半導体装置のごとく(図16(c)参照)、GaN層とサファイア基板とが直接接している場合に、GaN層が互いに分離する閾値パワー密度が約200mJ/cm2 であるので、これより小さい値の光パワー密度のことをいう。
【0063】
なお、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0064】
(第2の実施形態)
図5(a)〜(d)は、本発明の第2の実施形態における半導体装置の製造方法を示す断面図である。
【0065】
まず、図5(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えばMOCVDにより、スペーサ層となる厚み約30nmのIn0.1 Ga0.9 N層5を形成し、さらに、同じ装置内でのMOCVDにより、In0.1 Ga0.9 N層5の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3(厚み5μm)を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0066】
次に、図5(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図5(c)に示す工程で、サファイア基板1の裏面からKrFエキシマレーザ光(波長248nm,エネルギー5eVに相当)を照射して、エピタキシャル成長層3とサファイア基板1とを互いに分離する。レーザ光は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,In0.1 Ga0.9 N層5及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0067】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0068】
また、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0069】
これにより、図5(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0070】
本実施形態においては、図5(a),図5(d)に示す工程で、例えば、それぞれ図2,図3に示す構造において、ZnO層2に代えてIn0.1 Ga0.9 N層5を設けた構造が得られることになる。
【0071】
図6は、本実施形態のサファイア基板1と、In0.1 Ga0.9 N層5と、エピタキシャル成長層3中のGaN層とのバンド構造を示すエネルギバンド図である。同図に示すように、In0.1 Ga0.9 N層5のバンドギャップ(禁制帯幅)は、3.0eVであり、GaN層のバンドギャップ(3.39eV)よりも小さい。
【0072】
従って、本実施形態では、第1の実施形態におけるZnO層2(スペーサ層)をIn0.1 Ga0.9 N層5によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主にIn0.1 Ga0.9 N層5で吸収されてエピタキシャル成長層3にはわずかしか到達しない。したがって、In0.1 Ga0.9 N層5全体あるいはIn0.1 Ga0.9 N層5のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3がほとんど融解しないことから、エピタキシャル成長層3中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層3の厚みを5μm以下にしても、エピタキシャル成長層3の結晶性を良好に維持しつつ、エピタキシャル成長層3とサファイア基板1とを互いに分離することができる。さらに、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第1の実施形態と基本的は同じ効果を発揮することができる。
【0073】
しかも、In0.1 Ga0.9 N層5のバンドギャップは、第1の実施形態におけるZnO層2のバンドギャップよりも狭いので、本実施形態では、第1の実施形態よりもさらに低温で分離を行なうことができ、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【0074】
(第3の実施形態)
図7(a)〜(d)は、本発明の第3の実施形態における半導体装置の製造方法を示す断面図である。
【0075】
まず、図7(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えばMOCVDにより、スペーサ層となる厚み約30nmのIn0.1 Ga0.9 N層5を形成し、さらに、同じ装置内でのMOCVDにより、In0.1 Ga0.9 N層5の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3(厚み5μm)を形成する。本実施形態では、In0.1 Ga0.9 N層に直接接触して、Al0.1 Ga0.9 N層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0076】
次に、図7(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図7(c)に示す工程で、サファイア基板1の裏面から、YAGレーザの第三次高調波レーザ光(波長355nm、エネルギー3.49eVに相当)あるいは低圧水銀灯輝線(波長365nm、エネルギー3.39eVに相当)を照射して、エピタキシャル成長層3とサファイア基板1とを互いに分離する。レーザ光又は低圧水銀灯輝線は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,In0.1 Ga0.9 N層5及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0077】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0078】
また、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0079】
これにより、図7(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0080】
本実施形態においては、図7(a),図7(d)に示す工程で、例えば、それぞれ図2,図3に示す構造において、ZnO層2に代えてIn0.1 Ga0.9 N層5を設けた構造が得られることになる。
【0081】
図8は、本実施形態のサファイア基板1と、In0.1 Ga0.9 N層5と、エピタキシャル成長層3中のAl0.1 Ga0.9 N層とのバンド構造を示すエネルギバンド図である。同図に示すように、In0.1 Ga0.9 N層5のバンドギャップ(禁制帯幅)E1は、3.0eVであり、Al0.1 Ga0.9 N層のバンドギャップE2(3.57eV)よりも小さく、Al0.1 Ga0.9 N層のバンドギャップのバンドギャップE2はサファイア基板1のバンドギャップE0よりも小さい。そして、本実施形態では、剥離のために用いるレーザ光のエネルギーhνは、In0.1 Ga0.9 N層5のバンドギャップE1よりも大きく、Al0.1 Ga0.9 N層のバンドギャップE2よりも小さい。
【0082】
従って、本実施形態では、第1の実施形態におけるZnO層2をIn0.1 Ga0.9 N層5によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主としてIn0.1 Ga0.9 N層5で吸収されてエピタキシャル成長層3にはほとんど到達しない。したがって、In0.1 Ga0.9 N層5全体あるいはIn0.1 Ga0.9 N層5のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3がほとんど融解しないことから、エピタキシャル成長層3中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層3の厚みを5μm以下にしても、エピタキシャル成長層3の結晶性を良好に維持しつつ、エピタキシャル成長層3とサファイア基板1とを互いに分離することができる。
【0083】
さらに、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第1,第2の実施形態と基本的は同じ効果を発揮することができる。
【0084】
しかも、本実施形態におけるIn0.1 Ga0.9 N層5とAl0.1 Ga0.9 N層とのバンドギャップの差(0.57eV)は、第1の実施形態におけるZnO層2とGaN層とのバンドギャップの差(0.12eV)や、第2の実施形態におけるIn0.1 Ga0.9 N層5とGaN層とのバンドギャップの差(0.39eV)よりも大きいので、本実施形態では、第1,第2の実施形態よりもさらに、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【0085】
特に、YAGレーザの第三次高調波レーザ光(波長355nm)を用いると、このレーザ光はIn0.1 Ga0.9 N層5で吸収されるが、エピタキシャル成長層の最下部であるAl0.1 Ga0.9 N層ではほとんど吸収されないので、より効果的にIn0.1 Ga0.9 N層5のうちサファイア基板1との界面付近の領域のみを分解又は融解させることができる。
【0086】
−変形例−
図18は、第3の実施形態の変形例に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【0087】
この変形例では、In0.1 Ga0.9 N層5に代えて、厚み0.3μmのGaN層5’を用いている。エピタキシャル成長層3の基本的な構造は、第3の実施形態と同様に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造を有し、その厚みは1μmである。そして、本変形例では、GaN層5’に直接接触して、Al0.1 Ga0.9 N層が形成されている。
【0088】
本変形例には、GaN層5’のバンドギャップE1’(禁制帯幅)は3.4eVであり、同図に示すように、GaN層5’のバンドギャップE1’はAl0.1 Ga0.9 N層のバンドギャップE2(3.57eV)よりも小さく、Al0.1 Ga0.9 N層のバンドギャップE2はサファイア基板1のバンドギャップE0よりも小さい。そして、本変形例においても、剥離のために用いるレーザ光のエネルギーhνは、GaN層5’のバンドギャップE1’よりも大きく、Al0.1 Ga0.9 N層のバンドギャップE2よりも小さい。したがって、本変形例は、第3の実施形態と同じ効果を発揮することができる。
【0089】
また、本変形例によると、第3の実施形態の効果に加えて、以下の効果が得られる。図17に示すように、サファイア基板101の上に単層のGaN層が設けられている従来の半導体装置においては、エピタキシャル成長層103全体の厚みは、種々の手段を講じても4μmが下限であり、それよりも薄くすると、割れや剥がれが長じるという不具合があった。その原因は、エピタキシャル成長層の下端部で空気が発生したり、ストレスが開放されるときに衝撃が印加されることによるといわれている。
【0090】
それに対し、本変形例においては、エピタキシャル成長層3全体の厚みを4μよりも薄くすることができる(本変形例においては、GaN層5’をエピタキシャル成長層として扱ったとしても、1.3μm)。したがって、サファイア基板とエピタキシャル成長層(窒化物半導体層)との熱膨張係数の差に起因するウエハ全体の反りを抑制することができるので、平坦な転写用基板とウエハとの接着が容易になる。そして、このような薄膜化されたエピタキシャル成長層を用いて、発光ダイオード,半導体レーザ,高温・高速トランジスタを形成すれば、エピタキシャル成長層が薄膜であることにより、例えば直列抵抗の低減といったデバイス特性の向上を図ることができる。
【0091】
(第4の実施形態)
図9(a)〜(d)は、本発明の第4の実施形態における半導体装置の製造方法を示す断面図である。
【0092】
まず、図9(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えば500℃程度の低温でのMOCVDにより、厚みが約30nmのAlNバッファ層6を形成した後、MOCVDにより、AlNバッファ層6の上に、スペーサ層となる厚み約30nmのIn0.1 Ga0.9 N層5を形成し、さらに、同じ装置内でのMOCVDにより、In0.1 Ga0.9 N層5の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3(厚み5μm)を形成する。本実施形態では、In0.1 Ga0.9 N層に直接接触して、エピタキシャル成長層3中のGaN層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0093】
次に、図9(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図9(c)に示す工程で、サファイア基板1の裏面からKrFエキシマレーザ光(波長248nm,エネルギー5eVに相当)を照射して、エピタキシャル成長層3とサファイア基板1とを互いに分離する。レーザ光は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,In0.1 Ga0.9 N層5及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0094】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0095】
また、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0096】
これにより、図9(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0097】
本実施形態においては、図9(a),図9(d)に示す工程で、例えば、それぞれ図2,図3に示す構造において、サファイア基板1の上にAlNバッファ層6を設け、ZnO層2に代えてIn0.1 Ga0.9 N層5を設けた構造が得られることになる。
【0098】
図10は、本実施形態のサファイア基板1と、AlNバッファ層6と、In0.1 Ga0.9 N層5と、エピタキシャル成長層3中のGaN層とのバンド構造を示すエネルギバンド図である。同図に示すように、In0.1 Ga0.9 N層5のバンドギャップE1は、3.0eVであり、GaN層のバンドギャップE4(3.39eV)や、AlNバッファ層6のバンドギャップE3(6.1eV)よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーhνは、In0.1 Ga0.9 N層5のバンドギャップE1よりも大きく、AlNバッファ層6のバンドギャップE3(6.1eV)よりも小さい。
【0099】
従って、本実施形態では、第1の実施形態におけるZnO層2をIn0.1 Ga0.9 N層5によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主としてIn0.1 Ga0.9 N層5で吸収されてエピタキシャル成長層3にはほとんど到達しない。したがって、In0.1 Ga0.9 N層5全体あるいはIn0.1 Ga0.9 N層5のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3がほとんど融解しないことから、エピタキシャル成長層3中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層3の厚みを5μm以下にしても、エピタキシャル成長層3の結晶性を良好に維持しつつ、エピタキシャル成長層3とサファイア基板1とを互いに分離することができる。さらに、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第1,第2,第3の実施形態と基本的は同じ効果を発揮することができる。
【0100】
しかも、本実施形態におけるIn0.1 Ga0.9 N層5とGaN層とのバンドギャップの差(0.39eV)は、第1の実施形態におけるZnO層2とGaN層とのバンドギャップの差(0.12eV)よりも大きいので、本実施形態では、第1の実施形態よりもさらに低温で分離を行なうことができ、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【0101】
さらに、本実施形態においては、サファイア基板1と、スペーサ層であるIn0.1 Ga0.9 N層5との格子不整合による歪みを緩和するためのバッファ層であるAlNバッファ層6が設けられているので、In0.1 Ga0.9 N層5を直接サファイア基板1上に形成する場合に比べて、両者の格子不整合に起因する歪みが緩和され、In0.1 Ga0.9 N層5及びエピタキシャル成長層5の結晶性は向上する。すなわち、第1〜第3の実施形態に比べて、さらに、エピタキシャル成長層5を用いて形成されるデバイスの特性(例えば半導体レーザにおいては、発光強度)の向上を図ることができる。
【0102】
−変形例−
図19は、第4の実施形態の変形例に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【0103】
この変形例では、厚みが約30nmのAlNバッファ層6に代えて、厚みが1μmのAlNバッファ層6’が形成されている。また、AlNバッファ層6’の上に、厚み約30nmのIn0.1 Ga0.9 N層5に代えて、厚みが0.3μmのIn0.1 Ga0.9 N層又はGaN層からなるスペーサ層5”が形成されている。エピタキシャル成長層3の基本的な構造は、第4の実施形態と同様に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造を有している。そして、エピタキシャル成長層3の厚みは2μmである。そして、本変形例では、スペーサ層5”に直接接触して、Al0.4 Ga0.6 N層が形成されている。この変形例においては、スペーサ層5”に直接接触するAlGaN層のAl組成率は、355nm波長のレーザ光が吸収されない範囲である5%以上であればよい。
【0104】
本変形例では、スペーサ層5”のバンドギャップE2”は3.4eV又は3.0eVであり、スペーサ層5”のバンドギャップE1”は、Al0.4 Ga0.6 N層のバンドギャップE4’(4.3eV)や、AlNバッファ層6’のバンドギャップE3’(6.1eV)よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーhνは、スペーサ層5”のバンドギャップE1”よりも大きく、AlNバッファ層6’のバンドギャップE3’(6.1eV)よりも小さい。したがって、本変形例では、第4の実施形態と同じ効果を発揮することができる。
【0105】
さらに、本変形例では、第4の実施形態の効果に加えて、以下の効果を発揮することができる。すなわち、第3の実施形態の変形例と同様に、エピタキシャル成長層3全体の厚みを4μよりも薄くすることができる(本変形例においては、スペーサ層5”をエピタキシャル成長層として扱ったとしても、2.3μm)。したがって、サファイア基板とエピタキシャル成長層(窒化物半導体層)との熱膨張係数の差に起因するウエハ全体の反りを抑制することができるので、平坦な転写用基板とウエハとの接着が容易になる。また、このようにAlNバッファ層6’の厚みを従来の50nmから1μmまで厚くすることにより、エピタキシャル成長層の結晶性を改善することが可能となる。第4の実施形態の構造では、エピタキシャル成長層(窒化物半導体層)の転位密度が109 /cm2 程度であるが、本変形例ではエピタキシャル成長層(窒化物半導体層)の転位密度が108 /cm2 程度であり、1桁小さい転位密度を実現することができる。このような結晶性改善の効果を確実に得るためには、AlNバッファ層6’の厚みが1μm以上であることが好ましい。
【0106】
(第5の実施形態)
図11(a)〜(d)は、本発明の第5の実施形態における半導体装置の製造方法を示す断面図である。
【0107】
まず、図11(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えばRFスパッタリングにより、スペーサ層となる厚みが約100nmのZnO層2を形成した後、MOCVDにより、ZnO層2の上に、厚みが約30nmのAl0.05Ga0.95N層と厚みが約30nmのAl0.1 Ga0.9 N層とを5層ずつ積層したAlGaN積層部7を形成する。その後、MOCVDにより、AlGaN積層部7の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3(厚み5μm)を形成する。本実施形態では、AlGaN積層部7に直接接触して、エピタキシャル成長層3中のGaN層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0108】
次に、図11(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図11(c)に示す工程で、サファイア基板1の裏面から、YAGレーザの第3次高調波レーザ光(波長355nm,エネルギー3.49eVに相当)を照射することにより、サファイア基板1とエピタキシャル成長層3とを互いに分離する。レーザ光は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,ZnO層2,積層部7及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0109】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0110】
なお、ここで、YAGレーザの第3次高調波レーザ光(波長355nm)の光密度は、200mJ/cm2 以上であるのが望ましい。
【0111】
また、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0112】
これにより、図11(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0113】
本実施形態においては、図11(a),図11(d)に示す工程で、例えば、それぞれ図2,図3に示す構造において、ZnO層2に代えてAlGaN積層部7を設けた構造が得られることになる。
【0114】
図12は、本実施形態のサファイア基板1と、ZnO層2と、AlGaN積層部7と、エピタキシャル成長層3中のGaN層とのバンド構造を示すエネルギバンド図である。
【0115】
本実施形態においても、ウエハの裏面に照射されたレーザ光が、主としてZnO層2で吸収されて、AlGaN積層部7やエピタキシャル成長層3にはほとんど到達しない。したがって、ZnO層2全体あるいはZnO層2のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3がほとんど融解しないことから、エピタキシャル成長層3中に結晶欠陥やクラックが発生するのを抑制することができる。また、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【0116】
しかも、図11(d)の拡大図に示すように、レーザ光の照射で生じたZnO層2内の結晶欠陥やクラックが、Al0.05Ga0.95N層とAl0.1 Ga0.9 N層とを5層ずつ積層したAlGaN積層部7の各層間の界面において終端される。したがって、より効果的に結晶欠陥やクラックのエピタキシャル成長層3への伝播を阻止することができ、エピタキシャル成長層5の結晶性は向上する。すなわち、第1〜第3の実施形態に比べて、さらに、エピタキシャル成長層3を用いて形成されるデバイスの特性(例えば半導体レーザにおいては、発光強度)の向上を図ることができる。
【0117】
なお、積層部7は、本実施形態のごとく互いに組成が異なる2つの薄膜を交互に積層して構成されている必要はなく、3つ以上の薄膜を交互に積層して形成してもよいし、複数の薄膜同士の組成がすべて異なっていてもよい。薄膜を形成していくごとに、逐次組成が異なれば、その境界で結晶欠陥やクラックの進展がくい止められるからである。
【0118】
さらに、このような積層部7を設ける場合には、必ずしもレーザ光の照射によりエピタキシャル成長層の基板からの分離を伴う必要はなく、基板上にエピタキシャル成長されたエピタキシャル成長層をそのまま用いてもよい。その場合には、ZnO層2などのスペーサ層は必ずしも必要でない。そして、エピタキシャル成長層を積層部7の上に形成することにより、エピタキシャル成長層における結晶欠陥やクラックが従来のデバイスよりも低減されるので、デバイスの特性(例えば半導体レーザの場合は発光強度)の向上を図ることができるという効果を発揮することができる。
【0119】
−変形例−
また、GaN積層部7は、多重量子井戸構造にすることもできる。図13は、AlGaN積層部7を多重量子井戸構造にした本実施形態の変形例を示す断面図である。図13に示すように、エピタキシャル成長層3は、サファイア基板から分離されてSi基板4の上に搭載されており、エピタキシャル成長層3の上に、積層部7と、ZnO層2と、n型電極10とが順次設けられている。この構造は、エピタキシャル成長層3及び積層部7がサファイア基板から分離されてSi基板上に移動された後の状態を示している。ただし、エピタキシャル成長層3及び積層部7をサファイア基板から分離する方法は、本実施形態の方法に限定されるものではなく、スペーサ層であるZnO層2がなくてもよい。エピタキシャル成長層3は、半導体レーザにおいては、図3に示すような構造を有していることになる。
【0120】
この例では、AlGaN積層部7は、高濃度のp型不純物がドープされた厚みが約2nmのAl0.05Ga0.95N層7aと、アンドープの厚みが約10nmのAl0.1 Ga0.9 N層bとを5層ずつ積層した構造となっている。このように、高濃度ドープされた複数の量子井戸を各々アンドープ層間に介在させる構造を採ることにより、欠陥領域を低減しつつ、低抵抗のp型領域を形成することができる。すなわち、バルクの単結晶基板に結晶欠陥やクラックが多く存在する場合でも、単結晶基板中の結晶欠陥やクラックの半導体層への伝播が積層部において阻止されるので、結晶性の良好な半導体層が得られる。そして、キャリアのエピタキシャル成長層3への供給効率を高めることができるので、デバイスの特性(例えば半導体レーザにおいては、発光強度)の向上と直列抵抗の低減とを図ることができる。
【0121】
(第6の実施形態)
図14(a)〜(d)は、本発明の第6の実施形態における半導体装置の製造方法を示す断面図である。
【0122】
まず、図14(a)に示す工程で、主面がほぼ(0001)面(c面)であるサファイア基板1(ウエハ)を準備する。そして、サファイア基板1の上に、例えばRFスパッタリングにより、スペーサ層となる厚みが約100nmのZnO層2を形成した後、ZnO層2の上に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造のエピタキシャル成長層3を形成する。そして、エピタキシャル成長層3の内部に、約100nmのタングステン層又はSiO2 /TiO2 多層膜からなる被覆部8を形成する。具体的には、例えば厚みが約1μmのGaN層をZnO層2の上に形成した後に、例えばRFスパッタリング法により、GaN層の上からタングステン膜あるいはSiO2 /TiO2 多層膜を形成する。このタングステン膜あるいはSiO2 /TiO2 多層膜を例えば反応性イオンエッチング法によりパターニングして、10μmの間隙で並ぶ幅約5μmのストライプ状の被覆部8を形成する。ただし、ドット状(島状)の被覆部を設けてもよい。続いて、例えばMOCVDにより、GaN層のうち被覆部8の間隙に位置する部分から、GaN層,AlGaN層及びInGaN層をエピタキシャル成長にさせることにより、合計厚み約6μmの多層構造のエピタキシャル成長層3を形成する。本実施形態では、ZnO層2に直接接触して、エピタキシャル成長層3中のGaN層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層3に導波路構造が組み込まれている。
【0123】
なお、被覆部8を直接スペーサ層であるZnO層2の上に形成してから、その後、ZnO層のうち各被覆部8の間隙に位置する部分からエピタキシャル成長層3を成長させてもよい。
【0124】
次に、図14(b)に示す工程で、エピタキシャル成長層3を主面がほぼ(001)面であるSi基板4(転写用基板)に接着し、図14(c)に示す工程で、サファイア基板1の裏面から、KrFエキシマレーザ(波長248nm)を照射して、エピタキシャル成長層3とサファイア基板1とを互いに分離する。レーザ光は、そのビーム(光束)をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板1,ZnO層2,被覆部8及びエピタキシャル成長層3相互の熱膨張係数の差による膜中ストレスを緩和するために、500℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、400℃以上750℃以下の範囲にあることが好ましい。
【0125】
なお、半導体レーザを作成する場合には、へき開が容易になるように、GaN層の< 1 1-2 0>方向と、Si基板の<110>方向とが平行になるように、エピタキシャル成長層3とSi基板4とを互いに接着する。
【0126】
また、Si基板4をエピタキシャル成長層3に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板1の分離後であってもよい。
【0127】
なお、ここでKrFエキシマレーザの光密度は、600mJ/cm2 以上であるのが望ましい。
【0128】
これにより、図14(d)に示すように、サファイア基板1とエピタキシャル成長層3とが互いに分離する。その後、Si基板4上のエピタキシャル成長層3にコンタクトする電極の形成や、基板のへき開(半導体レーザ作製の場合)などのプロセスを行なう。
【0129】
図15は、SiO2 /TiO2 多層膜8xの構造例を示す断面図である。図15に示すように、SiO2 /TiO2 多層膜8xは、厚み59.7nmのSiO2 膜8aと、厚み59.7nmのTiO2 膜8bとを交互に各々4回ずつ積層して構成されている。この構造によって、UV光355nm(例えばYAGレーザの第3次高調波)に対する反射率が99.5%という高い値になる。
【0130】
本実施形態においても、ウエハの裏面に照射されたレーザ光が、主としてZnO層2で吸収されて、AlGaN積層部7やエピタキシャル成長層3にはほとんど到達しない。したがって、ZnO層2全体あるいはZnO層2のうちサファイア基板1との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層3とサファイア基板1とを互いに分離することができる。また、エピタキシャル成長層3の厚みは5μm程度であり、エピタキシャル成長層3が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層3とサファイア基板1との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なSi基板4との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【0131】
加えて、本実施形態の製造方法では、第1の実施形態における窒化物半導体層であるエピタキシャル成長層3の内部に、タングステン層又はSiO2 /TiO2 多層膜からなる被覆部8を形成している。被覆部8としてタングステン層を挿入した場合には、レーザ光はタングステン層によって反射され、GaN層及びZnO層のうちタングステン層の下方に位置する部分に閉じ込められ、より低いパワー密度でのサファイア基板1とエピタキシャル成長層3との分離が可能となる。被覆部8としてSiO2 /TiO2 多層膜とした場合にも、SiO2 層とTiO2 層との膜厚の調整により、レーザ光の反射率を大きくすることができ、タングステン層と同様の効果がある。
【0132】
特に、被覆部8としてSiO2 /TiO2 多層膜を用いた場合には、その熱伝導率がGaN層に比べて低いので、分離工程におけるレーザ光によって上昇した熱を閉じ込める機能が高くなる。したがって、より低いパワー密度でのサファイア基板1とエピタキシャル成長層3との分離が可能となる。
【0133】
しかも、本実施形態では、被覆部8を形成した後に、下地となるGaN層からGaN層,AlGaN層及びInGaN層を形成している。その場合には、エピタキシャル成長する結晶層が被覆部8の間隙を越えると、上方への結晶成長と共に被覆部8の上面に沿って横方向にも成長することで、エピタキシャル成長層3が形成される。このような構造の場合には、結晶成長の終了後に、ZnO層2に接するGaN層で結晶欠陥やクラックが発生して、それらがGaN層の上方に成長する結晶層に伝播しても、横方向に成長する結晶層にはほとんど伝播しないことがわかっている。したがって、エピタキシャル成長層3のうち被覆部8の上方に位置する部分には、下地の影響をほとんど受けず、下地から伝播した結晶欠陥やクラックがほとんど存在していない。つまり、本実施形態の製造方法により、特に結晶性の良好なエピタキシャル成長が可能となる。
【0134】
したがって、本実施形態の製造方法によると、第1の実施形態よりもさらに低いレーザ光のパワー密度でサファイア基板1とエピタキシャル成長層3との分離を行なうことができるとともに、エピタキシャル成長層3における結晶欠陥・クラックをより低減できる。
【0135】
(第7の実施形態)
図20は、第7の実施形態に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【0136】
この実施形態では、第4の実施形態における厚みが約30nmのAlNバッファ層6に代えて、厚みが1μmのAlNバッファ層6’が形成されている。また、AlNバッファ層6’の上に、第4の実施形態におけるIn0.1 Ga0.9 N層又はGaN層からなるスペーサ層5”を設けずに、厚いGaN層を含むエピタキシャル成長層3を形成する。エピタキシャル成長層3の基本的な構造は、第4の実施形態と同様に、p型,n型又はアンドープのGaN層,AlGaN層及びInGaN層を含む多層構造を有している。そして、エピタキシャル成長層3の厚みは4μmである。そして、本実施形態では、AlNバッファ層6’に直接接触して、GaN層が形成されている。
【0137】
本実施形態では、エピタキシャル成長層3中のGaN層のバンドギャップE5は3.4eVであり、AlNバッファ層6’のバンドギャップE3’(6.1eV)よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーhνは、GaN層のバンドギャップE5(3.4eV)よりも大きく、AlNバッファ層6’のバンドギャップE3’(6.1eV)よりも小さい。
【0138】
本実施形態では、第4の実施形態における変形例と同様に、AlNバッファ層6’の厚みを従来の50nmから1μmまで厚くすることにより、エピタキシャル成長層の結晶性を改善することが可能となる。第4の実施形態の構造では、エピタキシャル成長層(窒化物半導体層)の転位密度が109 /cm2 程度であるが、本実施形態ではエピタキシャル成長層(窒化物半導体層)の転位密度が108 /cm2 程度であり、1桁小さい転位密度を実現することができる。このような結晶性改善の効果を確実に得るためには、AlNバッファ層6’の厚みが1μm以上であることが好ましい。
【0139】
(その他の実施形態)
上記各実施形態及びそれらの変形例における半導体装置の製造方法及びその過程で形成される構造は、III-V 族化合物半導体層を有する半導体装置に適用することで、特に著効を発揮することができる。本発明の半導体装置の種類としては、発光ダイオード,半導体レーザをはじめ、半導体レーザ以外の半導体装置、例えばMESFET,HEMT,ショットキーダイオードなどに適用することができる。
【0140】
本発明において、エピタキシャル成長される各層の下地となる基板(単結晶基板)は、サファイア基板に限られず、SiC基板,MgO基板,LiGaO2 基板,LiGax Al1-x2 (0≦x≦1)混晶基板などを用いることができる。サファイア基板を用いることにより、初期成長を改善し結晶性の良好な窒素を含むIII-V 族化合物半導体層をその上に形成することができる。また、SiC基板,MgO基板,LiGaO2 基板又はLiGax Al1-x2 混晶基板を用いることにより、単結晶基板の格子定数が窒素を含むIII-V 族化合物半導体層と近くなるので、結晶性の良好な窒素を含むIII-V 族化合物からなる半導体層をその上に形成することが可能となる。
【0141】
本発明においては、サファイア基板から分離されたエピタキシャル成長層をSi基板(転写用基板)に移動させたが、転写用基板としては、Si基板以外にGaAs基板又,GaP基板,InP基板などを用いることもできる。これらの単結晶基板を用いることにより、良好なへき開面が容易に得られるからである。
【0142】
上記各実施形態においては、サファイア基板から分離されたエピタキシャル成長層をSi基板に移動させたが、分離されたエピタキシャル成長層を他の基板上に搭載することなく、そのまま用いてもよい。
【0143】
【発明の効果】
本発明の第1の半導体装置の製造方法によれば、単結晶基板上に、禁制帯幅が単結晶基板よりも小さいスペーサ層を形成した後、スペーサ層のうえに半導体層を形成し、その後、単結晶基板の裏面から光をスペーサ層に照射して、半導体層と単結晶基板とを互いに分離させるようにしたので、半導体層における結晶欠陥やクラックの発生を抑制しつつ、薄い半導体層を基板から分離することができる。
【0144】
本発明の第2の半導体装置の製造方法によれば、単結晶基板の上面上に、複数の薄膜を逐次組成を変化させて積層してなる欠陥進展防止用の積層部を形成した後、積層部の上に半導体層を形成するようにしたので、バルクの単結晶基板に結晶欠陥やクラックが多く存在する場合でも、結晶性の良好な半導体層を得ることができる。
【0145】
本発明の半導体装置によれば、基板上に発光領域となる活性層を含む半導体層を設け、半導体層の上に多重量子量子井戸層を設けたので、高性能の半導体レーザを得ることができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の第1の実施形態における半導体装置の製造方法を示す断面図である。
【図2】図1(a)に示す工程で形成される積層構造の例を示す断面図である。
【図3】図1(d)に示す工程で形成される積層構造の例を示す図である。
【図4】第1の実施形態のサファイア基板、ZnO層、及びエピタキシャル成長層中のGaN層のバンド構造を示すエネルギバンド図である。
【図5】(a)〜(d)は、本発明の第2の実施形態における半導体装置の製造方法を示す断面図である。
【図6】第2の実施形態のサファイア基板、In0.1 Ga0.9 N層、及びエピタキシャル成長層中のGaN層のバンド構造を示すエネルギバンド図である。
【図7】(a)〜(d)は、本発明の第3の実施形態における半導体装置の製造方法を示す断面図である。
【図8】第3の実施形態のサファイア基板、In0.1 Ga0.9 N層、及びエピタキシャル成長層中のAl0.1 Ga0.9 N層のバンド構造を示すエネルギバンド図である。
【図9】(a)〜(d)は、本発明の第4の実施形態における半導体装置の製造方法を示す断面図である。
【図10】第4の実施形態のサファイア基板、AlNバッファ層、In0.1 Ga0.9 N層、及びエピタキシャル成長層中のGaN層のバンド構造を示すエネルギバンド図である。
【図11】(a)〜(d)は、本発明の第5の実施形態における半導体装置の製造方法を示す断面図である。
【図12】第5の実施形態のサファイア基板、ZnO層、AlGaN積層部、及びエピタキシャル成長層中のGaN層のバンド構造を示すエネルギバンド図である。
【図13】AlGaN積層部を多重量子井戸構造にした第5の実施形態の変形例を示す断面図である。
【図14】(a)〜(d)は、本発明の第6の実施形態における半導体装置の製造方法を示す断面図である。
【図15】第6の実施形態におけるSiO2 /TiO2 多層膜の構造例を示す断面図である。
【図16】従来の半導体装置の製造方法を示す構成図である。
【図17】従来の半導体装置における各層の禁制帯幅のダイヤグラムを示す模式図である。
【図18】第3の実施形態の変形例に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【図19】第4の実施形態の変形例に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【図20】第7の実施形態に係るサファイア基板,エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【符号の説明】
1 サファイア基板
2 ZnO層
3 エピタキシャル成長層
4 Si基板
5 In0.1 Ga0.9 N層
6 AlNバッファ層
7 積層部
8 被覆部
10 p型電極

Claims (6)

  1. 単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、
    上記単結晶基板の上面を覆うように、直接又はバッファ層を介して、上記半導体層の最下部よりも小さい禁制帯幅を有するスペーサ層を形成する工程(a)と、
    上記スペーサ層の上に、上記半導体層を形成する工程(b)と、
    上記単結晶基板の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記スペーサ層に照射して、上記半導体層を上記単結晶基板から分離する工程(c)とを含み、
    前記バッファ層は、上記工程(c)で照射される上記光のエネルギーよりも大きい禁制帯幅を有することにより、上記光を吸収せず、
    更に、上記工程(c)では、上記単結晶基板を、加熱温度400℃以上750℃以下の範囲において加熱することを特徴とする半導体装置の製造方法。
  2. 請求項に記載の半導体装置の製造方法において、
    上記工程(c)では、上記光を、光源からの光束が上記単結晶基板の面内をスキャンするように照射することを特徴とする半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    上記単結晶基板として、サファイア基板,SiC基板,MgO基板,LiGaO2 基板,LiGax Al1-x 2 (0≦x≦1)混晶基板及びLiAlO2 基板の中から選ばれる1つの基板を用いることを特徴とする半導体装置の製造方法。
  4. 請求項1〜のうちいずれか1つに記載の半導体装置の製造方法において、
    上記工程(b)の後で上記工程(c)の前に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、
    上記工程(c)では、上記半導体層を上記単結晶基板から上記転写用基板に移動させることを特徴とする半導体装置の製造方法。
  5. 請求項1〜のうちいずれか1つに記載の半導体装置の製造方法において、
    上記工程(c)の後に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記半導体層を上記単結晶基板から上記転写用基板に移動させる工程をさらに含むことを特徴とする半導体装置の製造方法。
  6. 請求項又は記載の半導体装置の製造方法において、
    上記転写用基板として、Si基板,GaAs基板,GaP基板及びInP基板の中から選ばれる1つの基板を用いることを特徴とする半導体装置の製造方法。
JP2002307151A 2001-11-13 2002-10-22 半導体装置及びその製造方法 Expired - Fee Related JP3856750B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法
US10/292,928 US6861335B2 (en) 2001-11-13 2002-11-13 Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
US11/053,874 US7153715B2 (en) 2001-11-13 2005-02-10 Semiconductor device and method for fabricating the same
US11/602,952 US7435994B2 (en) 2001-11-13 2006-11-22 Semiconductor device and method for fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-346802 2001-11-13
JP2001346802 2001-11-13
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006201096A Division JP2007013191A (ja) 2001-11-13 2006-07-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218470A JP2003218470A (ja) 2003-07-31
JP3856750B2 true JP3856750B2 (ja) 2006-12-13

Family

ID=26624491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307151A Expired - Fee Related JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6861335B2 (ja)
JP (1) JP3856750B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7504658B2 (en) * 2003-03-18 2009-03-17 Mike Kunze Sensor elements with cantilevered bar structures made of semiconductors based on group III-nitride
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
JP4218597B2 (ja) 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
US7026653B2 (en) * 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
WO2005091391A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and method of producing the same
JP4621201B2 (ja) * 2004-03-25 2011-01-26 出光興産株式会社 有機エレクトロルミネッセンス素子
KR100541110B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
CN100463102C (zh) * 2004-11-23 2009-02-18 北京大学 GaN基外延层的大面积、低功率激光剥离方法
KR101114168B1 (ko) 2005-01-11 2012-06-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5084108B2 (ja) * 2005-03-15 2012-11-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100665173B1 (ko) * 2005-04-26 2007-01-09 삼성전기주식회사 질화물층의 제조방법 및 이를 이용한 수직구조 질화물반도체 발광소자의 제조방법
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
US8691674B2 (en) * 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 3−5族窒化物半導体基板の製造方法
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
TW200840082A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen LED structure made of ZnO
JP5026946B2 (ja) * 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法
JP5388099B2 (ja) 2007-12-28 2014-01-15 国立大学法人大阪大学 コアシェル型量子ドット蛍光微粒子
JP4599442B2 (ja) 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
KR100982993B1 (ko) 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
JP5258707B2 (ja) 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
KR101078060B1 (ko) * 2009-08-26 2011-10-31 서울옵토디바이스주식회사 레이저 리프트 오프 기술을 사용하여 발광 다이오드를 제조하는 방법
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
JP5731785B2 (ja) * 2010-09-30 2015-06-10 スタンレー電気株式会社 積層半導体および積層半導体の製造方法
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8637382B2 (en) * 2011-08-01 2014-01-28 Silicon Genesis Corporation Layer transfer of films utilizing thermal flux regime for energy controlled cleaving
EP2618385A1 (de) 2012-01-20 2013-07-24 AZUR SPACE Solar Power GmbH Halbzeug einer Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle
JP5535250B2 (ja) * 2012-01-27 2014-07-02 株式会社東芝 半導体発光素子の製造方法
CN103305909B (zh) * 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP5521242B1 (ja) * 2013-06-08 2014-06-11 エルシード株式会社 SiC材料の製造方法及びSiC材料積層体
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
CN107978548B (zh) * 2017-11-20 2019-07-05 厦门市三安光电科技有限公司 微元件的巨量转移方法
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539206A (en) * 1995-04-20 1996-07-23 Loral Vought Systems Corporation Enhanced quantum well infrared photodetector
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2001119104A (ja) 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001352098A (ja) * 2000-06-07 2001-12-21 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20070108639A1 (en) 2007-05-17
US7435994B2 (en) 2008-10-14
US20050199901A1 (en) 2005-09-15
JP2003218470A (ja) 2003-07-31
US6861335B2 (en) 2005-03-01
US7153715B2 (en) 2006-12-26
US20030089906A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
JP3856750B2 (ja) 半導体装置及びその製造方法
JP3525061B2 (ja) 半導体発光素子の製造方法
JP3557011B2 (ja) 半導体発光素子、及びその製造方法
JP3962282B2 (ja) 半導体装置の製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
US20040065889A1 (en) Semiconductor wafer, semiconductor device, and methods for fabricating the same
JP2000323797A (ja) 窒化物半導体レーザ及びその製造方法
JP3998639B2 (ja) 半導体発光素子の製造方法
JP2006041491A (ja) 半導体レーザ素子及びその製造方法
JP2006237074A (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP4015865B2 (ja) 半導体装置の製造方法
JP2001217506A (ja) 半導体基板およびその作製方法および発光素子
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP3962283B2 (ja) 半導体装置の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
JP4295489B2 (ja) 半導体装置の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP3862602B2 (ja) 半導体装置の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2007184644A (ja) 半導体装置及びその製造方法
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP4141076B2 (ja) Iii族窒化物半導体基板の製造方法
JP4656888B2 (ja) 基板の分割方法
JP4799582B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees