JP3856750B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3856750B2
JP3856750B2 JP2002307151A JP2002307151A JP3856750B2 JP 3856750 B2 JP3856750 B2 JP 3856750B2 JP 2002307151 A JP2002307151 A JP 2002307151A JP 2002307151 A JP2002307151 A JP 2002307151A JP 3856750 B2 JP3856750 B2 JP 3856750B2
Authority
JP
Japan
Prior art keywords
layer
substrate
epitaxial growth
semiconductor
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002307151A
Other languages
English (en)
Other versions
JP2003218470A (ja
Inventor
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002307151A priority Critical patent/JP3856750B2/ja
Priority to US10/292,928 priority patent/US6861335B2/en
Publication of JP2003218470A publication Critical patent/JP2003218470A/ja
Priority to US11/053,874 priority patent/US7153715B2/en
Priority to US11/602,952 priority patent/US7435994B2/en
Application granted granted Critical
Publication of JP3856750B2 publication Critical patent/JP3856750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば短波長発光ダイオード、短波長半導体レーザや高温・高速トランジスタに利用できる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、窒化物半導体は、禁制帯幅が大きいので（例えばＧａＮで室温３．４ｅＶ程度）、緑色・青色あるいは白色といった比較的短波長領域での可視域発光ダイオード、あるいは、光ディスクの大容量化に有効な短波長半導体レーザを実現できる材料である。窒化物半導体は、特に発光ダイオードの活性層として一般に広く使用されており、また、青色又は青紫色レーザは高密度光ディスクの読み出し・書き込み用光源としてその商品化が強く望まれている。
【０００３】
一般に、窒化物半導体層を形成するには、主面がほぼ（０００１）面であるサファイア基板の上に、例えば有機金属気相成長（ＭＯＣＶＤ）法などのＣＶＤ法により、デバイスを構成する各窒化物半導体層を形成している。また、半導体レーザを作製する場合には、各窒化物半導体層のエピタキシャル成長後、導波路構造及び電極の形成に続いて、共振器作製のために、半導体レーザの端部に共振器面となるへき開面を形成する必要がある。この際に、サファイア基板と窒化物半導体とでは結晶構造がｃ面（（０００１）面）内で３０°回転していること、サファイアが強固な材料であることなどにより、基板全体をへき開するのが困難であった。このため、良好な共振器面（ミラー）を得ることができず、半導体レーザのしきい値電流の低減等の特性改善が困難であった。
【０００４】
この問題を解決するために、窒化物半導体層のエピタキシャル成長後、窒化物半導体層のへき開面に平行なへき開面が形成されるような材料からなる転写用基板に窒化物半導体層を接着し、その後、窒化物半導体層とサファイア基板とを互いに分離させて、窒化物半導体層及び転写用基板の劈開を行なう方法が提案された。この方法では、窒化物半導体層とサファイア基板との分離は、サファイア基板の裏面からレーザ光を照射してサファイア基板との界面に存在するＧａＮ層などを分解又は融解することで実現しようとしている。この方法によれば、例えば転写用基板としてＳｉ（００１）基板を用い、接着時にＳｉのへき開面とＧａＮのへき開面を平行にしておくことで、窒化物半導体層に、平坦でかつ互いに平行な２つの共振器面を形成できる。その結果、半導体レーザの低しきい値電流の実現・長寿命化等の特性改善が期待できる。
【０００５】
以下、上記窒化物半導体装置の製造方法について説明する。図１５（ａ）〜（ｄ）は、上記従来の窒化物半導体装置の製造方法を示す断面図である。
【０００６】
まず、図１５（ａ）に示す工程で、サファイア基板１０１（ウエハ）の上に、例えば有機金属気相成長法（Metal Organic Chemical Vapor Deposition:ＭＯＣＶＤ）を用いてＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含み、ｐｎ接合部を有する多層構造のエピタキシャル成長層１０３を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層１０３に導波路構造が組み込まれている。
【０００７】
次に、図１５（ｂ）に示す工程で、エピタキシャル成長層１０３を主面がほぼ（００１）面であるＳｉ基板１０４に接着し、図１５（ｃ）に示す工程で、サファイア基板１０１の裏面からＫｒＦエキシマレーザ光（波長２４８ｎｍ）を照射する。
【０００８】
図１６は、サファイア基板１０１と窒化物半導体層中のＧａＮ層とのバンド状態を示すエネルギバンド図である。同図に示すように、サファイア基板１０１のバンドギャップ（禁制帯幅）は広いので、ＫｒＦエキシマレーザ光の出力はサファイア基板１０１には吸収されることがない。そして、ＧａＮ層のバンドギャップ（禁制帯幅）が小さいことから、照射されたレーザ光はＧａＮ層で吸収されるので、非常にレーザのパワーが大きい場合には光エネルギーが結合を切ることに消費されるために、サファイア基板１０１との界面付近にてＧａＮ層の結合が分解する。
【０００９】
これにより、図１５（ｄ）に示すように、サファイア基板１０１とエピタキシャル成長層１０３とが互いに分離する。その後、Ｓｉ基板１０４上のエピタキシャル成長層１０３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層１０３とＳｉ基板１０４とを互いに接着する。
【００１０】
以上の製造方法により、半導体レーザに平坦な共振器面が形成できる。また、窒化物半導体層をＳｉ基板に接着しているので、放熱性がサファイア基板に比べ良好なため、半導体レーザの長寿命化も期待できる。
【００１１】
【特許文献１】
特表２００１−５０１７７８号公報の図１及び要約書
【特許文献２】
特開２０００−９１６３２号公報の図１及び要約書
【００１２】
【発明が解決しようとする課題】
しかしながら、上記のような窒化物半導体装置の製造方法では、以下のような不具合があった。
【００１３】
図１５（ｃ）に示す工程で、ＫｒＦエキシマレーザ光の照射により、エピタキシャル成長層１０３とサファイア基板１０１との境界部に近いＧａＮ層において結晶欠陥あるいはクラックが入りやすい。その結果、半導体レーザのパワー調整の最適範囲が狭くなる。また、厚みが４μｍ程度の薄いエピタキシャル成長層を有するものでは、エピタキシャル成長層の表面にまで結晶欠陥やクラックが伝わるために、窒化物半導体層（エピタキシャル成長層）の合計膜厚を例えば１０μｍ程度と厚くする必要があった。しかしながら、サファイア基板上の窒化物半導体層を厚膜化すると、サファイア基板と窒化物半導体層との熱膨張係数の差によって、エピタキシャル成長後の冷却時に生じるウエハ全体の反りが顕著になり、平坦な転写用基板とウエハとの接着が困難であるという課題があった。
【００１４】
本発明の目的は、ウエハの反りを抑制しつつ、結晶欠陥の少ないエピタキシャル成長層を有する半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、上記単結晶基板の上面を覆うように、上記半導体層の最下部よりも小さい禁制帯幅を有するスペーサ層を形成する工程（ａ）と、上記スペーサ層の上に、上記半導体層を形成する工程（ｂ）と、上記単結晶基板の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記スペーサ層に照射して、上記半導体層を上記単結晶基板から分離する工程（ｃ）とを含んでいる。
【００１６】
この方法により、工程（ｃ）においては、単結晶基板と半導体層との間に、単結晶基板の禁制帯幅よりも小さい禁制帯幅を有するスペーサ層が介在している状態で、スペーサ層に光が照射されるので、光のエネルギーが主としてスペーサ層で吸収される。その結果、スペーサ層のうち単結晶基板との境界部が主として分解又は融解することにより、単結晶基板と半導体層とが互いに分離する。したがって、低い照射光パワー密度、半導体層に結晶欠陥やクラックを発生させることなく、例えば５μｍ以下と薄い半導体層を基板から分離することが可能となる。
【００１７】
上記工程（ｂ）では、上記半導体層として窒素を含む化合物半導体層を形成することができる。
【００１８】
上記工程（ｂ）では、上記半導体層としてIII-V 族化合物半導体層を形成することができる。
【００１９】
上記工程（ａ）では、上記スペーサ層としてＺｎＯ層を形成し、上記工程（ｂ）では、上記半導体層の最下部を上記ＺｎＯ層の禁制帯幅よりも大きいIII-V 族化合物材料により構成することにより、ＺｎＯ層の禁制帯幅が比較的小さいことを利用して、半導体層と単結晶基板とを容易に互いに分離することができる。つまり、照射した光が主としてＺｎＯ層で吸収される結果、低い照射光パワー密度で、半導体層に結晶欠陥やクラックを発生させることなく、例えば５μｍ以下と薄い半導体層を基板から分離することが可能となる。
【００２０】
上記工程（ａ）では、上記スペーサ層として窒素を含むIII-V 族化合物半導体層を形成し、上記工程（ｂ）では、上記半導体層の最下部を上記スペーサ層よりも禁制帯幅の大きい窒素を含むIII-V 族化合物半導体層により構成することにより、スペーサ層の禁制帯幅が比較的小さいことを利用して、半導体層と単結晶基板とを容易に互いに分離することができる。つまり、照射した光が主としてスペーサ層で吸収される結果、低い照射光パワー密度で、半導体層に結晶欠陥やクラックを発生させることなく、例えば５μｍ以下と薄い半導体層を基板から分離することが可能となる。
【００２１】
上記工程（ａ）では、上記スペーサ層としてＩｎx Ｇａ1-x Ｎ層（０＜ｘ≦１）を形成し、上記工程（ｂ）では、上記半導体層の最下部をＡｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により構成することができる。
【００２２】
上記工程（ａ）では、上記スペーサ層としてＧａＮ層を形成し、上記工程（ｂ）では、上記半導体層の最下部をＡｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により構成することにより、半導体層の薄膜化を図ることができる。
【００２３】
上記工程（ａ）では、上記スペーサ層としてＧａＮ層を形成し、上記工程（ｂ）では、上記半導体層の厚みを０．５μｍ以上で４μｍ未満の範囲の値にすることが好ましい。
【００２４】
上記工程（ａ）の後で上記工程（ｂ）の前に、上記スペーサ層の上に、複数の薄膜を逐次組成を変化させて積層してなる積層部を形成する工程をさらに含み、上記工程（ｂ）では、上記積層部の上に上記半導体層を形成することにより、光の照射によってスペーサ層に結晶欠陥やクラックなどが生じても、結晶欠陥やクラックの半導体層への伝播が積層部でくい止められるので、結晶性の良好な半導体層が得られる。
【００２５】
上記積層部が、量子井戸層と障壁層とを交互に積層して形成される多重量子井戸層であることにより、多重量子井戸層を利用した高性能のデバイスを形成することができる。
【００２６】
上記工程（ｂ）が、上記スペーサ層を互いに間隙をあけて覆う，複数の被覆部を形成する副工程（ｂ１）と、上記スペーサ層及び上記複数の被覆部を覆うように上記半導体層を形成する工程（ｂ２）とを含むことにより、半導体層のうち被覆部の上に沿って横方向に成長する部分には、結晶欠陥やクラックが少ないことを利用して、結晶性の良好な半導体層を得ることができる。
【００２７】
その場合、上記副工程（ｂ２）が、上記工程（ｂ１）の前に、上記スペーサ層を覆う上記半導体層の一部互いに間隙をあけて覆う，複数の被覆部を形成するステップと、上記工程（ｂ１）の後で、上記各被覆部同士の間隙から、上記半導体層の残部を形成するステップとを含むことができる。
【００２８】
上記副工程（ｂ２）では、多層の絶縁膜または金属膜によって構成される被覆部を形成することにより、上述の効果に加えて、光をスペーサ層と単結晶基板との間に集中させることが可能となり、その結果、半導体層における結晶欠陥やクラックの発生を抑制することができる。
【００２９】
上記副工程（ｂ２）では、上記スペーサ層よりも熱伝導率の低い材料からなる被覆部を形成することにより、上述の効果に加えて、熱をスペーサ層と単結晶基板との間に集中させることが可能となり、その結果、半導体層における結晶欠陥やクラックの発生を抑制することができる。
【００３０】
上記工程（ｃ）では、上記半導体層の最下部の禁制帯幅より小さいエネルギーの光を照射することにより、半導体層の分解又は融解をより確実に回避しつつ、スペーサ層の分解又は融解による半導体層と単結晶基板との分離を行なうことができる。
【００３１】
上記工程（ａ）の前に、上記単結晶基板の上に、上記工程（ｃ）で照射される光のエネルギーよりも大きい禁止帯幅を有し、工程（ｃ）における上記スペーサ層と上記単結晶基板との格子不整合による歪みを緩和するためのバッファ層を形成する工程をさらに含み、上記工程（ａ）では、上記スペーサ層を上記バッファ層の上に形成することにより、スペーサ層における欠陥の発生をできるだけ回避することができる。その結果、結晶性の良好な半導体層が得られることになる。
【００３２】
上記バッファ層を形成する工程では、上記バッファ層として厚みが０．５μｍ以上で２μｍ以下のＡｌＮバッファ層を形成することにより、結晶性が極めて良好な半導体層を形成することができる。
【００３３】
上記単結晶基板の上に、厚みが０．５μｍ以上のＡｌＮバッファ層を形成する工程を含む場合には、上記工程（ａ）では、上記スペーサ層としてＩｎx Ｇａ1-x Ｎ層（０＜ｘ≦１）又はＧａＮ層を形成し、上記工程（ｂ）では、上記スペーサ層の上に、最下部がＡｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により構成されるように上記半導体層を形成することが好ましい。
【００３４】
上記工程（ｃ）では、パルス状に発振するレーザからの光を上記単結晶基板の裏面から照射することにより、光の出力パワーを増大させることができ、その結果、スペーサ層を速やかに分解又は融解して、半導体層を基板から分離することが可能となる。
【００３５】
上記工程（ｃ）では、水銀灯の輝線を上記単結晶基板の裏面から照射することにより、例えば窒素を含むIII-V 族化合物半導体層では３６５ｎｍ輝線のエネルギーより大きな禁制帯幅を有するものと小さな禁制帯幅を有するものとを膜の組成の変化で作製できるので、窒素を含むIII-V 族化合物半導体層により、スペーサ層と半導体層とを形成することが可能となる。
【００３６】
上記工程（ｃ）では、上記単結晶基板を加熱することにより、スペーサ層を形成する際に熱膨張係数の差により生じた膜中のストレスを緩和することができるので、大面積の単結晶基板上に形成された半導体層を単結晶基板から分離させることが容易となる。
【００３７】
上記工程（ｃ）における単結晶基板の加熱温度は、４００℃以上７５０℃以下の範囲にあることが好ましい。
【００３８】
上記工程（ｃ）では、上記光を、光源からの光束が上記単結晶基板の面内をスキャンするように照射することにより、大面積の単結晶基板上に形成された半導体層を単結晶基板から分離させることが容易となる。
【００３９】
上記単結晶基板として、サファイア基板，ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板，ＬｉＧａx Ａｌ1-x Ｏ2 （０≦ｘ≦１）混晶基板の中から選ばれる１つの基板を用いることが好ましい。サファイア基板を用いることにより、初期成長を改善し結晶性の良好な窒素を含むIII-V 族化合物半導体層をその上に形成することができる。また、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板，又はＬｉＧａx Ａｌ1-x Ｏ2 混晶基板を用いることにより、単結晶基板の格子定数が窒素を含むIII-V 族化合物半導体層と近くなるので、結晶性の良好な窒素を含むIII-V 族化合物からなる半導体層をその上に形成することが可能となる。
【００４０】
上記工程（ｂ）の後で上記工程（ｃ）の前に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記工程（ｃ）では、上記半導体層を上記単結晶基板から上記転写用基板に移動させてもよい。また、上記工程（ｃ）の後に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記半導体層を上記単結晶基板から上記転写用基板に移動させる工程をさらに含むこともできる。このいずれかにより、半導体層を転写用基板と固着させた状態で単結晶基板から分離できる。したがって、転写用基板と半導体層との結晶方位を、転写用基板のへき開面と半導体層のへき開面とが共通の平面上に位置するように調整することができる。すなわち、単結晶基板とその上にエピタキシャル成長された半導体層とのへき開面が一致しない場合や単結晶基板がへき開の困難な材料である場合にも、半導体層と同時にへき開が可能な材料を転写用基板として選択することにより、端面に平坦なへき開面を形成することが可能になる。したがって、例えば半導体装置が半導体レーザである場合には、平坦なへき開面を共振器面とする光出力の高い半導体レーザが得られる。
【００４１】
上記転写用基板として、Ｓｉ基板，ＧａＡｓ基板，ＧａＰ基板及びＩｎＰ基板の中から選ばれる１つの基板を用いることにより、良好なへき開面が容易に得られる。
【００４２】
本発明の第２の半導体装置の製造方法は、単結晶基板の上に、厚みが０．５μｍ以上のＡｌＮバッファ層を形成する工程（ａ）と、上記ＡｌＮバッファ層を覆い、最下部がＡｌy Ｇａ1-y Ｎ層（０≦ｙ＜１）により構成される半導体層を形成する工程（ｂ）と、上記ＡｌＮバッファ層の禁制帯幅より小さく、かつ、上記半導体層の最下部の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記半導体層に照射して、上記半導体層を上記単結晶基板から分離する工程（ｃ）とを含んでいる。
【００４３】
この方法により、ＡｌＮバッファ層の上に、極めて結晶性の良好な半導体層を形成することが可能になる。
【００４４】
本発明の第３の半導体装置の製造方法は、単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、上記単結晶基板を覆うように、複数の薄膜を逐次組成を変化させて積層してなる欠陥進展防止用の積層部を形成する工程（ａ）と、上記積層部の上に上記半導体層を形成する工程（ｂ）とを含んでいる。
【００４５】
この方法により、バルクの単結晶基板あるいは単結晶基板に接触する初期成長層に結晶欠陥やクラックが多く存在する場合でも、単結晶基板中の結晶欠陥やクラックの半導体層への伝播が積層部において阻止されるので、結晶性の良好な半導体層が得られる。
【００４６】
上記工程（ａ）では、互いに組成が異なる２つの薄膜を交互に積層して上記積層部を形成することにより、単結晶基板中の結晶欠陥やクラックの半導体層への伝播を阻止する効果をより確実に発揮することができる。
【００４７】
上記工程（ａ）では、上記複数の薄膜が量子井戸層と障壁層とである多重量子井戸構造を有する積層部を形成することにより、多重量子井戸構造を利用した高性能の半導体装置を形成することができる。
【００４８】
上記工程（ａ）では、上記量子井戸層又は障壁層のいずれか一方にオン電圧の印加に伴いキャリアの浸みだしが可能な程度に高濃度のドーパントを含ませることにより、クラックが入らずかつ低抵抗の半導体層を実現し、高性能の半導体装置を得ることができる。例えば、工程（ｂ）の後、半導体層を転写用基板に移動させて、半導体層をレーザ発光素子の活性領域上に設けた場合には、活性領域へのキャリアの供給に対して積層部における抵抗が小さいので、半導体レーザの光出力を向上させることができる。
【００４９】
本発明の半導体装置は、基板と、上記基板上に設けられ、発光領域となる活性層を含む半導体層と、上記半導体層の上に設けられ、量子井戸層と障壁層とを交互に積層してなる多重量子井戸層とを備えている。
【００５０】
これにより、多重量子井戸層がレーザ発光素子の活性領域となる半導体層の上に設けられているので、多重量子井戸層を利用した高性能のレーザ素子が得られる。
【００５１】
上記量子井戸層又は上記障壁層のいずれか一方がオン電圧の印加に伴いキャリアの浸みだしが可能な程度に高濃度のドーパントを含んでいること活性領域へのキャリアの供給に対して多重量子井戸層における抵抗が小さいことを利用して、半導体レーザの光出力を向上させることができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。
【００５３】
まず、図１（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えばＲＦスパッタリングにより、スペーサ層となる厚み約１００ｎｍのＺｎＯ層２を形成し、さらに、有機金属気相成長（Metal Organic Cheｍical Vapor Deposition：ＭＯＣＶＤ）により、ＺｎＯ層２の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３（厚み５μｍ）を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【００５４】
次に、図１（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図１（ｃ）に示す工程で、サファイア基板１の裏面からＫｒＦエキシマレーザ光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射して、エピタキシャル成長層３とサファイア基板１とを互いに分離する。レーザ光は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，ＺｎＯ層２及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【００５５】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【００５６】
これにより、図１（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【００５７】
図２は、図１（ａ）に示す工程で形成される積層構造の例を示す断面図である。この例では、半導体レーザの構造を示しており、エピタキシャル成長層３は、厚み約３μｍのｎ−ＧａＮ層３ａと、厚み約１００ｎｍのｎ−Ａｌ0.05Ｇａ0.95Ｎ層３ｂと、厚み６ｎｍのＩｎ0.05Ｇａ0.95Ｎ層及び厚み約３ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層を交互に３周期だけ積層してなる２井戸層の発光領域３ｃと、厚み約１００ｎｍのｐ−Ａｌ0.05Ｇａ0.95Ｎ層３ｄと、厚み約４００ｎｍのｐ−ＧａＮ層３ｅとを有している。
【００５８】
図３は、図１（ｄ）に示す工程で形成される積層構造の例を示す図である。図３に示すように、図２に示すエピタキシャル成長層３が上下逆転した状態でＳｉ基板４上に搭載されており、さらに、エピタキシャル成長層３の上に例えばＴｉ／Ａｌからなるｎ型用電極１０が形成されている。
【００５９】
ただし、本発明におけるエピタキシャル成長層３は、図２，図３に示す構造に限定されるものではなく、他の構造を有する発光ダイオード，半導体レーザや、他の構造を有する半導体レーザ以外の半導体装置、例えばＭＥＳＦＥＴ，ＨＥＭＴ，ショットキーダイオードなどについても本発明を適用することができる。
【００６０】
図４は、本実施形態のサファイア基板１と、スペーサ層であるＺｎＯ層２と、エピタキシャル成長層３中のＧａＮ層とのバンド構造を示すエネルギバンド図である。同図に示すように、ＺｎＯ層２のバンドギャップ（禁制帯幅）は、３．２７ｅＶであり、ＧａＮ層のバンドギャップ（３．３９ｅＶ）よりも小さい。
【００６１】
本実施形態では、ウエハの裏面に照射されたレーザ光が、主にＺｎＯ層２で吸収されてエピタキシャル成長層３にはわずかしか到達しない。したがって、ＺｎＯ層２全体あるいはＺｎＯ層２のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３がほとんど融解しないことから、エピタキシャル成長層３中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層３の厚みを５μｍ以下にしても、エピタキシャル成長層３の結晶性を良好に維持しつつ、エピタキシャル成長層３とサファイア基板１とを互いに分離することができる。さらに、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【００６２】
ここで、低い光パワー密度とは、例えばＹＡＧレーザの第３高調波のレーザ光を使用した場合、従来の窒化物半導体装置のごとく（図１６（ｃ）参照）、ＧａＮ層とサファイア基板とが直接接している場合に、ＧａＮ層が互いに分離する閾値パワー密度が約２００ｍＪ／ｃｍ2 であるので、これより小さい値の光パワー密度のことをいう。
【００６３】
なお、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【００６４】
（第２の実施形態）
図５（ａ）〜（ｄ）は、本発明の第２の実施形態における半導体装置の製造方法を示す断面図である。
【００６５】
まず、図５（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えばＭＯＣＶＤにより、スペーサ層となる厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成し、さらに、同じ装置内でのＭＯＣＶＤにより、Ｉｎ0.1 Ｇａ0.9 Ｎ層５の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３（厚み５μｍ）を形成する。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【００６６】
次に、図５（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図５（ｃ）に示す工程で、サファイア基板１の裏面からＫｒＦエキシマレーザ光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射して、エピタキシャル成長層３とサファイア基板１とを互いに分離する。レーザ光は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ層５及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【００６７】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【００６８】
また、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【００６９】
これにより、図５（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【００７０】
本実施形態においては、図５（ａ），図５（ｄ）に示す工程で、例えば、それぞれ図２，図３に示す構造において、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9 Ｎ層５を設けた構造が得られることになる。
【００７１】
図６は、本実施形態のサファイア基板１と、Ｉｎ0.1 Ｇａ0.9 Ｎ層５と、エピタキシャル成長層３中のＧａＮ層とのバンド構造を示すエネルギバンド図である。同図に示すように、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップ（禁制帯幅）は、３．０ｅＶであり、ＧａＮ層のバンドギャップ（３．３９ｅＶ）よりも小さい。
【００７２】
従って、本実施形態では、第１の実施形態におけるＺｎＯ層２（スペーサ層）をＩｎ0.1 Ｇａ0.9 Ｎ層５によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主にＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収されてエピタキシャル成長層３にはわずかしか到達しない。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全体あるいはＩｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３がほとんど融解しないことから、エピタキシャル成長層３中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層３の厚みを５μｍ以下にしても、エピタキシャル成長層３の結晶性を良好に維持しつつ、エピタキシャル成長層３とサファイア基板１とを互いに分離することができる。さらに、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第１の実施形態と基本的は同じ効果を発揮することができる。
【００７３】
しかも、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップは、第１の実施形態におけるＺｎＯ層２のバンドギャップよりも狭いので、本実施形態では、第１の実施形態よりもさらに低温で分離を行なうことができ、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【００７４】
（第３の実施形態）
図７（ａ）〜（ｄ）は、本発明の第３の実施形態における半導体装置の製造方法を示す断面図である。
【００７５】
まず、図７（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えばＭＯＣＶＤにより、スペーサ層となる厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成し、さらに、同じ装置内でのＭＯＣＶＤにより、Ｉｎ0.1 Ｇａ0.9 Ｎ層５の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３（厚み５μｍ）を形成する。本実施形態では、Ｉｎ0.1 Ｇａ0.9 Ｎ層に直接接触して、Ａｌ0.1 Ｇａ0.9 Ｎ層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【００７６】
次に、図７（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図７（ｃ）に示す工程で、サファイア基板１の裏面から、ＹＡＧレーザの第三次高調波レーザ光（波長３５５ｎｍ、エネルギー３．４９ｅＶに相当）あるいは低圧水銀灯輝線（波長３６５ｎｍ、エネルギー３．３９ｅＶに相当）を照射して、エピタキシャル成長層３とサファイア基板１とを互いに分離する。レーザ光又は低圧水銀灯輝線は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ層５及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【００７７】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【００７８】
また、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【００７９】
これにより、図７（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【００８０】
本実施形態においては、図７（ａ），図７（ｄ）に示す工程で、例えば、それぞれ図２，図３に示す構造において、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9 Ｎ層５を設けた構造が得られることになる。
【００８１】
図８は、本実施形態のサファイア基板１と、Ｉｎ0.1 Ｇａ0.9 Ｎ層５と、エピタキシャル成長層３中のＡｌ0.1 Ｇａ0.9 Ｎ層とのバンド構造を示すエネルギバンド図である。同図に示すように、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップ（禁制帯幅）Ｅ１は、３．０ｅＶであり、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップＥ２（３．５７ｅＶ）よりも小さく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップのバンドギャップＥ２はサファイア基板１のバンドギャップＥ０よりも小さい。そして、本実施形態では、剥離のために用いるレーザ光のエネルギーｈνは、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップＥ１よりも大きく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップＥ２よりも小さい。
【００８２】
従って、本実施形態では、第１の実施形態におけるＺｎＯ層２をＩｎ0.1 Ｇａ0.9 Ｎ層５によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主としてＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収されてエピタキシャル成長層３にはほとんど到達しない。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全体あるいはＩｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３がほとんど融解しないことから、エピタキシャル成長層３中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層３の厚みを５μｍ以下にしても、エピタキシャル成長層３の結晶性を良好に維持しつつ、エピタキシャル成長層３とサファイア基板１とを互いに分離することができる。
【００８３】
さらに、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第１，第２の実施形態と基本的は同じ効果を発揮することができる。
【００８４】
しかも、本実施形態におけるＩｎ0.1 Ｇａ0.9 Ｎ層５とＡｌ0.1 Ｇａ0.9 Ｎ層とのバンドギャップの差（０．５７ｅＶ）は、第１の実施形態におけるＺｎＯ層２とＧａＮ層とのバンドギャップの差（０．１２ｅＶ）や、第２の実施形態におけるＩｎ0.1 Ｇａ0.9 Ｎ層５とＧａＮ層とのバンドギャップの差（０．３９ｅＶ）よりも大きいので、本実施形態では、第１，第２の実施形態よりもさらに、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【００８５】
特に、ＹＡＧレーザの第三次高調波レーザ光（波長３５５ｎｍ）を用いると、このレーザ光はＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収されるが、エピタキシャル成長層の最下部であるＡｌ0.1 Ｇａ0.9 Ｎ層ではほとんど吸収されないので、より効果的にＩｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界面付近の領域のみを分解又は融解させることができる。
【００８６】
−変形例−
図１８は、第３の実施形態の変形例に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【００８７】
この変形例では、Ｉｎ0.1 Ｇａ0.9 Ｎ層５に代えて、厚み０．３μｍのＧａＮ層５’を用いている。エピタキシャル成長層３の基本的な構造は、第３の実施形態と同様に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造を有し、その厚みは１μｍである。そして、本変形例では、ＧａＮ層５’に直接接触して、Ａｌ0.1 Ｇａ0.9 Ｎ層が形成されている。
【００８８】
本変形例には、ＧａＮ層５’のバンドギャップＥ１’（禁制帯幅）は３．４ｅＶであり、同図に示すように、ＧａＮ層５’のバンドギャップＥ１’はＡｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップＥ２（３．５７ｅＶ）よりも小さく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップＥ２はサファイア基板１のバンドギャップＥ０よりも小さい。そして、本変形例においても、剥離のために用いるレーザ光のエネルギーｈνは、ＧａＮ層５’のバンドギャップＥ１’よりも大きく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップＥ２よりも小さい。したがって、本変形例は、第３の実施形態と同じ効果を発揮することができる。
【００８９】
また、本変形例によると、第３の実施形態の効果に加えて、以下の効果が得られる。図１７に示すように、サファイア基板１０１の上に単層のＧａＮ層が設けられている従来の半導体装置においては、エピタキシャル成長層１０３全体の厚みは、種々の手段を講じても４μｍが下限であり、それよりも薄くすると、割れや剥がれが長じるという不具合があった。その原因は、エピタキシャル成長層の下端部で空気が発生したり、ストレスが開放されるときに衝撃が印加されることによるといわれている。
【００９０】
それに対し、本変形例においては、エピタキシャル成長層３全体の厚みを４μよりも薄くすることができる（本変形例においては、ＧａＮ層５’をエピタキシャル成長層として扱ったとしても、１．３μｍ）。したがって、サファイア基板とエピタキシャル成長層（窒化物半導体層）との熱膨張係数の差に起因するウエハ全体の反りを抑制することができるので、平坦な転写用基板とウエハとの接着が容易になる。そして、このような薄膜化されたエピタキシャル成長層を用いて、発光ダイオード，半導体レーザ，高温・高速トランジスタを形成すれば、エピタキシャル成長層が薄膜であることにより、例えば直列抵抗の低減といったデバイス特性の向上を図ることができる。
【００９１】
（第４の実施形態）
図９（ａ）〜（ｄ）は、本発明の第４の実施形態における半導体装置の製造方法を示す断面図である。
【００９２】
まず、図９（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えば５００℃程度の低温でのＭＯＣＶＤにより、厚みが約３０ｎｍのＡｌＮバッファ層６を形成した後、ＭＯＣＶＤにより、ＡｌＮバッファ層６の上に、スペーサ層となる厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成し、さらに、同じ装置内でのＭＯＣＶＤにより、Ｉｎ0.1 Ｇａ0.9 Ｎ層５の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３（厚み５μｍ）を形成する。本実施形態では、Ｉｎ0.1 Ｇａ0.9 Ｎ層に直接接触して、エピタキシャル成長層３中のＧａＮ層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【００９３】
次に、図９（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図９（ｃ）に示す工程で、サファイア基板１の裏面からＫｒＦエキシマレーザ光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射して、エピタキシャル成長層３とサファイア基板１とを互いに分離する。レーザ光は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ層５及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【００９４】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【００９５】
また、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【００９６】
これにより、図９（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【００９７】
本実施形態においては、図９（ａ），図９（ｄ）に示す工程で、例えば、それぞれ図２，図３に示す構造において、サファイア基板１の上にＡｌＮバッファ層６を設け、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9 Ｎ層５を設けた構造が得られることになる。
【００９８】
図１０は、本実施形態のサファイア基板１と、ＡｌＮバッファ層６と、Ｉｎ0.1 Ｇａ0.9 Ｎ層５と、エピタキシャル成長層３中のＧａＮ層とのバンド構造を示すエネルギバンド図である。同図に示すように、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップＥ１は、３．０ｅＶであり、ＧａＮ層のバンドギャップＥ４（３．３９ｅＶ）や、ＡｌＮバッファ層６のバンドギャップＥ３（６．１ｅＶ）よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーｈνは、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップＥ１よりも大きく、ＡｌＮバッファ層６のバンドギャップＥ３（６．１ｅＶ）よりも小さい。
【００９９】
従って、本実施形態では、第１の実施形態におけるＺｎＯ層２をＩｎ0.1 Ｇａ0.9 Ｎ層５によって置き換えた構成となっており、ウエハの裏面に照射されたレーザ光が、主としてＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収されてエピタキシャル成長層３にはほとんど到達しない。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全体あるいはＩｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３がほとんど融解しないことから、エピタキシャル成長層３中に結晶欠陥やクラックが発生するのを抑制することができる。すなわち、エピタキシャル成長層３の厚みを５μｍ以下にしても、エピタキシャル成長層３の結晶性を良好に維持しつつ、エピタキシャル成長層３とサファイア基板１とを互いに分離することができる。さらに、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。すなわち、第１，第２，第３の実施形態と基本的は同じ効果を発揮することができる。
【０１００】
しかも、本実施形態におけるＩｎ0.1 Ｇａ0.9 Ｎ層５とＧａＮ層とのバンドギャップの差（０．３９ｅＶ）は、第１の実施形態におけるＺｎＯ層２とＧａＮ層とのバンドギャップの差（０．１２ｅＶ）よりも大きいので、本実施形態では、第１の実施形態よりもさらに低温で分離を行なうことができ、結晶欠陥等の発生や基板の反りの発生をより効果的に抑制することができる。
【０１０１】
さらに、本実施形態においては、サファイア基板１と、スペーサ層であるＩｎ0.1 Ｇａ0.9 Ｎ層５との格子不整合による歪みを緩和するためのバッファ層であるＡｌＮバッファ層６が設けられているので、Ｉｎ0.1 Ｇａ0.9 Ｎ層５を直接サファイア基板１上に形成する場合に比べて、両者の格子不整合に起因する歪みが緩和され、Ｉｎ0.1 Ｇａ0.9 Ｎ層５及びエピタキシャル成長層５の結晶性は向上する。すなわち、第１〜第３の実施形態に比べて、さらに、エピタキシャル成長層５を用いて形成されるデバイスの特性（例えば半導体レーザにおいては、発光強度）の向上を図ることができる。
【０１０２】
−変形例−
図１９は、第４の実施形態の変形例に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【０１０３】
この変形例では、厚みが約３０ｎｍのＡｌＮバッファ層６に代えて、厚みが１μｍのＡｌＮバッファ層６’が形成されている。また、ＡｌＮバッファ層６’の上に、厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５に代えて、厚みが０．３μｍのＩｎ0.1 Ｇａ0.9 Ｎ層又はＧａＮ層からなるスペーサ層５”が形成されている。エピタキシャル成長層３の基本的な構造は、第４の実施形態と同様に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造を有している。そして、エピタキシャル成長層３の厚みは２μｍである。そして、本変形例では、スペーサ層５”に直接接触して、Ａｌ0.4 Ｇａ0.6 Ｎ層が形成されている。この変形例においては、スペーサ層５”に直接接触するＡｌＧａＮ層のＡｌ組成率は、３５５ｎｍ波長のレーザ光が吸収されない範囲である５％以上であればよい。
【０１０４】
本変形例では、スペーサ層５”のバンドギャップＥ２”は３．４ｅＶ又は３．０ｅＶであり、スペーサ層５”のバンドギャップＥ１”は、Ａｌ0.4 Ｇａ0.6 Ｎ層のバンドギャップＥ４’（４．３ｅＶ）や、ＡｌＮバッファ層６’のバンドギャップＥ３’（６．１ｅＶ）よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーｈνは、スペーサ層５”のバンドギャップＥ１”よりも大きく、ＡｌＮバッファ層６’のバンドギャップＥ３’（６．１ｅＶ）よりも小さい。したがって、本変形例では、第４の実施形態と同じ効果を発揮することができる。
【０１０５】
さらに、本変形例では、第４の実施形態の効果に加えて、以下の効果を発揮することができる。すなわち、第３の実施形態の変形例と同様に、エピタキシャル成長層３全体の厚みを４μよりも薄くすることができる（本変形例においては、スペーサ層５”をエピタキシャル成長層として扱ったとしても、２．３μｍ）。したがって、サファイア基板とエピタキシャル成長層（窒化物半導体層）との熱膨張係数の差に起因するウエハ全体の反りを抑制することができるので、平坦な転写用基板とウエハとの接着が容易になる。また、このようにＡｌＮバッファ層６’の厚みを従来の５０ｎｍから１μｍまで厚くすることにより、エピタキシャル成長層の結晶性を改善することが可能となる。第４の実施形態の構造では、エピタキシャル成長層（窒化物半導体層）の転位密度が１０9 ／ｃｍ2 程度であるが、本変形例ではエピタキシャル成長層（窒化物半導体層）の転位密度が１０8 ／ｃｍ2 程度であり、１桁小さい転位密度を実現することができる。このような結晶性改善の効果を確実に得るためには、ＡｌＮバッファ層６’の厚みが１μｍ以上であることが好ましい。
【０１０６】
（第５の実施形態）
図１１（ａ）〜（ｄ）は、本発明の第５の実施形態における半導体装置の製造方法を示す断面図である。
【０１０７】
まず、図１１（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えばＲＦスパッタリングにより、スペーサ層となる厚みが約１００ｎｍのＺｎＯ層２を形成した後、ＭＯＣＶＤにより、ＺｎＯ層２の上に、厚みが約３０ｎｍのＡｌ0.05Ｇａ0.95Ｎ層と厚みが約３０ｎｍのＡｌ0.1 Ｇａ0.9 Ｎ層とを５層ずつ積層したＡｌＧａＮ積層部７を形成する。その後、ＭＯＣＶＤにより、ＡｌＧａＮ積層部７の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３（厚み５μｍ）を形成する。本実施形態では、ＡｌＧａＮ積層部７に直接接触して、エピタキシャル成長層３中のＧａＮ層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【０１０８】
次に、図１１（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図１１（ｃ）に示す工程で、サファイア基板１の裏面から、ＹＡＧレーザの第３次高調波レーザ光（波長３５５ｎｍ，エネルギー３．４９ｅＶに相当）を照射することにより、サファイア基板１とエピタキシャル成長層３とを互いに分離する。レーザ光は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，ＺｎＯ層２，積層部７及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【０１０９】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【０１１０】
なお、ここで、ＹＡＧレーザの第３次高調波レーザ光（波長３５５ｎｍ）の光密度は、２００ｍＪ／ｃｍ2 以上であるのが望ましい。
【０１１１】
また、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【０１１２】
これにより、図１１（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【０１１３】
本実施形態においては、図１１（ａ），図１１（ｄ）に示す工程で、例えば、それぞれ図２，図３に示す構造において、ＺｎＯ層２に代えてＡｌＧａＮ積層部７を設けた構造が得られることになる。
【０１１４】
図１２は、本実施形態のサファイア基板１と、ＺｎＯ層２と、ＡｌＧａＮ積層部７と、エピタキシャル成長層３中のＧａＮ層とのバンド構造を示すエネルギバンド図である。
【０１１５】
本実施形態においても、ウエハの裏面に照射されたレーザ光が、主としてＺｎＯ層２で吸収されて、ＡｌＧａＮ積層部７やエピタキシャル成長層３にはほとんど到達しない。したがって、ＺｎＯ層２全体あるいはＺｎＯ層２のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３がほとんど融解しないことから、エピタキシャル成長層３中に結晶欠陥やクラックが発生するのを抑制することができる。また、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【０１１６】
しかも、図１１（ｄ）の拡大図に示すように、レーザ光の照射で生じたＺｎＯ層２内の結晶欠陥やクラックが、Ａｌ0.05Ｇａ0.95Ｎ層とＡｌ0.1 Ｇａ0.9 Ｎ層とを５層ずつ積層したＡｌＧａＮ積層部７の各層間の界面において終端される。したがって、より効果的に結晶欠陥やクラックのエピタキシャル成長層３への伝播を阻止することができ、エピタキシャル成長層５の結晶性は向上する。すなわち、第１〜第３の実施形態に比べて、さらに、エピタキシャル成長層３を用いて形成されるデバイスの特性（例えば半導体レーザにおいては、発光強度）の向上を図ることができる。
【０１１７】
なお、積層部７は、本実施形態のごとく互いに組成が異なる２つの薄膜を交互に積層して構成されている必要はなく、３つ以上の薄膜を交互に積層して形成してもよいし、複数の薄膜同士の組成がすべて異なっていてもよい。薄膜を形成していくごとに、逐次組成が異なれば、その境界で結晶欠陥やクラックの進展がくい止められるからである。
【０１１８】
さらに、このような積層部７を設ける場合には、必ずしもレーザ光の照射によりエピタキシャル成長層の基板からの分離を伴う必要はなく、基板上にエピタキシャル成長されたエピタキシャル成長層をそのまま用いてもよい。その場合には、ＺｎＯ層２などのスペーサ層は必ずしも必要でない。そして、エピタキシャル成長層を積層部７の上に形成することにより、エピタキシャル成長層における結晶欠陥やクラックが従来のデバイスよりも低減されるので、デバイスの特性（例えば半導体レーザの場合は発光強度）の向上を図ることができるという効果を発揮することができる。
【０１１９】
−変形例−
また、ＧａＮ積層部７は、多重量子井戸構造にすることもできる。図１３は、ＡｌＧａＮ積層部７を多重量子井戸構造にした本実施形態の変形例を示す断面図である。図１３に示すように、エピタキシャル成長層３は、サファイア基板から分離されてＳｉ基板４の上に搭載されており、エピタキシャル成長層３の上に、積層部７と、ＺｎＯ層２と、ｎ型電極１０とが順次設けられている。この構造は、エピタキシャル成長層３及び積層部７がサファイア基板から分離されてＳｉ基板上に移動された後の状態を示している。ただし、エピタキシャル成長層３及び積層部７をサファイア基板から分離する方法は、本実施形態の方法に限定されるものではなく、スペーサ層であるＺｎＯ層２がなくてもよい。エピタキシャル成長層３は、半導体レーザにおいては、図３に示すような構造を有していることになる。
【０１２０】
この例では、ＡｌＧａＮ積層部７は、高濃度のｐ型不純物がドープされた厚みが約２ｎｍのＡｌ0.05Ｇａ0.95Ｎ層７ａと、アンドープの厚みが約１０ｎｍのＡｌ0.1 Ｇａ0.9 Ｎ層ｂとを５層ずつ積層した構造となっている。このように、高濃度ドープされた複数の量子井戸を各々アンドープ層間に介在させる構造を採ることにより、欠陥領域を低減しつつ、低抵抗のｐ型領域を形成することができる。すなわち、バルクの単結晶基板に結晶欠陥やクラックが多く存在する場合でも、単結晶基板中の結晶欠陥やクラックの半導体層への伝播が積層部において阻止されるので、結晶性の良好な半導体層が得られる。そして、キャリアのエピタキシャル成長層３への供給効率を高めることができるので、デバイスの特性（例えば半導体レーザにおいては、発光強度）の向上と直列抵抗の低減とを図ることができる。
【０１２１】
（第６の実施形態）
図１４（ａ）〜（ｄ）は、本発明の第６の実施形態における半導体装置の製造方法を示す断面図である。
【０１２２】
まず、図１４（ａ）に示す工程で、主面がほぼ（０００１）面（ｃ面）であるサファイア基板１（ウエハ）を準備する。そして、サファイア基板１の上に、例えばＲＦスパッタリングにより、スペーサ層となる厚みが約１００ｎｍのＺｎＯ層２を形成した後、ＺｎＯ層２の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャル成長層３を形成する。そして、エピタキシャル成長層３の内部に、約１００ｎｍのタングステン層又はＳｉＯ2 ／ＴｉＯ2 多層膜からなる被覆部８を形成する。具体的には、例えば厚みが約１μｍのＧａＮ層をＺｎＯ層２の上に形成した後に、例えばＲＦスパッタリング法により、ＧａＮ層の上からタングステン膜あるいはＳｉＯ2 ／ＴｉＯ2 多層膜を形成する。このタングステン膜あるいはＳｉＯ2 ／ＴｉＯ2 多層膜を例えば反応性イオンエッチング法によりパターニングして、１０μｍの間隙で並ぶ幅約５μｍのストライプ状の被覆部８を形成する。ただし、ドット状（島状）の被覆部を設けてもよい。続いて、例えばＭＯＣＶＤにより、ＧａＮ層のうち被覆部８の間隙に位置する部分から、ＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層をエピタキシャル成長にさせることにより、合計厚み約６μｍの多層構造のエピタキシャル成長層３を形成する。本実施形態では、ＺｎＯ層２に直接接触して、エピタキシャル成長層３中のＧａＮ層が形成されている。半導体レーザを作製する場合には、再成長技術等を用い、エピタキシャル成長層３に導波路構造が組み込まれている。
【０１２３】
なお、被覆部８を直接スペーサ層であるＺｎＯ層２の上に形成してから、その後、ＺｎＯ層のうち各被覆部８の間隙に位置する部分からエピタキシャル成長層３を成長させてもよい。
【０１２４】
次に、図１４（ｂ）に示す工程で、エピタキシャル成長層３を主面がほぼ（００１）面であるＳｉ基板４（転写用基板）に接着し、図１４（ｃ）に示す工程で、サファイア基板１の裏面から、ＫｒＦエキシマレーザ（波長２４８ｎｍ）を照射して、エピタキシャル成長層３とサファイア基板１とを互いに分離する。レーザ光は、そのビーム（光束）をウエハ面全体にスキャンさせるように照射され、ウエハ全体は、サファイア基板１，ＺｎＯ層２，被覆部８及びエピタキシャル成長層３相互の熱膨張係数の差による膜中ストレスを緩和するために、５００℃程度に加熱されている。この加熱温度は、基板上の各層の特性の劣化や大きな変形を招かない範囲でストレス緩和の機能を発揮するためには、４００℃以上７５０℃以下の範囲にあることが好ましい。
【０１２５】
なお、半導体レーザを作成する場合には、へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、Ｓｉ基板の＜１１０＞方向とが平行になるように、エピタキシャル成長層３とＳｉ基板４とを互いに接着する。
【０１２６】
また、Ｓｉ基板４をエピタキシャル成長層３に接着するタイミングは、本実施形態のごとくレーザ光の照射前であってもよいし、レーザ光の照射によるサファイア基板１の分離後であってもよい。
【０１２７】
なお、ここでＫｒＦエキシマレーザの光密度は、６００ｍＪ／ｃｍ2 以上であるのが望ましい。
【０１２８】
これにより、図１４（ｄ）に示すように、サファイア基板１とエピタキシャル成長層３とが互いに分離する。その後、Ｓｉ基板４上のエピタキシャル成長層３にコンタクトする電極の形成や、基板のへき開（半導体レーザ作製の場合）などのプロセスを行なう。
【０１２９】
図１５は、ＳｉＯ2 ／ＴｉＯ2 多層膜８ｘの構造例を示す断面図である。図１５に示すように、ＳｉＯ2 ／ＴｉＯ2 多層膜８ｘは、厚み５９．７ｎｍのＳｉＯ2 膜８ａと、厚み５９．７ｎｍのＴｉＯ2 膜８ｂとを交互に各々４回ずつ積層して構成されている。この構造によって、ＵＶ光３５５ｎｍ（例えばＹＡＧレーザの第３次高調波）に対する反射率が９９．５％という高い値になる。
【０１３０】
本実施形態においても、ウエハの裏面に照射されたレーザ光が、主としてＺｎＯ層２で吸収されて、ＡｌＧａＮ積層部７やエピタキシャル成長層３にはほとんど到達しない。したがって、ＺｎＯ層２全体あるいはＺｎＯ層２のうちサファイア基板１との界面付近の領域で結晶の分解又は融解が生じるので、低い光パワー密度でエピタキシャル成長層３とサファイア基板１とを互いに分離することができる。また、エピタキシャル成長層３の厚みは５μｍ程度であり、エピタキシャル成長層３が薄いので、エピタキシャル成長後、基板冷却時にエピタキシャル成長層３とサファイア基板１との熱膨張係数の差によって生じる基板の反りを低減することができる。したがって、例えば金属を用いて行なう平坦なＳｉ基板４との接着を容易にかつ均一に再現性良く行なうことが可能となる。
【０１３１】
加えて、本実施形態の製造方法では、第１の実施形態における窒化物半導体層であるエピタキシャル成長層３の内部に、タングステン層又はＳｉＯ2 ／ＴｉＯ2 多層膜からなる被覆部８を形成している。被覆部８としてタングステン層を挿入した場合には、レーザ光はタングステン層によって反射され、ＧａＮ層及びＺｎＯ層のうちタングステン層の下方に位置する部分に閉じ込められ、より低いパワー密度でのサファイア基板１とエピタキシャル成長層３との分離が可能となる。被覆部８としてＳｉＯ2 ／ＴｉＯ2 多層膜とした場合にも、ＳｉＯ2 層とＴｉＯ2 層との膜厚の調整により、レーザ光の反射率を大きくすることができ、タングステン層と同様の効果がある。
【０１３２】
特に、被覆部８としてＳｉＯ2 ／ＴｉＯ2 多層膜を用いた場合には、その熱伝導率がＧａＮ層に比べて低いので、分離工程におけるレーザ光によって上昇した熱を閉じ込める機能が高くなる。したがって、より低いパワー密度でのサファイア基板１とエピタキシャル成長層３との分離が可能となる。
【０１３３】
しかも、本実施形態では、被覆部８を形成した後に、下地となるＧａＮ層からＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を形成している。その場合には、エピタキシャル成長する結晶層が被覆部８の間隙を越えると、上方への結晶成長と共に被覆部８の上面に沿って横方向にも成長することで、エピタキシャル成長層３が形成される。このような構造の場合には、結晶成長の終了後に、ＺｎＯ層２に接するＧａＮ層で結晶欠陥やクラックが発生して、それらがＧａＮ層の上方に成長する結晶層に伝播しても、横方向に成長する結晶層にはほとんど伝播しないことがわかっている。したがって、エピタキシャル成長層３のうち被覆部８の上方に位置する部分には、下地の影響をほとんど受けず、下地から伝播した結晶欠陥やクラックがほとんど存在していない。つまり、本実施形態の製造方法により、特に結晶性の良好なエピタキシャル成長が可能となる。
【０１３４】
したがって、本実施形態の製造方法によると、第１の実施形態よりもさらに低いレーザ光のパワー密度でサファイア基板１とエピタキシャル成長層３との分離を行なうことができるとともに、エピタキシャル成長層３における結晶欠陥・クラックをより低減できる。
【０１３５】
（第７の実施形態）
図２０は、第７の実施形態に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【０１３６】
この実施形態では、第４の実施形態における厚みが約３０ｎｍのＡｌＮバッファ層６に代えて、厚みが１μｍのＡｌＮバッファ層６’が形成されている。また、ＡｌＮバッファ層６’の上に、第４の実施形態におけるＩｎ0.1 Ｇａ0.9 Ｎ層又はＧａＮ層からなるスペーサ層５”を設けずに、厚いＧａＮ層を含むエピタキシャル成長層３を形成する。エピタキシャル成長層３の基本的な構造は、第４の実施形態と同様に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造を有している。そして、エピタキシャル成長層３の厚みは４μｍである。そして、本実施形態では、ＡｌＮバッファ層６’に直接接触して、ＧａＮ層が形成されている。
【０１３７】
本実施形態では、エピタキシャル成長層３中のＧａＮ層のバンドギャップＥ５は３．４ｅＶであり、ＡｌＮバッファ層６’のバンドギャップＥ３’（６．１ｅＶ）よりも小さい。そして、剥離のために照射されるレーザ光のエネルギーｈνは、ＧａＮ層のバンドギャップＥ５（３．４ｅＶ）よりも大きく、ＡｌＮバッファ層６’のバンドギャップＥ３’（６．１ｅＶ）よりも小さい。
【０１３８】
本実施形態では、第４の実施形態における変形例と同様に、ＡｌＮバッファ層６’の厚みを従来の５０ｎｍから１μｍまで厚くすることにより、エピタキシャル成長層の結晶性を改善することが可能となる。第４の実施形態の構造では、エピタキシャル成長層（窒化物半導体層）の転位密度が１０9 ／ｃｍ2 程度であるが、本実施形態ではエピタキシャル成長層（窒化物半導体層）の転位密度が１０8 ／ｃｍ2 程度であり、１桁小さい転位密度を実現することができる。このような結晶性改善の効果を確実に得るためには、ＡｌＮバッファ層６’の厚みが１μｍ以上であることが好ましい。
【０１３９】
（その他の実施形態）
上記各実施形態及びそれらの変形例における半導体装置の製造方法及びその過程で形成される構造は、III-V 族化合物半導体層を有する半導体装置に適用することで、特に著効を発揮することができる。本発明の半導体装置の種類としては、発光ダイオード，半導体レーザをはじめ、半導体レーザ以外の半導体装置、例えばＭＥＳＦＥＴ，ＨＥＭＴ，ショットキーダイオードなどに適用することができる。
【０１４０】
本発明において、エピタキシャル成長される各層の下地となる基板（単結晶基板）は、サファイア基板に限られず、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板，ＬｉＧａx Ａｌ1-x Ｏ2 （０≦ｘ≦１）混晶基板などを用いることができる。サファイア基板を用いることにより、初期成長を改善し結晶性の良好な窒素を含むIII-V 族化合物半導体層をその上に形成することができる。また、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板又はＬｉＧａx Ａｌ1-x Ｏ2 混晶基板を用いることにより、単結晶基板の格子定数が窒素を含むIII-V 族化合物半導体層と近くなるので、結晶性の良好な窒素を含むIII-V 族化合物からなる半導体層をその上に形成することが可能となる。
【０１４１】
本発明においては、サファイア基板から分離されたエピタキシャル成長層をＳｉ基板（転写用基板）に移動させたが、転写用基板としては、Ｓｉ基板以外にＧａＡｓ基板又，ＧａＰ基板，ＩｎＰ基板などを用いることもできる。これらの単結晶基板を用いることにより、良好なへき開面が容易に得られるからである。
【０１４２】
上記各実施形態においては、サファイア基板から分離されたエピタキシャル成長層をＳｉ基板に移動させたが、分離されたエピタキシャル成長層を他の基板上に搭載することなく、そのまま用いてもよい。
【０１４３】
【発明の効果】
本発明の第１の半導体装置の製造方法によれば、単結晶基板上に、禁制帯幅が単結晶基板よりも小さいスペーサ層を形成した後、スペーサ層のうえに半導体層を形成し、その後、単結晶基板の裏面から光をスペーサ層に照射して、半導体層と単結晶基板とを互いに分離させるようにしたので、半導体層における結晶欠陥やクラックの発生を抑制しつつ、薄い半導体層を基板から分離することができる。
【０１４４】
本発明の第２の半導体装置の製造方法によれば、単結晶基板の上面上に、複数の薄膜を逐次組成を変化させて積層してなる欠陥進展防止用の積層部を形成した後、積層部の上に半導体層を形成するようにしたので、バルクの単結晶基板に結晶欠陥やクラックが多く存在する場合でも、結晶性の良好な半導体層を得ることができる。
【０１４５】
本発明の半導体装置によれば、基板上に発光領域となる活性層を含む半導体層を設け、半導体層の上に多重量子量子井戸層を設けたので、高性能の半導体レーザを得ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。
【図２】図１（ａ）に示す工程で形成される積層構造の例を示す断面図である。
【図３】図１（ｄ）に示す工程で形成される積層構造の例を示す図である。
【図４】第１の実施形態のサファイア基板、ＺｎＯ層、及びエピタキシャル成長層中のＧａＮ層のバンド構造を示すエネルギバンド図である。
【図５】（ａ）〜（ｄ）は、本発明の第２の実施形態における半導体装置の製造方法を示す断面図である。
【図６】第２の実施形態のサファイア基板、Ｉｎ0.1 Ｇａ0.9 Ｎ層、及びエピタキシャル成長層中のＧａＮ層のバンド構造を示すエネルギバンド図である。
【図７】（ａ）〜（ｄ）は、本発明の第３の実施形態における半導体装置の製造方法を示す断面図である。
【図８】第３の実施形態のサファイア基板、Ｉｎ0.1 Ｇａ0.9 Ｎ層、及びエピタキシャル成長層中のＡｌ0.1 Ｇａ0.9 Ｎ層のバンド構造を示すエネルギバンド図である。
【図９】（ａ）〜（ｄ）は、本発明の第４の実施形態における半導体装置の製造方法を示す断面図である。
【図１０】第４の実施形態のサファイア基板、ＡｌＮバッファ層、Ｉｎ0.1 Ｇａ0.9 Ｎ層、及びエピタキシャル成長層中のＧａＮ層のバンド構造を示すエネルギバンド図である。
【図１１】（ａ）〜（ｄ）は、本発明の第５の実施形態における半導体装置の製造方法を示す断面図である。
【図１２】第５の実施形態のサファイア基板、ＺｎＯ層、ＡｌＧａＮ積層部、及びエピタキシャル成長層中のＧａＮ層のバンド構造を示すエネルギバンド図である。
【図１３】ＡｌＧａＮ積層部を多重量子井戸構造にした第５の実施形態の変形例を示す断面図である。
【図１４】（ａ）〜（ｄ）は、本発明の第６の実施形態における半導体装置の製造方法を示す断面図である。
【図１５】第６の実施形態におけるＳｉＯ2 ／ＴｉＯ2 多層膜の構造例を示す断面図である。
【図１６】従来の半導体装置の製造方法を示す構成図である。
【図１７】従来の半導体装置における各層の禁制帯幅のダイヤグラムを示す模式図である。
【図１８】第３の実施形態の変形例に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【図１９】第４の実施形態の変形例に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【図２０】第７の実施形態に係るサファイア基板，エピタキシャル成長層等のバンド構造を示すエネルギバンド図である。
【符号の説明】
１ サファイア基板
２ ＺｎＯ層
３ エピタキシャル成長層
４ Ｓｉ基板
５ Ｉｎ0.1 Ｇａ0.9 Ｎ層
６ ＡｌＮバッファ層
７ 積層部
８ 被覆部
１０ ｐ型電極

Claims (6)

  1. 単結晶基板からのエピタキシャル成長により形成された半導体層を有する半導体装置の製造方法であって、
    上記単結晶基板の上面を覆うように、直接又はバッファ層を介して、上記半導体層の最下部よりも小さい禁制帯幅を有するスペーサ層を形成する工程（ａ）と、
    上記スペーサ層の上に、上記半導体層を形成する工程（ｂ）と、
    上記単結晶基板の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記スペーサ層に照射して、上記半導体層を上記単結晶基板から分離する工程（ｃ）とを含み、
    前記バッファ層は、上記工程（ｃ）で照射される上記光のエネルギーよりも大きい禁制帯幅を有することにより、上記光を吸収せず、
    更に、上記工程（ｃ）では、上記単結晶基板を、加熱温度４００℃以上７５０℃以下の範囲において加熱することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    上記工程（ｃ）では、上記光を、光源からの光束が上記単結晶基板の面内をスキャンするように照射することを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    上記単結晶基板として、サファイア基板，ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板，ＬｉＧａx Ａｌ1-x Ｏ2 （０≦ｘ≦１）混晶基板及びＬｉＡｌＯ2 基板の中から選ばれる１つの基板を用いることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
    上記工程（ｂ）の後で上記工程（ｃ）の前に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、
    上記工程（ｃ）では、上記半導体層を上記単結晶基板から上記転写用基板に移動させることを特徴とする半導体装置の製造方法。
  5. 請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
    上記工程（ｃ）の後に、上記半導体層とは異なる材料からなる転写用基板を上記半導体層の上に固着させ、上記半導体層を上記単結晶基板から上記転写用基板に移動させる工程をさらに含むことを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法において、
    上記転写用基板として、Ｓｉ基板，ＧａＡｓ基板，ＧａＰ基板及びＩｎＰ基板の中から選ばれる１つの基板を用いることを特徴とする半導体装置の製造方法。
JP2002307151A 2001-11-13 2002-10-22 半導体装置及びその製造方法 Expired - Fee Related JP3856750B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法
US10/292,928 US6861335B2 (en) 2001-11-13 2002-11-13 Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
US11/053,874 US7153715B2 (en) 2001-11-13 2005-02-10 Semiconductor device and method for fabricating the same
US11/602,952 US7435994B2 (en) 2001-11-13 2006-11-22 Semiconductor device and method for fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-346802 2001-11-13
JP2001346802 2001-11-13
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006201096A Division JP2007013191A (ja) 2001-11-13 2006-07-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218470A JP2003218470A (ja) 2003-07-31
JP3856750B2 true JP3856750B2 (ja) 2006-12-13

Family

ID=26624491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307151A Expired - Fee Related JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6861335B2 (ja)
JP (1) JP3856750B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7504658B2 (en) * 2003-03-18 2009-03-17 Mike Kunze Sensor elements with cantilevered bar structures made of semiconductors based on group III-nitride
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
JP4218597B2 (ja) 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
US7026653B2 (en) * 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
WO2005091391A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and method of producing the same
JP4621201B2 (ja) * 2004-03-25 2011-01-26 出光興産株式会社 有機エレクトロルミネッセンス素子
KR100541110B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
CN100463102C (zh) * 2004-11-23 2009-02-18 北京大学 GaN基外延层的大面积、低功率激光剥离方法
KR101114168B1 (ko) 2005-01-11 2012-06-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP5084108B2 (ja) * 2005-03-15 2012-11-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100665173B1 (ko) * 2005-04-26 2007-01-09 삼성전기주식회사 질화물층의 제조방법 및 이를 이용한 수직구조 질화물반도체 발광소자의 제조방법
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
US8691674B2 (en) * 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
TW200840082A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen LED structure made of ZnO
JP5026946B2 (ja) * 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法
JP5388099B2 (ja) 2007-12-28 2014-01-15 国立大学法人大阪大学 コアシェル型量子ドット蛍光微粒子
JP4599442B2 (ja) 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
KR100982993B1 (ko) 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
JP5258707B2 (ja) 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
KR101078060B1 (ko) * 2009-08-26 2011-10-31 서울옵토디바이스주식회사 레이저 리프트 오프 기술을 사용하여 발광 다이오드를 제조하는 방법
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
JP5731785B2 (ja) * 2010-09-30 2015-06-10 スタンレー電気株式会社 積層半導体および積層半導体の製造方法
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8637382B2 (en) * 2011-08-01 2014-01-28 Silicon Genesis Corporation Layer transfer of films utilizing thermal flux regime for energy controlled cleaving
EP2618385A1 (de) 2012-01-20 2013-07-24 AZUR SPACE Solar Power GmbH Halbzeug einer Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle
JP5535250B2 (ja) * 2012-01-27 2014-07-02 株式会社東芝 半導体発光素子の製造方法
CN103305909B (zh) * 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP5521242B1 (ja) * 2013-06-08 2014-06-11 エルシード株式会社 ＳｉＣ材料の製造方法及びＳｉＣ材料積層体
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
CN107978548B (zh) * 2017-11-20 2019-07-05 厦门市三安光电科技有限公司 微元件的巨量转移方法
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539206A (en) * 1995-04-20 1996-07-23 Loral Vought Systems Corporation Enhanced quantum well infrared photodetector
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2001119104A (ja) 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001352098A (ja) * 2000-06-07 2001-12-21 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20070108639A1 (en) 2007-05-17
US7435994B2 (en) 2008-10-14
US20050199901A1 (en) 2005-09-15
JP2003218470A (ja) 2003-07-31
US6861335B2 (en) 2005-03-01
US7153715B2 (en) 2006-12-26
US20030089906A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
JP3856750B2 (ja) 半導体装置及びその製造方法
JP3525061B2 (ja) 半導体発光素子の製造方法
JP3557011B2 (ja) 半導体発光素子、及びその製造方法
JP3962282B2 (ja) 半導体装置の製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
US20040065889A1 (en) Semiconductor wafer, semiconductor device, and methods for fabricating the same
JP2000323797A (ja) 窒化物半導体レーザ及びその製造方法
JP3998639B2 (ja) 半導体発光素子の製造方法
JP2006041491A (ja) 半導体レーザ素子及びその製造方法
JP2006237074A (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP4015865B2 (ja) 半導体装置の製造方法
JP2001217506A (ja) 半導体基板およびその作製方法および発光素子
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP3962283B2 (ja) 半導体装置の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
JP4295489B2 (ja) 半導体装置の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP3862602B2 (ja) 半導体装置の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2007184644A (ja) 半導体装置及びその製造方法
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP4141076B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP4656888B2 (ja) 基板の分割方法
JP4799582B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees