JP7458910B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP7458910B2
JP7458910B2 JP2020105573A JP2020105573A JP7458910B2 JP 7458910 B2 JP7458910 B2 JP 7458910B2 JP 2020105573 A JP2020105573 A JP 2020105573A JP 2020105573 A JP2020105573 A JP 2020105573A JP 7458910 B2 JP7458910 B2 JP 7458910B2
Authority
JP
Japan
Prior art keywords
optical device
layer
starting point
tape
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020105573A
Other languages
English (en)
Other versions
JP2021197537A (ja
Inventor
奈緒 服部
昇 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2020105573A priority Critical patent/JP7458910B2/ja
Priority to CN202110642440.7A priority patent/CN113823594A/zh
Publication of JP2021197537A publication Critical patent/JP2021197537A/ja
Application granted granted Critical
Publication of JP7458910B2 publication Critical patent/JP7458910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Led Devices (AREA)

Description

本発明は、デバイスの製造方法に関する。
ＬＥＤ（Light Emitting Diode）等の光デバイスウェーハは、例えば、ｐｎ接合を構成するｎ型半導体およびｐ型半導体を、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）等の基板の表面上にエピタキシャル成長させることにより形成される。このように形成された光デバイス層を基板から剥離するレーザーリフトオフという剥離技術が知られている（特許文献１参照）。レーザーリフトオフでは、基板と光デバイス層との界面付近のバッファ層にレーザービームを照射することで変質層を形成し、変質層で基板と光デバイス層とを分離して光デバイス層を実装基板へと移設する。
特開２００４－７２０５２号公報
ところで、近年注目されているμＬＥＤと呼ばれる１００μｍ角以下のサイズのＬＥＤを作成する場合には、予めエッチングによって光デバイス層を分割した後にレーザーリフトオフによって移設基板へと移設している。しかしながら、エッチングしたμＬＥＤに対してレーザービームを照射すると、エッチングにより除去されて光デバイス層が存在しない部分にもレーザービームが照射されるため、熱等の影響によってチッピングやクラック等のダメージが発生してしまうという問題があった。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、基板を剥離する際の光デバイス層へのダメージを抑制することができるデバイスの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のデバイスの製造方法は、エピタキシー基板の表面にバッファ層を介して光デバイス層が積層された光デバイスウェーハの光デバイス層を移設部材に移し替えてＬＥＤデバイスを製造するデバイスの製造方法であって、該光デバイスウェーハの光デバイス層の表面に伸縮性を有するテープを貼着するテープ貼着ステップと、該テープ貼着ステップの前または後に、該光デバイス層に対して透過性を有する波長のレーザービームを該光デバイス層の内部に集光点を位置付けて照射して分割起点を形成する分割起点形成ステップと、該テープ貼着ステップおよび該分割起点形成ステップの後に、該光デバイスウェーハのエピタキシー基板の裏面側から該エピタキシー基板に対しては透過性を有しバッファ層に対しては吸収性を有する波長のレーザービームを照射し、該バッファ層を破壊するバッファ層破壊ステップと、該バッファ層破壊ステップの後に、該エピタキシー基板を該光デバイス層から剥離する剥離ステップと、該剥離ステップの後に、該テープに対して外力を付与することで該光デバイス層を分割起点に沿って分割する分割ステップと、を含むことを特徴とする。
本発明は、基板から剥離する際の光デバイス層へのダメージを抑制することができる。
図１は、実施形態に係るデバイスの製造方法の加工対象の光デバイスウェーハの一例を示す斜視図である。 図２は、図１に示す光デバイスウェーハの断面図である。 図３は、実施形態に係るデバイスの製造方法の流れを示すフローチャートである。 図４は、図２に示すテープ貼着ステップの一例を示す斜視図である。 図５は、図２に示す分割起点形成ステップの一例を示す斜視図である。 図６は、図２に示す分割起点形成ステップの一状態を一部断面で示す側面図である。 図７は、図２に示すバッファ層破壊ステップの一状態を一部断面で示す側面図である。 図８は、図２に示す剥離ステップの一状態を一部断面で示す側面図である。 図９は、図２に示す分割ステップの一状態を一部断面で示す側面図である。 図１０は、図２に示す分割ステップの図９の後の一状態を一部断面で示す側面図である。 図１１は、変形例に係るデバイスの製造方法の流れを示すフローチャートである。 図１２は、図１１に示す分割起点形成ステップの一状態を一部断面で示す側面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換または変更を行うことができる。
〔実施形態〕
本発明の実施形態に係るデバイスの製造方法について、図面に基づいて説明する。まず、実施形態の加工対象である光デバイスウェーハ１の構成について説明する。図１は、実施形態に係るデバイスの製造方法の加工対象の光デバイスウェーハ１の一例を示す斜視図である。図２は、図１に示す光デバイスウェーハ１の断面図である。光デバイスウェーハ１は、エピタキシー基板１０と、バッファ層２０と、光デバイス層３０と、を含む。なお、図２は、実施形態の説明のため、実際よりも光デバイスウェーハ１に対してバッファ層２０および光デバイス層３０を大きく模式的に示しており、以降の図面についても同様である。
エピタキシー基板１０は、実施形態において、直径が４インチ（約１００ｍｍ）程度で厚みが１．２ｍｍ～１．５ｍｍ程度の円板形状を有するサファイア基板である。エピタキシー基板１０の表面１１側には、バッファ層２０を介して光デバイス層３０が形成される。
なお、エピタキシー基板１０は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）ウェーハであってもよい。ＣＭＯＳデバイスのチップの大きさは、例えば、８ｍｍ～１１ｍｍ程度である。エピタキシー基板１０がＣＭＯＳウェーハである場合、ＣＭＯＳデバイス上に複数の光デバイス層３０が形成される。
バッファ層２０は、実施形態において、厚みが１μｍ程度の窒化ガリウム（ＧａＮ）層である。バッファ層２０は、エピタキシー基板１０に光デバイス層３０を積層する際に、エピタキシー基板１０と光デバイス層３０の界面付近に形成される。より詳しくは、バッファ層２０は、エピタキシー基板１０の表面１１と光デバイス層３０の後述するｐ型窒化ガリウム半導体層３２との間に形成される。
光デバイス層３０は、エピタキシー基板１０の表面１１側にバッファ層２０を介して積層される。光デバイス層３０は、ｎ型窒化ガリウム半導体層３１と、ｐ型窒化ガリウム半導体層３２と、を含む。ｎ型窒化ガリウム半導体層３１は、ｐ型窒化ガリウム半導体層３２に対して、光デバイス層３０の表面３３側に積層される。ｐ型窒化ガリウム半導体層３２は、ｎ型窒化ガリウム半導体層３１に対して、バッファ層２０側に積層される。光デバイス層３０は、実施形態において、エピタキシャル成長法によって合計６μｍ程度、最大１０μｍ程度の厚さで形成される。光デバイス層３０は、実施形態において、μＬＥＤとして使用されるものである。
光デバイス層３０は、実施形態において、表面３３に格子状に設定された複数のストリート３４と、ストリート３４によって区画された領域に形成されたＬＥＤデバイス３５と、を有する。光デバイス層３０は、ストリート３４に沿って分割されて、ＬＥＤデバイス３５に製造される。ＬＥＤデバイス３５同士の間隔は、ストリート３４の幅と同じであり、実施形態において、５μｍ程度である。ＬＥＤデバイス３５の大きさは、ストリート３４同士の間隔と同じであり、実施形態において、１０μｍ～２０μｍ程度である。
次に、実施形態に係るデバイスの製造方法を説明する。図３は、実施形態に係るデバイスの製造方法の流れを示すフローチャートである。実施形態のデバイスの製造方法は、テープ貼着ステップ１０１と、分割起点形成ステップ１０２と、バッファ層破壊ステップ１０３と、剥離ステップ１０４と、分割ステップ１０５と、を含む。
（テープ貼着ステップ１０１）
図４は、図２に示すテープ貼着ステップ１０１の一例を示す斜視図である。テープ貼着ステップ１０１は、光デバイスウェーハ１の光デバイス層３０の表面３３にテープ４０を貼付するステップである。
テープ４０は、伸縮性を有する。テープ４０は、例えば、伸縮性を有する合成樹脂で構成された基材層と、基材層に積層されかつ伸縮性および粘着性を有する合成樹脂で構成された糊層と、を含む。
図４に示すように、実施形態のテープ貼着ステップ１０１では、まず、テープ４０を、環状フレーム４１の裏面側に貼着する。環状フレーム４１は、光デバイスウェーハ１の外径より大きな開口を有する。テープ貼着ステップ１０１では、次に、光デバイスウェーハ１を、環状フレーム４１の開口の所定の位置に位置決めし、光デバイス層３０の表面３３側をテープ４０に貼着させる。これにより、光デバイスウェーハ１を、環状フレーム４１およびテープ４０に固定させる。
（分割起点形成ステップ１０２）
図５は、図２に示す分割起点形成ステップ１０２の一例を示す斜視図である。図６は、図２に示す分割起点形成ステップ１０２の一状態を一部断面で示す側面図である。分割起点形成ステップ１０２は、光デバイス層３０に対して透過性を有する波長のレーザービーム５０を光デバイス層３０の内部に集光点５１を位置付けて照射して分割起点を形成するステップである。分割起点形成ステップ１０２は、テープ貼着ステップ１０１の前または後に行われる。実施形態の分割起点形成ステップ１０２は、テープ貼着ステップ１０１の後に行われる。
図５および図６に示すように、実施形態の分割起点形成ステップ１０２では、レーザー加工装置３００を用いて、光デバイス層３０の分割起点となるシールドトンネル３６を形成する。レーザー加工装置３００は、チャックテーブル３１０と、レーザービーム照射ユニット３２０と、撮像ユニット３３０と、チャックテーブル３１０とレーザービーム照射ユニット３２０とを相対的に移動させる移動ユニット３４０と、を備える。
分割起点形成ステップ１０２では、まず、テープ４０を介して光デバイスウェーハ１の光デバイス層３０の表面３３側を、テープ４０を介してチャックテーブル３１０の保持面３１１で吸引保持し、環状フレーム４１の外周部をクランプ部材３１２で固定する。次に、移動ユニット３４０によってレーザービーム照射ユニット３２０を加工位置まで移動させる。次に、撮像ユニット３３０で光デバイスウェーハ１のエピタキシー基板１０の表面１１（図２参照）側とは反対側の裏面１２側を撮像して、ストリート３４を検出する。ストリート３４が検出されたら、ストリート３４と、レーザービーム照射ユニット３２０の照射部との位置合わせを行うアライメントを遂行する。
ここで、レーザービーム照射ユニット３２０は、図６に示すように、レーザー発振器３２１と、光学ミラー３２２と、集光レンズ３２３と、を有する。レーザービーム照射ユニット３２０は、レーザー発振器３２１により所定の波長のパルス状のレーザービーム５０を発振する。レーザービーム照射ユニット３２０は、レーザー発振器３２１から発振されたレーザービーム５０を、光学ミラー３２２によってチャックテーブル３１０で保持した光デバイスウェーハ１のエピタキシー基板１０の裏面１２に直交する方向に向きを変更する。レーザービーム照射ユニット３２０は、光学ミラー３２２で反射されたレーザービーム５０を、集光レンズ３２３によって集光する。レーザービーム照射ユニット３２０は、出力や周波数等、分割起点形成ステップ１０２および後述のバッファ層破壊ステップ１０３におけるレーザービーム５０、６０の照射条件を調整する。
分割起点形成ステップ１０２では、光デバイス層３０に対して透過性を有する波長のパルス状のレーザービーム５０を、光デバイス層３０の内部に集光点５１を位置付けて照射する。実施形態の分割起点形成ステップ１０２では、エピタキシー基板１０の裏面１２側から、エピタキシー基板１０に対しても透過性を有する波長のパルス状のレーザービーム５０を照射する。実施形態の分割起点形成ステップ１０２では、光デバイス層３０の内部に、厚み方向に細孔と該細孔をシールドする非晶質とからなるシールドトンネル３６が形成される。
分割起点形成ステップ１０２では、チャックテーブル３１０に対してレーザービーム照射ユニット３２０を相対的に移動させながら、光デバイス層３０のストリート３４に沿ってレーザービーム５０を照射させる。光デバイス層３０の内部には、集光点５１付近から表面３３に向かって細孔と該細孔の周囲に形成された非晶質とが成長して、ストリート３４に対応する領域に沿って、所定の間隔でシールドトンネル３６が形成される。シールドトンネル３６は、レーザービーム５０の繰り返し周波数と送り速度とが調整されることによって、互いに隣接する非晶質同士が繋がるように形成される。
なお、分割起点形成ステップ１０２では、例えば、以下の通りにレーザービーム５０による加工条件が設定される。
波長 ：１０６４ｎｍ
繰り返し周波数 ：１０ｋＨｚ
平均出力 ：０．１Ｗ
送り速度 ：１００ｍｍ／ｓ
スポット径 ：０．５～３μｍ
（バッファ層破壊ステップ１０３）
図７は、図２に示すバッファ層破壊ステップ１０３の一状態を一部断面で示す側面図である。バッファ層破壊ステップ１０３は、光デバイスウェーハ１のエピタキシー基板１０の裏面１２側からエピタキシー基板１０に対しては透過性を有しバッファ層２０に対しては吸収性を有する波長のレーザービーム６０を照射し、バッファ層２０を破壊するステップである。バッファ層破壊ステップ１０３は、テープ貼着ステップ１０１および分割起点形成ステップ１０２の後に行われる。
図７に示すように、実施形態のバッファ層破壊ステップ１０３では、レーザー加工装置３００を用いて、エピタキシー基板１０と光デバイス層３０との界面付近に形成されるバッファ層２０を破壊する。バッファ層破壊ステップ１０３で用いるレーザー加工装置３００は、分割起点形成ステップ１０２で用いたレーザー加工装置３００と同一のものであってもよいし、別のものであってもよい。
バッファ層破壊ステップ１０３では、まず、分割起点形成ステップ１０２と同様に、テープ４０を介して光デバイスウェーハ１の光デバイス層３０の表面３３側を、チャックテーブル３１０の保持面３１１で吸引保持し、環状フレーム４１の外周部をクランプ部材３１２で固定する。なお、バッファ層破壊ステップ１０３が分割起点形成ステップ１０２の直後に行われる場合は、既に光デバイスウェーハ１がチャックテーブル３１０に固定されているため、この工程は省略される。
バッファ層破壊ステップ１０３では、次に、エピタキシー基板１０の裏面１２側から、エピタキシー基板１０に対しては透過性を有し、バッファ層２０に対しては吸収性を有する波長のパルス状のレーザービーム６０を、バッファ層２０の内部に集光点６１を位置付けて照射する。バッファ層破壊ステップ１０３では、バッファ層２０に対してレーザービーム６０を照射することにより、バッファ層２０を破壊する。バッファ層破壊ステップ１０３は、エピタキシー基板１０の全面に対してレーザービーム６０の照射を実行する。
バッファ層破壊ステップ１０３では、例えば、以下の通りにレーザービーム６０による加工条件が設定される。
波長 ：２５７ｎｍ
繰り返し周波数 ：５０～２００ｋＨｚ
平均出力 ：０．１～２Ｗ
スポット径 ：１０～５０μｍ
（剥離ステップ１０４）
図８は、図２に示す剥離ステップ１０４の一状態を一部断面で示す側面図である。剥離ステップ１０４は、エピタキシー基板１０を光デバイス層３０から剥離するステップである。剥離ステップ１０４は、バッファ層破壊ステップ１０３の後に行われる。
図８に示すように、バッファ層破壊ステップ１０３の後の光デバイスウェーハ１は、バッファ層２０が除去されている。このため、剥離ステップ１０４では、エピタキシー基板１０を光デバイス層３０から自然に剥離させることができる場合もある。剥離しにくい場合は、例えば、公知の方法で超音波を付与したり、エピタキシー基板１０と光デバイス層３０との間に楔を入れたり等、外力を付与することによって剥離させてもよい。
（分割ステップ１０５）
図９は、図２に示す分割ステップ１０５の一状態を一部断面で示す側面図である。図１０は、図２に示す分割ステップ１０５の図９の後の一状態を一部断面で示す側面図である。分割ステップ１０５は、テープ４０に対して外力を付与することで光デバイス層３０を分割起点に沿って分割するステップである。分割ステップ１０５は、剥離ステップ１０４の後に行われる。
図９および図１０に示すように、実施形態の分割ステップ１０５では、拡張装置４００を用いて、テープ４０に放射方向に外力を与えることによって光デバイスウェーハ１を分割する。拡張装置４００は、チャックテーブル４０１と、クランプ部材４０２と、昇降ユニット４０３と、突き上げ部材４０４と、コロ部材４０５と、を備える。突き上げ部材４０４は、チャックテーブル４０１の外周かつ同軸に設けられる円筒形状である。コロ部材４０５は、チャックテーブル４０１の保持面と同一平面上または僅かに上方、かつ突き上げ部材４０４の上端に、回転自在に設けられる。
図９に示すように、分割ステップ１０５では、まず、テープ４０を介して光デバイス層３０の表面３３側を、テープ４０を介してチャックテーブル４０１の保持面に載置し、環状フレーム４１の外周部をクランプ部材４０２で固定する。この際、コロ部材４０５は、環状フレーム４１の内縁と光デバイス層３０の外縁との間のテープ４０に当接する。
図１０に示すように、分割ステップ１０５では、次に、昇降ユニット４０３によって、チャックテーブル４０１および突き上げ部材４０４を一体的に上昇させる。この際、テープ４０は、外周部が環状フレーム４１を介してクランプ部材４０２で固定されているため、環状フレーム４１の内縁と光デバイス層３０の外縁との間の部分が面方向に拡張される。さらに、突き上げ部材４０４の上端に設けられたコロ部材４０５がテープ４０との摩擦を緩和するので、テープ４０全体が、面方向に拡張される。この際、環状フレーム４１の内縁と光デバイス層３０の外縁との間の部分のテープ４０は、断面が、環状フレーム４１の下面からコロ部材４０５の上面に向かって直線状になる。
分割ステップ１０５では、テープ４０の拡張の結果、テープ４０に放射状に引張力が作用する。テープ４０に放射状の引張力が作用すると、図１０に示すように、テープ４０が貼着された光デバイス層３０が、ストリート３４に沿ったシールドトンネル３６を分割起点にして、個々のＬＥＤデバイス３５毎に分割されてチップサイズに個片化される。光デバイス層３０がチップサイズのＬＥＤデバイス３５に分割された後は、例えば、ピックアップ工程において、周知のピッカーでテープ４０からＬＥＤデバイス３５がピックアップされる。
〔変形例〕
次に、変形例に係るデバイスの製造方法を説明する。図１１は、変形例に係るデバイスの製造方法の流れを示すフローチャートである。変形例のデバイスの製造方法は、分割起点形成ステップ２０１と、テープ貼着ステップ２０２と、バッファ層破壊ステップ２０３と、剥離ステップ２０４と、分割ステップ２０５と、を含む。
（分割起点形成ステップ２０１）
図１２は、図１１に示す分割起点形成ステップ２０１の一状態を一部断面で示す側面図である。分割起点形成ステップ２０１は、実施形態の分割起点形成ステップ１０２と同様に、光デバイス層３０に対して透過性を有する波長のレーザービーム５０を光デバイス層３０の内部に集光点５１を位置付けて照射して分割起点を形成するステップである。変形例の分割起点形成ステップ２０１は、テープ貼着ステップ２０２の前に行われる。
図１２に示すように、変形例の分割起点形成ステップ２０１では、実施形態の分割起点形成ステップ１０２と同様に、レーザー加工装置３００を用いて、光デバイス層３０の分割起点となるシールドトンネル３６を形成する。
変形例の分割起点形成ステップ２０１では、まず、光デバイスウェーハ１のエピタキシー基板１０の裏面１２側を、チャックテーブル３１０の保持面３１１で吸引保持して、チャックテーブル３１０に固定する。次に、移動ユニット３４０によってレーザービーム照射ユニット３２０を加工位置まで移動させる。次に、撮像ユニット３３０で光デバイスウェーハ１の光デバイス層３０の表面３３側を撮像して、ストリート３４を検出する。ストリート３４が検出されたら、ストリート３４と、レーザービーム照射ユニット３２０の照射部との位置合わせを行うアライメントを遂行する。
変形例の分割起点形成ステップ２０１では、光デバイス層３０の表面３３側から、光デバイス層３０に対して透過性を有する波長のパルス状のレーザービーム５０を、光デバイス層３０の内部に集光点５１を位置付けて照射する。変形例の分割起点形成ステップ２０１では、光デバイス層３０の内部に、厚み方向に細孔と該細孔をシールドする非晶質とからなるシールドトンネル３６が形成される。
変形例の分割起点形成ステップ２０１では、実施形態の分割起点形成ステップ１０２と同様に、チャックテーブル３１０に対してレーザービーム照射ユニット３２０を相対的に移動させながら、光デバイス層３０のストリート３４に沿ってレーザービーム５０を照射させる。光デバイス層３０の内部には、集光点５１付近から表面３３に向かって細孔と該細孔の周囲に形成された非晶質とが成長して、ストリート３４に対応する領域に沿って、所定の間隔で非晶質のシールドトンネル３６が形成される。
（テープ貼着ステップ２０２～分割ステップ２０５）
変形例のテープ貼着ステップ２０２は、光デバイス層３０の表面３３にテープ４０を貼付する時点で、光デバイス層３０にシールドトンネル３６が既に形成されていることを除いて、実施形態のテープ貼着ステップ１０１と同様の手順であるため、説明を省略する。また、変形例のバッファ層破壊ステップ２０３、剥離ステップ２０４、および分割ステップ２０５は、実施形態のバッファ層破壊ステップ１０３、剥離ステップ１０４、および分割ステップ１０５と同様の手順であるため、説明を省略する。
以上説明したように、実施形態および変形例にかかるデバイスの製造方法は、光デバイス層３０に対して予めレーザービーム５０を照射して光デバイス層３０の内部に分割起点を形成し、その後エピタキシー基板１０から光デバイス層３０を剥離してから拡張してチップサイズのＬＥＤデバイス３５へと分割する。すなわち、光デバイス層３０の内部に分割起点を形成しているため、バッファ層２０を破壊してエピタキシー基板１０を剥離する際に、光デバイス層３０の内部が露出しておらず、また、光デバイス層３０およびバッファ層２０が存在しない領域が形成されていない。このため、レーザービーム６０をバッファ層２０の全面に照射しても、光デバイス層３０にダメージを生じさせることを抑制できる。したがって、μＬＥＤデバイスの製造において、ダメージによる品質や歩留まりの低下を抑制できる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
例えば、分割起点形成ステップ１０２、２０１において、実施形態および変形例では分割起点としてシールドトンネル３６を形成したが、本発明では分割起点としてステルスダイシング加工による改質層を形成してもよい。改質層とは、密度、屈折率、機械的強度またはその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味する。改質層は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、およびこれらの領域が混在した領域等である。改質層は、光デバイス層３０の他の部分よりも機械的な強度等が低い。
また、分割起点形成ステップ１０２において、実施形態ではエピタキシー基板１０の裏面１２側からレーザービーム５０を照射したが、本発明ではテープ４０越しに光デバイス層３０の表面３３側からレーザービーム５０を照射してもよい。
また、分割起点形成ステップ２０１において、変形例ではエピタキシー基板１０の裏面１２側を直接チャックテーブル３１０に吸引保持したが、本発明では裏面１２にテープを貼着させて、テープ越しにチャックテーブル３１０に吸引保持してもよい。
１ 光デバイスウェーハ
１０ エピタキシー基板
１１ 表面
１２ 裏面
２０ バッファ層
３０ 光デバイス層
３１ ｎ型窒化ガリウム半導体層
３２ ｐ型窒化ガリウム半導体層
３３ 表面
３４ ストリート
３５ ＬＥＤデバイス
３６ シールドトンネル（分割起点）
４０ テープ
５０、６０ レーザービーム
５１、６１ 集光点

Claims (1)

  1. エピタキシー基板の表面にバッファ層を介して光デバイス層が積層された光デバイスウェーハの光デバイス層を移設部材に移し替えてＬＥＤデバイスを製造するデバイスの製造方法であって、
    該光デバイスウェーハの光デバイス層の表面に伸縮性を有するテープを貼着するテープ貼着ステップと、
    該テープ貼着ステップの前または後に、該光デバイス層に対して透過性を有する波長のレーザービームを該光デバイス層の内部に集光点を位置付けて照射して分割起点を形成する分割起点形成ステップと、
    該テープ貼着ステップおよび該分割起点形成ステップの後に、該光デバイスウェーハのエピタキシー基板の裏面側から該エピタキシー基板に対しては透過性を有しバッファ層に対しては吸収性を有する波長のレーザービームを照射し、該バッファ層を破壊するバッファ層破壊ステップと、
    該バッファ層破壊ステップの後に、該エピタキシー基板を該光デバイス層から剥離する剥離ステップと、
    該剥離ステップの後に、該テープに対して外力を付与することで該光デバイス層を分割起点に沿って分割する分割ステップと、
    を含むことを特徴とする、デバイスの製造方法。
JP2020105573A 2020-06-18 2020-06-18 デバイスの製造方法 Active JP7458910B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020105573A JP7458910B2 (ja) 2020-06-18 2020-06-18 デバイスの製造方法
CN202110642440.7A CN113823594A (zh) 2020-06-18 2021-06-09 器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020105573A JP7458910B2 (ja) 2020-06-18 2020-06-18 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2021197537A JP2021197537A (ja) 2021-12-27
JP7458910B2 true JP7458910B2 (ja) 2024-04-01

Family

ID=78912532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020105573A Active JP7458910B2 (ja) 2020-06-18 2020-06-18 デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP7458910B2 (ja)
CN (1) CN113823594A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501778A (ja) 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト ２つの材料層を相互に分離する方法及びこの方法により製造された電子部品
JP2003218470A (ja) 2001-11-13 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2014221483A (ja) 2013-05-13 2014-11-27 株式会社ディスコ レーザー加工方法
JP2019075480A (ja) 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法
JP2020035829A (ja) 2018-08-28 2020-03-05 株式会社ディスコ 光デバイスウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501778A (ja) 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト ２つの材料層を相互に分離する方法及びこの方法により製造された電子部品
JP2003218470A (ja) 2001-11-13 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2014221483A (ja) 2013-05-13 2014-11-27 株式会社ディスコ レーザー加工方法
JP2019075480A (ja) 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法
JP2020035829A (ja) 2018-08-28 2020-03-05 株式会社ディスコ 光デバイスウェーハの加工方法

Also Published As

Publication number Publication date
JP2021197537A (ja) 2021-12-27
CN113823594A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
TWI626761B (zh) Optical device wafer processing method
US7666760B2 (en) Method of dividing wafer
US9531154B2 (en) Lift-off method
JP7333192B2 (ja) 移設方法
US9048349B2 (en) Optical device wafer processing method
US10079179B2 (en) Wafer processing method
US9543466B2 (en) Method for forming shield tunnels in single-crystal substrates
JP2009032970A (ja) 窒化物半導体素子の製造方法
TWI785131B (zh) 剝離方法
JP2019153718A (ja) デバイスの移設方法
US8759195B2 (en) Optical device wafer processing method
JP5823749B2 (ja) 光デバイス基板の分割方法
CN111180391B (zh) 剥离方法
JP7458910B2 (ja) デバイスの製造方法
JP2021019162A (ja) 光デバイスの移設方法
TWI790428B (zh) 基板處理方法
TW201711099A (zh) 光元件層的剝離方法
TWI846906B (zh) 光元件之移設方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7458910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150