CN104752348B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104752348B CN104752348B CN201310754214.3A CN201310754214A CN104752348B CN 104752348 B CN104752348 B CN 104752348B CN 201310754214 A CN201310754214 A CN 201310754214A CN 104752348 B CN104752348 B CN 104752348B
- Authority
- CN
- China
- Prior art keywords
- layer
- stressor layers
- forming method
- semiconductor devices
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 258
- 239000011241 protective layer Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 35
- 238000000137 annealing Methods 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000407 epitaxy Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 239000012459 cleaning agent Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 239000000908 ammonium hydroxide Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000001117 sulphuric acid Substances 0.000 claims description 2
- 235000011149 sulphuric acid Nutrition 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 13
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229940090044 injection Drugs 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000035800 maturation Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的形成方法。在半导体衬底的栅极结构周边形成应力层，所述应力层上形成保护层；在半导体衬底上形成覆盖栅极结构的介质层后，刻蚀介质层形成贯穿保护硅层的通孔，之后，沿着通孔向应力层内沉积金属原子，在所述应力层表面形成金属硅化物导电层；向通孔内填充满金属材料，形成金属插塞。上述技术方案中，直接在应力层表面形成金属硅化物导电层，并使得应力层直接与金属插塞电连接，免除了向覆盖在应力层上的保护层中注入离子的步骤，从而降低了降低嵌入式应力晶体管制备难度。
Description
技术领域
本发明涉及半导体形成领域，尤其是涉及一种半导体器件的形成方法。
背景技术
在超大规模集成电路中，通常采用应变硅技术（Strained Silicon）使得NMOS晶体管上形成张应力，在PMOS晶体管上形成压应力，从而增大NMOS晶体管和PMOS晶体管的载流子迁移率，增大了驱动电流，提高了电路的响应速度。嵌入式应力晶体管是应变硅技术应用的热点之一。
如图1所示，现有的嵌入式应力晶体管包括开设在PMOS晶体管20周边的呈“Σ”形的压应力层21，开设在NMOS晶体管30周边的呈“U”形的拉应力层31。在所述嵌入式应力晶体管形成过程中，在所述压应力层21后需要在所述压应力层上形成保护层22；在拉应力层31形成后，需要在拉应力层31上形成保护层32。所述保护层22和32可以后续工艺中，可有效保护已形成的压应力层21和拉应力层31免受损伤。
如果没有掺杂，保护层22和32的电阻率较大，在现有工艺中，形成所述保护层22和32采用原位掺杂工艺，或者在介质层形成前向所述保护层22和32内注入与PMOS晶体管以及NMOS晶体管的源漏极对应的离子，以提高保护层22和32的导电率。结合参考图2所示，在后续工艺中，当在所述PMOS晶体管20和NMOS晶体管30上覆盖介质层40，并在所述介质层40内，开设导通所述保护层22和32的通孔23和33后，向保护层中注入Ni等金属原子，在保护层上行成金属硅化物，之后在通孔内形成导电插塞，实现PMOS晶体管20与NMOS晶体管30与其他器件间的电连接。
然而，在保护层上原位掺杂工艺中，所述PMOS晶体管的应力层和NMOS晶体管的应力层中掺杂的离子种类不同，因而所述原位掺杂工艺复杂，此外原位掺杂过程中，外延的选择性不好，影响形成的应力层质量；而向保护层22和32中注入与PMOS晶体管以及NMOS晶体管的源漏极对应的离子的工艺繁琐，增加了工艺难度与制造成本。
如何降低嵌入式应力晶体管的PMOS晶体管和NMOS晶体管与其他器件的连接工艺的难度是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是在嵌入式应力晶体管制备过程中，免除了向PMOS晶体管的压应力层上的保护层，以及NMOS晶体管的拉应力层上的保护层内掺杂离子的工艺，从而降低PMOS晶体管和NMOS晶体管与其他器件的连接工艺难度。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述半导体衬底内，位于所述栅极结构周边形成凹槽；
向所述凹槽内填充满应力层材料，形成应力层，所述应力层用于形成源漏极；
在所述应力层上形成保护层；
在所述半导体衬底上形成介质层，所述栅介质层覆盖所述栅极结构；
刻蚀所述介质层，在所述介质层内开设通孔；
沿着所述通孔刻蚀所述保护层，露出所述应力层；
沿着所述通孔，向所述应力层内沉积金属原子，在所述应力层表面形成导电层；
在所述通孔内填充满金属材料，形成金属插塞。
可选地，所述保护层的材料为硅。
可选地，刻蚀所述保护层的工艺为干法刻蚀工艺，所述干法刻蚀工艺的刻蚀剂包括：含有HBr、O2和Cl2的混合气体。
可选地，所述保护层的厚度为
可选地，所述保护层的形成工艺为外延工艺。
可选地，所述外延工艺的控制温度为700～800℃。
可选地，所述栅极结构为PMOS栅极，所述应力层的材料为硅锗材料。
可选地，所述栅极结构为NMOS栅极，所述应力层的材料为碳化硅。
可选地，向所述应力层内沉积金属原子，在所述应力层表面形成导电层的方法包括：
先采用PVD工艺在各个通孔内的应力层表面形成金属层；
之后进行退火工艺，在所述应力层表面形成导电层。
可选地，在所述应力层表面沉积的金属原子包括Pt（铂）和Ni（镍）。
可选地，在所述应力层表面沉积的金属原子中，Ni原子的原子百分比为90～95%。
可选地，所述退火工艺包括第一退火工艺和第二退火工艺，在所述第一退火工艺和第二退火工艺间进行清洗工艺。
可选地，所述两步退火工艺包括第一退火工艺和第二退火工艺；
所述第一退火工艺的温度为220～300℃，持续时间为40～60s；
所述第二退火工艺为激光退火工艺，温度为800～900℃。
可选地，所述清洗工艺包括第一清洗步骤和第二清洗步骤；
所述第一清洗步骤采用稀释硫酸作为清洗剂；
所述第二清洗步骤采用氨水和双氧水的混合溶液作为清洗剂。
可选地，形成所述应力层的方法为外延工艺；
所述半导体器件的形成方法还包括：
在向所述凹槽内填充满应力层材料同时，采用原位掺杂工艺在所述应力层中掺杂离子，以形成所述栅极结构的源漏极。
可选地，所述介质层包括第一介质层和第二介质层；
所述栅极结构为伪栅结构；
在形成所述应力层后，在所述半导体衬底上形成第一介质层；
刻蚀所述伪栅结构，在所述第一介质层内形成栅极凹槽；
在所述栅极凹槽内填充满栅极金属，形成金属栅极；
在所述半导体衬底上形成第二介质层，所述第二介质层覆盖所述金属栅极；
之后刻蚀所述第二介质层和第一介质层，在所述第一介质层和第二介质层内形成所述通孔。
与现有技术相比，本发明的技术方案具有以下优点：
半导体衬底上包括栅极结构，在所述半导体衬底内，位于所述栅极结构的周边形成应力层，并在所述应力层上形成保护层；之后在半导体衬底上形成覆盖所述栅极结构的介质层；刻蚀所述介质层，在所述介质层内形成通孔，露出所述保护层，并沿着所述通孔刻蚀应力层上的保护层至露出所述应力层；之后沿着所述通孔向所述应力层上沉积金属原子，在所述应力层内表面形成导电层，并向所述通孔内填充满金属材料，形成金属插塞。上述技术方案中，直接向所述应力层上沉积金属原子，并在所述应力层表面形成导电层，在所述通孔内填充满金属材料后，形成金属插塞，从而实现所述金属插塞与半导体器件的源漏极连接。上述技术方案免除了现有的需要向保护层内注入离子，从而提高保护层导电性的工艺，从而降低PMOS晶体管和NMOS晶体管与其他器件的连接工艺难度。
附图说明
图1和图2为现有嵌入式应力晶体管形成的结构示意图；
图3至图10是本发明一个实施例提供的半导体器件的形成方法的示意图。
具体实施方式
正如背景技术中所述，在PMOS晶体管和NMOS晶体管的应力层形成之后，需要在所述PMOS晶体管和NMOS晶体管的应力层上形成保护层，用于保护已形成的应力层在后续工艺中免受损伤。然而基于保护层的导电率较差，因而需要对保护层进行原位掺杂，或是在保护层形成后在保护层内注入与其对应的PMONS晶体管或是NMOS晶体管的源漏极相应的离子，以提高保护层的导电性，之后在所述保护层上方形成金属插塞，以实现所述PMOS晶体管和NMOS晶体管与外部器件相连。
然而在实际操作过程中，对保护层原位掺杂，或是向保护层中注入离子的工艺难度高，工艺繁琐。为此，本发明提供了一种半导体器件的形成方法，免除了向保护层中注入离子的步骤，降低嵌入式应力晶体管的制备难度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
附图3～附图10为本实施例提供的半导体器件的形成方法的结构示意图。
先参考图3所示，本实施例提供的半导体器件的形成方法，包括：
提供半导体衬底100，所述半导体衬底100包括PMOS区域110和NMOS区域120，所述PMOS区域110和NMOS区域120通过浅沟槽结构（图中未标示）隔离。在所述PMOS区域110形成有PMOS栅极130，在所述NMOS区域120上形成有NMOS栅极230。
所述半导体衬底100可以为硅衬底，也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底，常见的半导体衬底均可作为本实施例中的半导体衬底。
本实施例中的半导体衬底100可选为硅衬底。
本实施例中，所述半导体器件的制备工艺以后栅（gate-last）工艺为例。所述PMOS栅极130和NMOS栅极230均为伪栅结构。所述PMOS伪栅130和NMOS伪栅230结构相似，以PMOS栅极130为例。所述PMOS栅极130包括了伪栅材料层131，位于所述伪栅材料层131下方的栅介质层（图中未显示），覆盖于所述伪栅材料层131上表面的硬掩模层135，位于所述伪栅材料131周边的热氧化层132，位于所述热氧化层132外表面的第一侧墙133等结构。
所述伪栅材料层131可选为多晶硅，所述硬掩模层135的材料可选为氮化硅。所述PMOS伪栅130和NMOS伪栅230的形成工艺为本领域的成熟工艺，在此不再赘述。
继续参考图3所示，在所述半导体衬底100上形成氧化层，所述氧化层覆盖所述PMOS伪栅130和NMOS伪栅230。其中覆盖于所述PMOS伪栅130上的为氧化层134，覆盖于所述NMOS伪栅230上的为氧化层234；
在所述半导体衬底100上形成第一硬掩模层200，所述第一硬掩模层200覆盖于所述氧化层134和234表面。
本实施例中，所述氧化层134和234，以及所述第一硬掩模层200的形成工艺为CVD（化学气相沉积）。所述第一硬掩模层200的材料可选为氮化硅。
参考图4所示，保留所述NMOS区域120上的第一硬掩模层200，刻蚀所述PMOS区域110的第一硬掩模层200，位于所述PMOS区域110内，在所述PMOS伪栅130的周边的半导体衬底100内形成第一凹槽136；之后在所述第一凹槽136内填充满第一应力材料，以形成第一应力层。
本实施例中，形成所述第一凹槽136的具体过程可包括，先在所述半导体衬底100的NMOS区域120上覆盖的光刻胶层；之后，刻蚀所述PMOS区域110上的所述第一硬掩模层200，直至露出所述氧化层134；继续刻蚀所述氧化层134，露出所述半导体衬底100，再刻蚀所述半导体衬底100，在所述半导体衬底100的PMOS区域110内，形成所述第一凹槽136。
本实施例中，所述第一凹槽136为“Σ”型，刻蚀所述半导体衬底100的工艺可先采用干法刻蚀工艺，在所述半导体衬底100内形成竖直向的凹槽，之后再以湿法刻蚀工艺继续刻蚀所述凹槽，从而形成“Σ”型的第一凹槽136。上述刻蚀工艺均为本领域的成熟工艺，在此不再赘述。
本实施例中，所述第一应力材料为硅锗材料（SiGe），形成工艺为外延工艺。如控制反应腔体内的温度为700～800℃，气压为1托～100托，沉积气体包括硅源气体（如SiH4或SiH2Cl2）和锗源气体（如GeH4）。从而在所述第一凹槽136内形成硅锗层，以作为第一应力层。
本实施例中，在形成所述第一应力层同时，采用原位掺杂工艺，在向所述反应腔体内通入硅源气体和锗源气体同时，向所述反应腔内通入用于形成PMOS源漏极的离子源气体。具体地如，向反应腔内通入硼源气体（如，B2H6或BF3），所述硼源气体的流量是1～1000sccm，从而在形成所述第一应力层的同时，在所述PMOS伪栅130的两侧的第一应力层内形成PMOS源漏极。
参考图5所示，在形成所述第一应力层后，在所述第一应力层上形成第一保护层137。
本实施例中，所述第一保护层137的材料为硅。所述第一保护层137的形成工艺为外延工艺，具体包括：
在形成所述第一应力层后，停止向所述反应腔内通入锗源气体，持续向所述反应腔内通入硅源气体，从而在所述第一应力层上形成第一保护层137。
本实施例中，所述第一保护层137的厚度为。
结合参考图6所示，形成所述第一保护层137后，去除覆盖于所述NMOS区域120上的所述第一硬掩膜层200。之后，在所述半导体衬底100上形成第二硬掩模层300，所述第二硬掩模层300覆盖所述PMOS伪栅130和NMOS伪栅230。
本实施例中，去除所述第一硬掩模层200的方法为湿法刻蚀法。具体地可采用体积浓度为50～90%的磷酸溶液作为湿法刻蚀剂，去除所述第一硬掩模层200。
本实施例中，覆盖于所述伪栅材料层131上的硬掩膜层135（参考图3所示）与所述第一硬掩模层200的材料相同，在湿法刻蚀去除所述第一硬掩模层200同时，所述PMOS伪栅130的硬掩膜层135，以及残留在PMOS伪栅侧壁的第一硬掩模层同时被去除。
在去除第一硬掩模层200过程中，所述第一保护层137始终覆盖在所述第一应力层上，从而避免所述第一应力层受到损伤。
参考图7所示，保留所述PMOS区域110上的所述第二硬掩膜层300，刻蚀所述NMOS区域120内的第二硬掩模层、氧化层和半导体衬底100，在所述NMOS伪栅230的周边的半导体衬底100内形成第二凹槽236，并在所述第二凹槽236内填充第二应力材料，形成第二应力层。
本实施例中，所述第二凹槽236为“U”型，形成工艺与所述第一凹槽形成工艺类似，在此不再赘述。
本实施例中，所述第二应力材料为碳化硅（SiC），形成工艺可选为外延工艺，具体地，如控制反应腔体内的温度为450～600℃，气压为1托～500托，沉积气体包括硅源气体（SiH4或SiH2Cl2）和碳源气体（C2H4、C3H8或C2H6）。从而在所述第二凹槽236内形成碳化硅层，以作为第二应力层。
本实施例中，在形成所述第二应力层同时，采用原位掺杂工艺，在向所述反应腔体内通入硅源气体和碳源气体同时，向所述反应腔内通入用于形成NMOS源漏极的离子源气体。具体地如，向反应腔内通入磷源气体（如PH3）或是砷源气体（如AsH3）。所述NMOS源漏极的离子源气体的流量为1～1000sccm，从而在形成所述第二应力层的同时，在所述NMOS伪栅230的两侧的第一应力层内形成NMOS源漏极。
继续参考7所示，在形成所述第二应力层后，在所述第二应力层上形成第二保护层。
本实施例中，所述第二保护层的材料和形成工艺与第一保护层相似，所述第二保护层材料可选为硅，形成工艺为外延工艺。具体地，第二保护层的形成工艺包括：
在形成所述第二应力层后，停止向所述反应腔内通入碳源气体，调节所述反应腔内温度为700～800℃，并持续向所述反应腔内通入硅源气体，从而在所述第二应力层上形成第二保护层237。
本实施例中，所述第二保护层237的厚度为
结合参考图8所示，之后，去除覆盖于所述PMOS伪栅130上的第二硬掩模层300，并在所述半导体衬底100上形成第一介质层410，所述第一介质层410覆盖PMOS伪栅130和NMOS伪栅230；之后，采用CMP（化学机械研磨）等工艺研磨所述第一介质层410，直至露出所述PMOS栅极130和NMOS栅极230的伪栅材料层；刻蚀去除PMOS伪栅130内的伪栅材料层131，和NMOS伪栅230中的伪栅材料层，在第一介质层410内形成两个栅极凹槽，并向两个栅极凹槽内填充高k介电层（图中未显示）和金属栅材料，在两个栅极凹槽内形成金属栅材料层138和238，从而形成PMOS金属栅和NMOS金属栅。
本实施例中，去除所述第二硬掩模层300的工艺，与去除所述第一硬掩膜层的工艺相同，在此不再赘述。其中，所述第二保护层237覆盖在所述第二应力层上，从而保护所述第二应力层免受损伤。
继续参考图8所示，接着在所述第一介质层410上形成第二介质层420；刻蚀所述第一介质层410和第二介质层420，在所述第一介质层410和第二介质层420内形成通孔430，且所述通孔430贯穿所述第一保护层137和第二保护层237，暴露所述第一应力层和第二应力层，也即暴露所述PMOS金属栅和NMOS金属栅的源漏极。
所述第一介质层410和第二介质层和420可选为氧化硅层，形成工艺为CVD，刻蚀所述第一介质层410和第二介质层和420的工艺为干法刻蚀法，具体地可采用含有CHF3的气体作为干法刻蚀剂，刻蚀所述第一介质层410和第二介质层和420，直至露出所述第一保护层137和第二保护层237；之后，采用含有CF4和O2的混合气体，或是含有Cl2的气体作为干法刻蚀剂，继续刻蚀所述第一保护层137和第二保护层237，直至露出所述第一应力层和第二应力层。
刻蚀所述第一介质层410和第二介质层420，以形成所述通孔430的工艺为本领域的成熟工艺，在此不再赘述。
本实施例中，所述第一保护层137和第二保护层237的厚度为上述厚度在本实施例提供的半导体器件的形成方法中，既可在诸如去除所述第一硬掩模层和第二硬掩模层时保护所述第一应力层和第二应力层，而且还可降低刻蚀所述第一保护层137和第二保护层237的难度。即，若所述第一保护层137和第二保护层237厚度过薄（小于），则在如去除所述第一硬掩模层和第二硬掩模层及后续工艺过程中，所述第一保护层137和第二保护层237被腐蚀殆尽，从而致使第一应力层和第二应力层受损伤；所厚度若过厚（大于），则增加刻蚀所述第一保护层137和第二保护层237的难度，不仅提高工艺成本，而且可能会造成过刻蚀等缺陷，从而造成第一应力层和第二应力层损伤。
参考图9所示，沿着所述通孔430向所述第一应力层和第二应力层内沉积金属原子，并在所述第一应力层和第二应力层表面形成导电层。
本实施例中，向所述第一应力层和第二应力层内沉积金属原子，并形成导电层的工艺包括：
采用Ni和PT的合金金属靶材进行PVD（物理气相沉积）工艺，从而在所述通孔430内的第一应力层和第二应力层表面沉积含有Ni和Pt的金属层；之后进行退火工艺使得所述金属层中的Ni原子与第一应力层和第二应力层反应从而在所述第一应力层和第二应力层表面形成以金属硅化物为材料的导电层500。
本实施例中，在所述第一应力层和第二应力层上沉积的Ni和Pt的原子中，Pt原子的原子百分比为5～10%。上述比例的原子含量可提高后续退火工艺后形成的金属硅化物的稳定性。
本实施例中，所述退火工艺包括第一退火工艺和第二退火工艺。所述第一退火工艺为：在220～300℃条件下，持续退火40～60s；所述第二退火工艺为激光退火工艺，温度为800～900℃。
可选地，在所述两步退火工艺间，进行清洗工艺，所述清洗工艺包括第一清洗步骤和第二清洗步骤。其中，所述第一清洗步骤采用稀硫酸为清洗剂，第二清洗步骤采用SC1溶液（氨水和双氧水的混合溶液）为清洗剂。
所述清洗步骤可有效去除在第一次退火工艺后，在所述第一应力层和第二应力层表面没有反应的金属层残留。
之后，结合参考图10所示，在完成所述离子注入工艺后，在所述通孔430内填充满金属材料，如钨，从而形成与所述PMOS金属栅和NMOS金属栅的源漏极电连接的金属插塞600。
本发明提供的半导体器件的形成方法中，直接在所述第一应力层和第二应力层（也可以理解为PMOS和NMOS金属栅极的源漏区内）表面导电层500，并使得所述第一应力层和第二应力层直接与所述金属插塞电连接，免除了在形成所述保护层时，采用原位掺杂工艺在所述保护层内掺杂离子，或是在形成保护层后，向覆盖在所述第一应力层和第二应力层上的保护层中注入离子的繁琐步骤，从而降低嵌入式应力晶体管制备难度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的形成方法，其特征在于：包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述半导体衬底内，位于所述栅极结构周边形成凹槽；
向所述凹槽内填充满应力层材料，形成应力层，所述应力层用于形成源漏极；
在所述应力层上形成保护层；
在所述半导体衬底上形成介质层，所述介质层覆盖所述栅极结构；
刻蚀所述介质层，在所述介质层内开设通孔；
沿着所述通孔刻蚀所述保护层，露出所述应力层；
沿着所述通孔，向所述应力层内沉积金属原子，在所述应力层表面形成导电层；
在所述通孔内填充满金属材料，形成金属插塞；
其中，向所述应力层内沉积金属原子，在所述应力层表面形成导电层的方法包括：
先采用PVD工艺在各个通孔内的应力层表面形成金属层；
之后进行退火工艺，在所述应力层表面形成导电层；
所述退火工艺包括第一退火工艺和第二退火工艺，在所述第一退火工艺和第二退火工艺间进行清洗工艺。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为硅。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述保护层的工艺为干法刻蚀工艺，所述干法刻蚀工艺的刻蚀剂包括：含有HBr、O2和Cl2的混合气体。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层的形成工艺为外延工艺。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述外延工艺的控制温度为700～800℃。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构为PMOS栅极，所述应力层的材料为硅锗材料。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构为NMOS栅极，所述应力层的材料为碳化硅。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述应力层表面沉积的金属原子包括Pt和Ni。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，在所述应力层表面沉积的金属原子中，Pt原子的原子百分比为5～10％。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述退火工艺包括第一退火工艺和第二退火工艺；
所述第一退火工艺的温度为220～300℃，持续时间为40～60s；
所述第二退火工艺为激光退火工艺，温度为800～900℃。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述清洗工艺包括第一清洗步骤和第二清洗步骤；
所述第一清洗步骤采用稀释硫酸作为清洗剂；
所述第二清洗步骤采用氨水和双氧水的混合溶液作为清洗剂。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，
形成所述应力层的方法为外延工艺；
所述半导体器件的形成方法还包括：
在向所述凹槽内填充满应力层材料同时，采用原位掺杂工艺在所述应力层中掺杂离子，以形成所述栅极结构的源漏极。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层包括第一介质层和第二介质层；
所述栅极结构为伪栅结构；
在形成所述应力层后，在所述半导体衬底上形成第一介质层；
刻蚀所述伪栅结构，在所述第一介质层内形成栅极凹槽；
在所述栅极凹槽内填充满栅极金属，形成金属栅极；
在所述半导体衬底上形成第二介质层，所述第二介质层覆盖所述金属栅极；
之后刻蚀所述第二介质层和第一介质层，在所述第一介质层和第二介质层内形成所述通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754214.3A CN104752348B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754214.3A CN104752348B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752348A CN104752348A (zh) | 2015-07-01 |
| CN104752348B true CN104752348B (zh) | 2018-05-01 |
Family
ID=53591824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754214.3A Active CN104752348B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752348B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623034B (zh) * | 2016-07-15 | 2020-09-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN108447824A (zh) * | 2017-02-16 | 2018-08-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456782A (zh) * | 2012-05-28 | 2013-12-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514166B1 (ko) * | 2004-01-20 | 2005-09-13 | 삼성전자주식회사 | 상보형 반도체 소자 형성방법 |
| US8358012B2 (en) * | 2010-08-03 | 2013-01-22 | International Business Machines Corporation | Metal semiconductor alloy structure for low contact resistance |
-
2013
- 2013-12-31 CN CN201310754214.3A patent/CN104752348B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456782A (zh) * | 2012-05-28 | 2013-12-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752348A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN105719969B (zh) | 鳍式场效应管的形成方法 | |
| CN104425267B (zh) | 晶体管的形成方法 | |
| CN109979880B (zh) | 半导体结构及其形成方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN107919327A (zh) | 半导体结构及其形成方法 | |
| KR20100081667A (ko) | 스트레인드 채널을 갖는 반도체 장치 및 그 제조 방법 | |
| CN104616979B (zh) | 半导体器件的形成方法 | |
| JP2011146465A (ja) | 半導体装置およびその製造方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN109427677A (zh) | 半导体结构及其形成方法 | |
| CN104517901B (zh) | Cmos晶体管的形成方法 | |
| CN104752348B (zh) | 半导体器件的形成方法 | |
| CN105261566B (zh) | 半导体结构的形成方法 | |
| CN103794548B (zh) | 局域互连结构的形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN103531452B (zh) | Cmos管的形成方法 | |
| CN104900501B (zh) | 半导体结构及其形成方法 | |
| CN104465486B (zh) | 半导体器件的形成方法 | |
| CN104183491B (zh) | 晶体管的形成方法 | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN107591364A (zh) | 半导体结构及其形成方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| CN100479120C (zh) | 金属氧化物半导体晶体管及其制造方法 | |
| CN105826232B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |