CN103943494A - 选择性外延生长工艺的前处理方法及半导体器件制造方法 - Google Patents

选择性外延生长工艺的前处理方法及半导体器件制造方法 Download PDF

Info

Publication number
CN103943494A
CN103943494A CN201410111349.2A CN201410111349A CN103943494A CN 103943494 A CN103943494 A CN 103943494A CN 201410111349 A CN201410111349 A CN 201410111349A CN 103943494 A CN103943494 A CN 103943494A
Authority
CN
China
Prior art keywords
semiconductor substrate
epitaxial growth
halogen
selective epitaxial
growth process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410111349.2A
Other languages
English (en)
Inventor
高剑琴
周海锋
谭俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410111349.2A priority Critical patent/CN103943494A/zh
Publication of CN103943494A publication Critical patent/CN103943494A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种选择性外延生长工艺的前处理方法以及半导体器件制造方法,采用含卤素的气体对半导体衬底表面进行处理。由于含卤素气体的蚀刻性,半导体衬底表面的不平整缺陷就可以得到修复,从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用,半导体衬底表面被氯原子占据,同时氯原子在硅表面的吸附能力大于氧原子的吸附能力,所以可以进一步的去除半导体衬底表面的氧,形成表面钝化。当选择性生长硅锗或碳化硅时,卤素原子被锗或碳取代,使得外延生长薄膜的选择性提高。

Description

选择性外延生长工艺的前处理方法及半导体器件制造方法
技术领域
本发明涉及半导体制备技术领域,特别涉及一种选择性外延生长工艺的前处理方法及半导体器件制造方法。
背景技术
微电子技术的发展一直沿着两个方向在进行,一是不断扩大晶圆尺寸,以提高芯片产量和降低芯片成本;二是不断缩小芯片特征尺寸,以满足芯片微型化、高密度化、高速化、高可靠化和系统集成化的要求。随着特征尺寸越来越小,电路的速度越来越快,器件内部PN结之间以及器件与器件之间通过半导体衬底的相互作用(如形成寄生MOS管等)越来越严重。因此,随着MOSFET器件的特征尺寸缩小到纳米尺度后,等比例缩小技术面临着越来越严峻的挑战:漏电、阈值电压增大、功耗密度增大、迁移率退化等现象严重。以往通过减小沟道长度、减小栅介质层厚度等方法来解决上述问题,但随着栅介质层厚度逐渐减小到其物理极限后,提高电子迁移率则逐渐成为了主流趋势。这是因为MOS器件的开关速度与载流子迁移速率有关,通过提高沟道内载流子的迁移率,可弥补沟道高掺杂引起的库仑相互作用,改善栅介质层变薄导致的有效电场强度提高和界面散射增强等问题带来的迁移率退化。其中,得到广泛应用的是应变硅(strained silicon)技术。所谓应变硅简单来说就是指一层仅有几纳米厚度的超薄应变层,利用应变硅代替原来的高纯硅制造晶体管内部的通道,如此一来,可以让晶体管内的原子距离拉长,从而实现单位长度上原子数目减少的目的。当电子通过这些区域时所遇到的阻力就会减少,从而提高了晶体管性能。
在应变硅技术中,对于PMOS晶体管,填充的源区和漏区可以是硅锗(SiGe),其晶格常数(lattice constant)大于半导体衬底单晶硅的晶格常数,产生压应力,能够提高载流子迁移率;对于NMOS晶体管,填充的源区和漏区可以是碳化硅SiC,其晶格常数小于半导体衬底单晶硅的晶格常数,产生张应力,能够提高载流子迁移率。
图1是现有技术中利用应变硅技术形成的MOS晶体管的剖面结构示意图。MOS晶体管制作步骤包括:首先,提供一半导体衬底100,所述半导体衬底100中形成浅沟槽隔离110;然后,在上述半导体衬底上形成栅极结构120;接着,对所述栅极结构120两侧的半导体衬底进行刻蚀形成开口;之后,用氢氟酸溶液去除半导体衬底表面的自然氧化层;再之后,进入外延沉积设备中,通过选择性外延生长方法在所述开口中填充材料形成源区130和漏区140。所述半导体衬底100的材料一般为单晶硅。所述栅极结构120包括位于所述半导体衬底100上的栅介质层121,位于所述栅介质层121之上的栅电极122,以及包围所述栅介质层121和栅电极122侧壁的侧墙123。
在实际生产中发现,由于在选择性外延生长薄膜之前必须进行半导体衬底自然氧化层的去除,使用的氢氟酸溶液腐蚀性比较强,容易使半导体衬底表面被腐蚀,导致半导体衬底表面不够均匀、平整,使得在选择性外延生长薄膜时出现缺陷150(如图1所示),如凸起、凹坑、位错等。这种择性外外延生长薄膜的缺陷的存在导致晶体管结构漏电、阈值电压增大、功耗密度增大、迁移率退化等问题。
因此,需要找寻一种选择性外延生长工艺的前处理方法,使得半导体衬底在被处理完之后表面更加平整并对外延生长薄膜具有高的选择性,从而得到缺陷较少或无缺陷高选择性的外延生长薄膜。
发明内容
本发明的目的在于提供一种选择性外延生长工艺的前处理方法及半导体器件制造方法,提高半导体衬底表面的平整性、选择性,从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。
为解决上述技术问题,本发明提供一种选择性外延生长工艺的前处理方法,该方法引入含卤素的气体对半导体衬底表面进行处理。
可选的,在所述的选择性外延生长工艺的前处理方法中,所述半导体衬底为硅衬底。
可选的,所述采用含卤素的气体对半导体衬底表面进行处理过程中,去除半导体衬底表面的表层。
可选的,在所述的选择性外延生长工艺的前处理方法中,所述含卤素的气体是指氯化氢气体、氯气、氟化氢气体中之一与氢气的混合气体。
可选的,在所述的选择性外延生长工艺的前处理方法中,所述含卤素的气体是指氯化氢气体、氯气或氟化氢气体。
可选的,在所述的选择性外延生长工艺的前处理方法中,还包括:在750~830度温度下,采用氢气烘烤所述半导体衬底。
根据本发明的另一方面,还提供了一种半导体器件制造方法,包括:
提供一半导体衬底;
在所述半导体衬底中形成浅沟槽隔离;
在所述半导体衬底上形成栅极结构;
在所述栅极结构两侧的半导体衬底中进行蚀刻形成开口;
采用氢氟酸溶液去除所述半导体衬底表面的自然氧化层;
采用含卤素的气体对所述半导体衬底表面进行处理;
采用选择性外延生长工艺在所述开口中生长薄膜。
可选的,采用含卤素的气体对所述半导体衬底表面进行处理之前或之后,还包括:采用氢气对所述半导体衬底进行烘烤。
可选的,采用选择性外延生长工艺在所述开口中生长薄膜之后,还包括:对所述半导体衬底进行离子注入。
与现有技术相比,本发明通过在选择性外延生长薄膜生长前,采用含卤素的气体对半导体衬底进行前处理,由于含卤素气体的蚀刻性,半导体衬底表面的不平整缺陷就可以得到修复,从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用,另外,利用氯原子在硅表面的吸附能力大于氧原子的吸附能力,来进一步实现衬底表面氧的去除,使得半导体衬底表面被氯原子占据,形成表面钝化。当选择性生长硅锗或碳化硅时,卤素原子被锗或碳取代,使得外延生长薄膜的选择性提高,从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。
附图说明
图1是现有技术的一种晶体管的剖面结构示意图;
图2是本发明一实施例的半导体器件制造方法的工艺流程图;
图3a~3e是本发明一实施例的半导体器件制造方法过程中的器件结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种选择性外延生长工艺的前处理方法,采用含卤素的气体对半导体衬底表面进行刻蚀处理和钝化。由于含卤素气体的蚀刻性,半导体衬底表面的不平整缺陷就可以得到修复,从而得到缺陷较少或无缺陷的外延生长薄膜。又由于卤素原子与半导体衬底硅之间存在键合作用,半导体衬底表面被氯原子占据,同时氯原子在硅表面的的吸附能力大于氧原子的吸附能力,所以可以进一步的去除半导体衬底表面的氧,形成表面钝化。当选择性生长硅锗或碳化硅时,卤素原子被锗或碳取代,使得外延生长薄膜的选择性提高,从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。
图2是本发明一实施例的半导体器件制造方法的工艺流程图,图3a~3e是本发明一实施例的半导体器件制造方法过程中的器件结构示意图。
结合图2和图3a~e,在CMOS制造工艺的PMOS制造工艺或NMOS制造工艺中,首先提供一半导体衬底200,在半导体衬底200上进行浅沟槽隔离210的制作,所述半导体衬底200为硅衬底,如图3a所示;然后在所述半导体衬底200上形成至少一栅极结构220,所述栅极结构220包括位于所述半导体衬底200上的栅介质层221,位于所述栅介质层221之上的栅电极222,以及包围所述栅介质层221和栅电极222侧壁的侧墙223,如图3b所示;接着,在所述栅极结构220两侧的半导体衬底中形成开口235,如图3c所示,所述开口235的形成过程可以包括光刻、刻蚀等本领域技术人员公知的步骤,本实施例中刻蚀形成的开口235的侧壁延伸至所述栅极侧墙223的下方。
接着,采用氢氟酸溶液去除半导体衬底200表面的自然氧化层(nativeoxide),所述氢氟酸溶液的氟化氢与水的体积比为1/200~1/300。然而,由于氢氟酸溶液的腐蚀性比较强,容易使半导体衬底表面被腐蚀,导致半导体衬底表面不够均匀、平整。
之后,对半导体衬底进行烘烤(bake),用以进一步的去除氧和碳。所述烘烤采用的气体例如是氢气(H2),温度例如是750~830度。
接着,使用含卤素的气体对半导体衬底进行处理。所述含卤素的气体可以是指单一的含卤素的气体或者含卤素的气体与氢气的混合气。所述单一的含卤素的气体可以是氯化氢(HCl)气体、氯气(Cl2)或氟化氢气体(HF)。本实施例中,采用稀释的氯化氢气体对半导体衬底表面进行处理,所述稀释的氯化氢气体为100~600毫升的氯化氢气体与25~35升的氢气的混合气体。由于含卤素的气体对半导体衬底200的刻蚀作用相比于氢氟酸溶液比较弱,半导体衬底200表面的表层被缓慢地去除了。此过程中,半导体衬底表面带有凸起的地方由于处于高位能,凸起首先被平整,存在凹陷的地方由于半导体衬底表面总体被刻蚀一定厚度,而凹陷的地方刻蚀量比较少,使得半导体衬底也趋于平坦化,所以由前一步骤氢氟酸溶液造成的表面不良就被修复了,从而得到缺陷较少或无缺陷的外延生长膜。又由于氯化氢气体被半导体衬底吸附,氯化氢气体中的氯与半导体衬底中的硅相结合形成键合作用,在半导体衬底表面形成保护层,起到钝化作用。当选择性生长硅锗或碳化硅时,氯被锗或碳取代,使得外延生长薄膜的选择性提高。
需要说明的是,本发明并不限制氢气烘烤和含卤素气体的处理工艺的顺序,可以先采用氢气烘烤半导体衬底再采用含卤素气体对半导体衬底进行处理,也可以先采用含卤素气体对半导体衬底进行处理再进行氢气烘烤。
接下来,在所述开口235内选择性外延生长薄膜,如图3d所示。填充材料的选择根据晶体管类型决定,对于PMOS晶体管,填充的源区和漏区可以是硅锗(SiGe),其晶格常数(lattice constant)大于半导体衬底单晶硅的晶格常数,产生压应力,能够提高载流子迁移率;对于NMOS晶体管,填充的源区和漏区可以是碳化硅(SiC),其晶格常数小于半导体衬底单晶硅的晶格常数,产生张应力,能够提高载流子迁移率。由于半导体衬底经过含卤素的气体处理,使半导体衬底对外延生长材料的选择性提高,从而得到缺陷较少或无缺陷且选择性较高外延生长薄膜。
最后,对选择性外延生长的薄膜进行离子注入制作工艺,形成源极330和漏极340,如图3e所示,使晶体管的性能进一步得到提高。
综上所述,半导体衬底经过含卤素气体的前处理,由于含卤素气体的蚀刻性半导体衬底表面的不平整缺陷就可以得到修复,从而得到缺陷较少或无缺陷的外延生长膜。又由于卤素原子与半导体衬底硅之间存在键合作用,半导体衬底表面被氯原子占据,同时氯原子在硅表面的吸附能力大于氧原子的吸附能力,所以可以进一步的去除半导体衬底表面的氧,形成表面钝化。当选择性生长硅锗或碳化硅时,卤素原子被锗或碳取代,使得外延生长薄膜的选择性提高。总之,经过选择性外延生长工艺的前处理,得到缺陷较少或无缺陷且选择性高的外延生长薄膜。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (9)

1.一种选择性外延生长工艺的前处理方法,其特征在于,包括:
采用含卤素的气体对半导体衬底表面进行处理。
2.如权利要求1所述的一种选择性外延生长工艺的前处理方法,其特征在于,所述半导体衬底为硅衬底。
3.如权利要求1所述的一种选择性外延生长工艺的前处理方法,其特征在于,所述采用含卤素的气体对半导体衬底表面进行处理过程中,去除半导体衬底表面的表层。
4.如权利要求1所述的一种选择性外延生长工艺的前处理方法,其特征在于,所述含卤素的气体是指氯化氢气体、氯气、氟化氢气体中之一与氢气的混合气体。
5.如权利要求1所述的一种选择性外延生长工艺的前处理方法,其特征在于,所述含卤素的气体是指氯化氢气体、氯气或氟化氢气体。
6.如权利要求1所述的一种选择性外延生长工艺的前处理方法,其特征在于,还包括:在750~830度温度下,采用氢气烘烤所述半导体衬底。
7.一种半导体器件制造方法,其特征在于,包括:
提供一半导体衬底;
在所述半导体衬底中形成浅沟槽隔离;
在所述半导体衬底上形成栅极结构;
在所述栅极结构两侧的半导体衬底中进行蚀刻形成开口;
采用氢氟酸溶液去除所述半导体衬底表面的自然氧化层;
采用含卤素的气体对所述半导体衬底表面进行处理;
采用选择性外延生长工艺在所述开口中生长薄膜。
8.如权利要求7所述的一种半导体器件制造方法,其特征在于,采用含卤素的气体对所述半导体衬底表面进行处理之前或之后,还包括:采用氢气对所述半导体衬底进行烘烤。
9.如权利要求7所述的一种半导体器件制造方法,其特征在于,采用选择性外延生长工艺在所述开口中生长薄膜之后,还包括:对所述半导体衬底进行离子注入。
CN201410111349.2A 2014-03-24 2014-03-24 选择性外延生长工艺的前处理方法及半导体器件制造方法 Pending CN103943494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410111349.2A CN103943494A (zh) 2014-03-24 2014-03-24 选择性外延生长工艺的前处理方法及半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410111349.2A CN103943494A (zh) 2014-03-24 2014-03-24 选择性外延生长工艺的前处理方法及半导体器件制造方法

Publications (1)

Publication Number Publication Date
CN103943494A true CN103943494A (zh) 2014-07-23

Family

ID=51191105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410111349.2A Pending CN103943494A (zh) 2014-03-24 2014-03-24 选择性外延生长工艺的前处理方法及半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN103943494A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742157A (zh) * 2014-12-30 2016-07-06 Asm Ip控股有限公司 氧化锗预清洁模块和方法
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
CN111710606A (zh) * 2020-06-30 2020-09-25 度亘激光技术(苏州)有限公司 一种衬底处理方法
CN112117275A (zh) * 2019-06-19 2020-12-22 美光科技公司 用于在半导体结构上外延生长的系统、设备和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
CN103928294A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 选择性外延生长锗硅的晶片预处理方法
CN104425375A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104681443A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
CN103928294A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 选择性外延生长锗硅的晶片预处理方法
CN104425375A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104681443A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742157A (zh) * 2014-12-30 2016-07-06 Asm Ip控股有限公司 氧化锗预清洁模块和方法
CN105742157B (zh) * 2014-12-30 2019-08-27 Asm Ip控股有限公司 氧化锗预清洁模块和方法
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
US11264255B2 (en) 2015-03-11 2022-03-01 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
CN112117275A (zh) * 2019-06-19 2020-12-22 美光科技公司 用于在半导体结构上外延生长的系统、设备和方法
CN111710606A (zh) * 2020-06-30 2020-09-25 度亘激光技术(苏州)有限公司 一种衬底处理方法

Similar Documents

Publication Publication Date Title
CN104124273B (zh) 具有应变缓冲层的mos器件及其形成方法
JP6877522B2 (ja) 半導体素子の製造方法及びプラズマ処理装置
US9484265B2 (en) Structure and method for semiconductor device
TWI443757B (zh) 製造應變源/汲極結構的方法
US20140361336A1 (en) Fin Structure of Semiconductor Device
TW201505185A (zh) 積體電路結構及其形成方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US10312072B2 (en) Structure for FinFET devices
CN103943508B (zh) Pmos器件的制造方法
CN103943494A (zh) 选择性外延生长工艺的前处理方法及半导体器件制造方法
JP2015008291A (ja) 歪み半導体構造を形成する方法
US8263468B2 (en) Thin body semiconductor devices
KR100961751B1 (ko) 이축 압축 변형을 받는 <110>Si에서의 전자와정공의 이동성 개선
US9646830B2 (en) Semiconductor structure and fabrication method thereof
WO2016124110A1 (zh) 半导体器件及其制造方法、电子装置
CN105633000A (zh) 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
CN106920748A (zh) 鳍式场效应晶体管及其形成方法
CN104392919A (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法
US9966271B2 (en) Method for modifying epitaxial growth shape
CN106571338B (zh) 半导体结构及其形成方法
CN104241141A (zh) 一种用于制作嵌入式硅锗应变pmos器件的方法
CN105304491B (zh) 用于形成嵌入式锗硅的方法
CN111696867B (zh) 半导体结构及形成方法
CN110896033B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723