CN111710606A - 一种衬底处理方法 - Google Patents

一种衬底处理方法 Download PDF

Info

Publication number
CN111710606A
CN111710606A CN202010624195.2A CN202010624195A CN111710606A CN 111710606 A CN111710606 A CN 111710606A CN 202010624195 A CN202010624195 A CN 202010624195A CN 111710606 A CN111710606 A CN 111710606A
Authority
CN
China
Prior art keywords
semiconductor substrate
substrate
introducing
gas
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010624195.2A
Other languages
English (en)
Inventor
杨国文
赵勇明
张雨
赵卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202010624195.2A priority Critical patent/CN111710606A/zh
Publication of CN111710606A publication Critical patent/CN111710606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本申请实施例提供一种衬底处理方法，所述衬底处理方法包括：提供半导体衬底置于反应室中；通入保护气体，在第一预设温度下，对所述半导体衬底进行烘烤；通入刻蚀气体，刻蚀所述半导体衬底表面的氧化层；停止通入所述刻蚀气体，通入所述保护气体，持续1‑30分钟。本申请实现了有效去除衬底表面的氧化层及杂质。

Description

一种衬底处理方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种衬底处理方法。
背景技术
在采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)、MBE(Molecular beam epitaxy，分子束外延)等方法在衬底上进行外延生长之前，一般要先清除衬底表面的氧化层及其他残余杂质，否则会影响后续材料的生长质量，并最终导致制成器件的性能降低。
目前，通常采用对衬底进行高温处理的方式，来去除衬底表面的氧化层及表面粘附的杂质。但是，由于不同厂家制备的衬底表面的氧化层厚度及沾污的杂质不尽相同，并且即使是来自同一厂家的衬底，放置时间长短不同，其表面的氧化层厚度及沾污的杂质含量也不相同，因此高温处理无法保证彻底清除氧化层及杂质，同时还可能损伤衬底。
发明内容
本申请实施例的目的在于提供一种衬底处理方法，用以实现有效去除衬底表面的氧化层及杂质。
本申请实施例第一方面提供了一种衬底处理方法，包括：提供半导体衬底置于反应室中；通入保护气体，在第一预设温度下，对所述半导体衬底进行烘烤；通入刻蚀气体，刻蚀所述半导体衬底表面的氧化层；停止通入所述刻蚀气体，通入所述保护气体，持续1-30分钟。
于一实施例中，所述通入保护气体，在第一预设温度下，对所述半导体衬底进行烘烤，包括：升高所述反应室的温度；所述反应室的温度达到第二预设温度时，通入保护气体；继续升高所述反应室的温度到第一预设温度，烘烤2至30分钟。
于一实施例中，所述第一预设温度的范围为600℃至850℃，所述第二预设温度的范围为300℃至550℃。
于一实施例中，所述半导体衬底为InP衬底，所述保护气体包括磷烷和氢气。
于一实施例中，所述半导体衬底为GaAs衬底，所述保护气体包括砷源和氢气。
于一实施例中，所述砷源为As、AsH3、TBAs中的一种或多种。
于一实施例中，所述刻蚀气体为CBr4、CCl4、氯气、氯化氢中的一种或多种。
于一实施例中，所述刻蚀气体的流量为10sccm至1000sccm，纯度为10％至100％。
于一实施例中，所述刻蚀气体的刻蚀速率为0.5nm/min至500nm/min。
于一实施例中，所述反应室内的压力为30毫巴至1000毫巴。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的半导体衬底的结构示意图；
图2为本申请一实施例的衬底处理方法的流程示意图；
图3为本申请另一实施例的衬底处理方法的流程示意图；
图4为本申请另一实施例的衬底处理方法的流程示意图；
图5为本申请另一实施例的衬底处理方法的流程示意图。
附图标记：
10-待处理衬底，11-衬底，12-氧化层。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，但本申请的实施方式不限于此。
在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。
请参看图1，其为本申请一实施例的待处理衬底10的结构示意图，包括：衬底11和氧化层12，衬底11为GaAs材料，氧化层12生长在衬底11的表面。
如图2所示，其为本申请一实施例的衬底处理方法的流程示意图。该方法包括如下步骤：
步骤210：提供半导体衬底置于反应室中。
在上述步骤中，半导体衬底可以为表面有氧化层的GaAs衬底，也可以为表面有氧化层的InP衬底，提供一GaAs衬底或InP衬底，置于反应室中。
步骤220：通入保护气体，在第一预设温度下，对半导体衬底进行烘烤。
在上述步骤中，升高反应室的温度，当反应室的温度达到第二预设温度时，通入保护气体，反应室内的压力为30毫巴至1000毫巴，继续升高反应室的温度，反应室的温度达到第一预设温度后，烘烤2至30分钟，以使氧化层部分分解。第一预设温度高于第二预设温度，于一实施例中，第一预设温度的范围为600℃至850℃，第二预设温度的范围为300℃至550℃。
于一实施例中，当半导体衬底为InP衬底时，保护气体包括磷烷和氢气，磷烷的流量可以为50cc/min至1000cc/min，氢气作为载气，氢气的流量可以为10L/min至15L/min。
于一实施例中，当半导体衬底为GaAs衬底时，保护气体包括砷源和氢气。于一实施例中，砷源为As、AsH3、TBAs中的一种或多种。于一实施例中，砷源为砷烷，砷烷的流量可以为50cc/min至1000cc/min，氢气的流量可以为10L/min至15L/min。
步骤230：通入刻蚀气体，刻蚀半导体衬底表面的氧化层。
在上述步骤中，刻蚀气体为CBr4、CCl4中的一种，保护气体继续通入，并且通入流量为10sccm至1000sccm，纯度为10％至100％的刻蚀气体，以使该刻蚀气体以0.5nm/min至20nm/min的刻蚀速率刻蚀半导体衬底表面的氧化层。可以通过改变刻蚀气体流量改变刻蚀速率，气体流量每增加1sccm，刻蚀速率增加0.05nm/min。针对不同厚度的氧化层，可以设置不同的刻蚀气体流量和刻蚀时间。于一实施例中，氧化层厚度为0.5nm至100nm，刻蚀时间为1分钟至60分钟。
于一实施例中，刻蚀气体为CBr4、CCl4、氯气、氯化氢中的一种或多种，刻蚀气体以0.5nm/min至500nm/min的刻蚀速率刻蚀半导体衬底表面的氧化层。
于一实施例中，可以通过SIMS(secondary ion mass spectroscopy,二次离子质谱)确保半导体衬底表面的氧化层被刻蚀干净。
步骤240：停止通入刻蚀气体，通入保护气体持续1-30分钟。
在上述步骤中，保护气体包括砷源和氢气，砷源为As、AsH3、TBAs中的一种，停止通入刻蚀气体后，通入保护气体持续1-30分钟，吹扫去除残留的碳杂质，直至表面再构形成新鲜的GaAs表面。通入保护气体的持续时长根据刻蚀气体的刻蚀时长决定，刻蚀时长越久，通入相应保护气体的持续时长也越久。
如图3所示，其为本申请一实施例的衬底处理方法的流程示意图，该方法包括如下步骤：
步骤310：提供GaAs衬底置于MBE反应室中。
步骤320：升高反应室温度至300℃，通入砷烷和氢气。
步骤330：继续升高反应室温度至650℃，对衬底进行烘烤10分钟。
步骤340：通入流量为10sccm的CBr4气体持续30分钟，刻蚀半导体衬底表面的氧化层。
步骤350：停止通入CBr4气体，通入As持续10分钟。
如图4所示，其为本申请一实施例的衬底处理方法的流程示意图，该方法包括如下步骤：
步骤410：提供GaAs衬底置于MOCVD反应室中。
步骤420：升高反应室温度至400℃，通入砷烷和氢气。
步骤430：继续升高反应室温度至750℃，对衬底进行烘烤20分钟。
步骤440：通入流量为10sccm的CBr4气体持续20分钟，刻蚀半导体衬底表面的氧化层。
步骤450：停止通入CBr4气体，通入AsH3持续20分钟。
如图5所示，其为本申请一实施例的衬底处理方法的流程示意图，该方法包括如下步骤：
步骤510：提供GaAs衬底置于MOCVD反应室中。
步骤520：升高反应室温度至350℃，通入砷烷和氢气。
步骤530：继续升高反应室温度至700℃，对衬底进行烘烤30分钟。
步骤540：通入流量为20sccm的CCl4气体持续20分钟，刻蚀半导体衬底表面的氧化层。
步骤550：停止通入CCl4气体，通入TBAs持续30分钟。
以上仅为本申请的优选实施例而已，并不用于限制本申请。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种衬底处理方法，其特征在于，包括：
提供半导体衬底置于反应室中；
通入保护气体，在第一预设温度下，对所述半导体衬底进行烘烤；
通入刻蚀气体，刻蚀所述半导体衬底表面的氧化层；
停止通入所述刻蚀气体，通入所述保护气体持续1-30分钟。
2.根据权利要求1所述的方法，其特征在于，所述通入保护气体，在第一预设温度下，对所述半导体衬底进行烘烤，包括：
升高所述反应室的温度；
所述反应室的温度达到第二预设温度时，通入所述保护气体；
继续升高所述反应室的温度到第一预设温度，烘烤2至30分钟。
3.根据权利要求2所述的方法，其特征在于，所述第一预设温度的范围为600℃至850℃，所述第二预设温度的范围为300℃至550℃。
4.根据权利要求1所述的方法，其特征在于，所述半导体衬底为InP衬底，所述保护气体包括磷烷和氢气。
5.根据权利要求1所述的方法，其特征在于，所述半导体衬底为GaAs衬底，所述保护气体包括砷源和氢气。
6.根据权利要求5所述的方法，其特征在于，所述砷源为As、AsH3、TBAs中的一种或多种。
7.根据权利要求1所述的方法，其特征在于，所述刻蚀气体为CBr4、CCl4、氯气、氯化氢中的一种或多种。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀气体的流量为10sccm至1000sccm，纯度为10％至100％。
9.根据权利要求1所述的方法，其特征在于，所述刻蚀气体的刻蚀速率为0.5nm/min至500nm/min。
10.根据权利要求1所述的方法，其特征在于，所述反应室内的压力为30毫巴至1000毫巴。
CN202010624195.2A 2020-06-30 2020-06-30 一种衬底处理方法 Pending CN111710606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010624195.2A CN111710606A (zh) 2020-06-30 2020-06-30 一种衬底处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010624195.2A CN111710606A (zh) 2020-06-30 2020-06-30 一种衬底处理方法

Publications (1)

Publication Number Publication Date
CN111710606A true CN111710606A (zh) 2020-09-25

Family

ID=72544747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010624195.2A Pending CN111710606A (zh) 2020-06-30 2020-06-30 一种衬底处理方法

Country Status (1)

Country Link
CN (1) CN111710606A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164649A (zh) * 2020-09-28 2021-01-01 长江存储科技有限责任公司 半导体结构的刻蚀方法
CN112233970A (zh) * 2020-12-15 2021-01-15 度亘激光技术（苏州）有限公司 砷化镓基半导体器件的制造方法
CN113328019A (zh) * 2021-05-24 2021-08-31 厦门乾照光电股份有限公司 一种外延生长衬底、半导体外延结构及其制作方法
CN115323487A (zh) * 2022-07-25 2022-11-11 中国电子科技集团公司第十三研究所 衬底表面刻蚀方法及半导体器件
CN116435418A (zh) * 2023-06-13 2023-07-14 南昌凯捷半导体科技有限公司 一种590nm反极性LED外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954413A (zh) * 2004-05-20 2007-04-25 Psk有限公司 清洗衬底表面的方法
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
CN102543672A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 去除自然氧化硅层和形成自对准硅化物的方法
CN103943494A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 选择性外延生长工艺的前处理方法及半导体器件制造方法
CN103943700A (zh) * 2014-04-18 2014-07-23 华南理工大学 一种生长在GaAs衬底上的InGaAsN薄膜及其制备方法
CN110379704A (zh) * 2019-07-19 2019-10-25 中国电子科技集团公司第四十六研究所 一种高压功率器件用硅外延片的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954413A (zh) * 2004-05-20 2007-04-25 Psk有限公司 清洗衬底表面的方法
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
CN102543672A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 去除自然氧化硅层和形成自对准硅化物的方法
CN103943494A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 选择性外延生长工艺的前处理方法及半导体器件制造方法
CN103943700A (zh) * 2014-04-18 2014-07-23 华南理工大学 一种生长在GaAs衬底上的InGaAsN薄膜及其制备方法
CN110379704A (zh) * 2019-07-19 2019-10-25 中国电子科技集团公司第四十六研究所 一种高压功率器件用硅外延片的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164649A (zh) * 2020-09-28 2021-01-01 长江存储科技有限责任公司 半导体结构的刻蚀方法
CN112233970A (zh) * 2020-12-15 2021-01-15 度亘激光技术（苏州）有限公司 砷化镓基半导体器件的制造方法
CN113328019A (zh) * 2021-05-24 2021-08-31 厦门乾照光电股份有限公司 一种外延生长衬底、半导体外延结构及其制作方法
CN115323487A (zh) * 2022-07-25 2022-11-11 中国电子科技集团公司第十三研究所 衬底表面刻蚀方法及半导体器件
CN116435418A (zh) * 2023-06-13 2023-07-14 南昌凯捷半导体科技有限公司 一种590nm反极性LED外延片及其制备方法
CN116435418B (zh) * 2023-06-13 2023-08-25 南昌凯捷半导体科技有限公司 一种590nm反极性LED外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN111710606A (zh) 一种衬底处理方法
US5968279A (en) Method of cleaning wafer substrates
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
US5275687A (en) Process for removing surface contaminants from III-V semiconductors
US20190035623A1 (en) Integrated system and method for source/drain engineering
US20070054468A1 (en) Method for producing silicon epitaxial wafer
JP3324455B2 (ja) 珪素系半導体基板の清浄化方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN112404022B (zh) 一种mocvd设备用石墨盘的清洗方法
TW202217062A (zh) 基板處理方法
WO1997033305A1 (fr) Monocristal de silicium et processus de production d'un film fin de silicium monocristallin
CN111593327A (zh) 一种mocvd设备清洁方法
US11646208B2 (en) Method for manufacturing semiconductor device
US9123539B2 (en) Method for manufacturing optical semiconductor device
US7375005B2 (en) Method for reclaiming and reusing wafers
CN111725054A (zh) 一种外延层续长方法
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
JP4978544B2 (ja) エピタキシャルウェーハの製造方法
CN114141919B (zh) 半导体衬底及其制备方法、半导体器件及其制备方法
JP7439660B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JPH07297151A (ja) 半導体装置の製造方法
CN117238753B (zh) 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法
JP2006148160A (ja) 表面処理方法および半導体装置
US20220102149A1 (en) Method for forming film layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination