CN113328019A - 一种外延生长衬底、半导体外延结构及其制作方法 - Google Patents
一种外延生长衬底、半导体外延结构及其制作方法 Download PDFInfo
- Publication number
- CN113328019A CN113328019A CN202110563851.7A CN202110563851A CN113328019A CN 113328019 A CN113328019 A CN 113328019A CN 202110563851 A CN202110563851 A CN 202110563851A CN 113328019 A CN113328019 A CN 113328019A
- Authority
- CN
- China
- Prior art keywords
- epitaxial growth
- protective layer
- temperature
- growth substrate
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种外延生长衬底、半导体外延结构及其制作方法，通过设置：具有若干个凸台的图形化衬底以及形成于所述图形化衬底表面的保护层；相邻的所述凸台之间具有间隙，且所述保护层填充所述间隙并覆盖各所述凸台的顶面；所述保护层用于保护所述生长衬底的图形在外延生长前不被破坏。进一步地，所述凸台的垂直高度大于所述凸台的底面宽度，使所述外延生长衬底形成大高宽比的图形，实现大出光角度；并通过小底宽设计实现高密度的图形进而提高发光效率。同时，通过设置保护层，有利于实现图形化衬底的可靠性及稳定性，减少大高宽比的图形在外延生长前被外力破坏。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种外延生长衬底、半导体外延结构及其制作方法。
背景技术
随着发光二极管的快速发展，LED的应用日新月异，特别是LED在显示技术的发展。随着LED显示屏的分辨率越做越高，LED芯片的尺寸越来越小。LED芯片的一个重要发展趋势是小尺寸、高光效、大发光角度。目前常规芯片都采用正面及背面加反射镜，采用侧面出光多点的技术。
然而，正面及背面的芯片电极结构，虽然发光角度好，但工艺成本高，且在小尺寸LED芯片下，亮度下降，影响芯片的小型化发展。
有鉴于此，本发明人专门设计了一种外延生长衬底、半导体外延结构及其制作方法，本案由此产生。
发明内容
本发明的目的在于提供一种外延生长衬底、半导体外延结构及其制作方法，以解决小尺寸LED芯片发光亮度低的问题。
为了实现上述目的，本发明采用的技术方案如下：
一种外延生长衬底，包括：具有若干个凸台的图形化衬底以及形成于所述图形化衬底表面的保护层；相邻的所述凸台之间具有间隙，且所述保护层填充所述间隙并覆盖各所述凸台的顶面；所述保护层用于保护所述生长衬底的图形在外延生长前不被破坏。
优选地，所述凸台的垂直高度大于所述凸台的底面宽度。
优选地，所述凸台的垂直高度与所述凸台的底面宽度比大于等于3。
优选地，所述凸起在所述图形化衬底上的分布密度大于1000个/㎜2。
优选地，所述保护层包括疏松的二氧化硅膜层。
优选地，所述具有若干个凸台的图形化衬底通过纳米压印工艺而获得。
本发明还提供了一种半导体外延结构的制作方法，将上述任一项所述的外延生长衬底放置于反应腔内，并去除所述保护层后在所述外延生长衬底表面依次形成第一型半导体层、有源层及第二型半导体层。
优选地，所述保护层的去除方式包括如下步骤：
步骤S01、调整反应腔内的温度为第一温度，并在第一温度下持续通入保护气体；
步骤S02、中断所述保护气体的通入后，通入蚀刻气体并持续升高反应腔内的温度至第二温度；
步骤S03、维持所述第二温度并持续通入蚀刻气体；
步骤S04、中断所述蚀刻气体的通入并降低反应腔内的温度至所述第一温度，重复执行步骤S01至步骤S03若干次，直至完全去除所述保护层。
优选地，所述保护气体包括氮气、氧气、氩气及氦气中的一种或多种。
优选地，所述蚀刻气体包括H2和HCl的气体混合物。
优选地，所述第一温度为1200℃～1250℃，包括端点值；所述第二温度为1300℃～1350℃，包括端点值；所述步骤S01的持续时间包括20s，所述步骤S02的持续时间包括10s，所述步骤S03的持续时间包括10s。
本发明还提供了一种半导体外延结构，通过上述任一项所述的半导体外延结构的制作方法而获得。
经由上述的技术方案可知，本发明提供的外延生长衬底和半导体外延结构，通过设置：具有若干个凸台的图形化衬底以及形成于所述图形化衬底表面的保护层；相邻的所述凸台之间具有间隙，且所述保护层填充所述间隙并覆盖各所述凸台的顶面；所述保护层用于保护所述生长衬底的图形在外延生长前不被破坏。进一步地，所述凸台的垂直高度大于所述凸台的底面宽度，使所述外延生长衬底形成大高宽比的图形，实现大出光角度；并通过小底宽设计实现高密度的图形进而提高发光效率。同时，通过设置保护层，有利于实现图形化衬底的可靠性及稳定性，减少大高宽比的图形在外延生长前被外力破坏。
其次，通过设置所述保护层为疏松的二氧化硅膜层，可在外延生长前更有效地去除所述保护层。
经由上述的技术方案可知，本发明提供的半导体外延结构的制作方法，在实现上述半导体外延结构的有益效果的同时，通过分段式循环通入保护气体和蚀刻气体，并配合温度的渐变，可彻底去除保护层且不影响后续外延结构的生长；同时，其工艺制作简单便捷，便于生产化，且生产成本低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的外延生长衬底的结构示意图；
图2为本发明实施例所提供的半导体外延结构的结构示意图；
图3为本发明实施例所提供的外延生长衬底的保护层的去除步骤示意图；
图中符号说明：1、图形化衬底，1-1、凸台，2、保护层，3、第一型半导体层，4、有源层，5、第二型半导体层，H、凸台的高度，L、凸台的底面宽度。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种外延生长衬底，包括：具有若干个凸台1-1的图形化衬底1以及形成于图形化衬底1表面的保护层2；相邻的凸台1-1之间具有间隙，且保护层2填充间隙并覆盖各凸台1-1的顶面；保护层2用于保护生长衬底的图形在外延生长前不被破坏。
本发明实施例中，凸台1-1的垂直高度H大于凸台1-1的底面宽度L。
本发明实施例中，凸台1-1的垂直高度H与凸台1-1的底面宽度L比大于等于3。
本发明实施例中，凸起在图形化衬底1上的分布密度大于1000个/㎜2。
本发明实施例中，保护层2包括疏松的二氧化硅膜层。
需要说明的是，本发明实施例并不限定疏松的二氧化硅膜层的具体制备工艺，如可通过调节原材料的通入流量形成有气孔的二氧化硅膜层或掺入杂质而获得疏松的二氧化硅膜层。
本发明实施例中，具有若干个凸台1-1的图形化衬底1通过纳米压印工艺而获得。
如图2所示，本发明实施例还提供了一种半导体外延结构的制作方法，将上述任一项的外延生长衬底放置于反应腔内，并去除保护层2后在外延生长衬底表面依次形成第一型半导体层3、有源层4及第二型半导体层5。
值得一提的是，外延生长衬底的类型在本实施例中不受限制，例如，可以是但不限于蓝宝石衬底、硅衬底等。另外，第一型半导体层3、有源层4及第二型半导体层5的具体材料类型在本实施例的半导体外延结构也可以不受限制，例如，第一型半导体层可以是但不限于氮化镓层，相应地，第二型半导体层可以是但不限于氮化镓层。
如图3所示，本发明实施例中，保护层2的去除方式包括如下步骤：
步骤S01、调整反应腔内的温度为第一温度，并在第一温度下持续通入保护气体；
步骤S02、中断保护气体的通入后，通入蚀刻气体并持续升高反应腔内的温度至第二温度；
步骤S03、维持第二温度并持续通入蚀刻气体；
步骤S04、中断蚀刻气体的通入并降低反应腔内的温度至第一温度，重复执行步骤S01至步骤S03若干次，直至完全去除保护层2。
本发明实施例中，保护气体包括氮气、氧气、氩气及氦气中的一种或多种。
本发明实施例中，蚀刻气体包括H2和HCl的气体混合物。
本发明实施例中，第一温度可选为1200℃～1250℃，包括端点值；第二温度可选为1300℃～1350℃，包括端点值；步骤S01的持续时间包括20s，步骤S02的持续时间包括10s，步骤S03的持续时间包括10s。
本发明实施例还提供了一种半导体外延结构，通过上述任一项的半导体外延结构的制作方法而获得。
经由上述的技术方案可知，本发明实施例提供的外延生长衬底和半导体外延结构，通过设置：具有若干个凸台1-1的图形化衬底1以及形成于图形化衬底1表面的保护层2；相邻的凸台1-1之间具有间隙，且保护层2填充间隙并覆盖各凸台1-1的顶面；保护层2用于保护生长衬底的图形在外延生长前不被破坏。进一步地，凸台1-1的垂直高度大于凸台1-1的底面宽度，使外延生长衬底形成大高宽比的图形，实现大出光角度；并通过小底宽设计实现高密度的图形进而提高发光效率。同时，通过设置保护层2，有利于实现图形化衬底1的可靠性及稳定性，减少大高宽比的图形在外延生长前被外力破坏。
其次，通过设置保护层2为疏松的二氧化硅膜层，可在外延生长前更有效地去除保护层2。
经由上述的技术方案可知，本发明实施例提供的半导体外延结构的制作方法，在实现上述半导体外延结构的有益效果的同时，通过分段式循环通入保护气体和蚀刻气体，并配合温度的渐变，可彻底去除保护层2且不影响后续外延结构的生长；同时，其工艺制作简单便捷，便于生产化，且生产成本低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种外延生长衬底，其特征在于，包括：具有若干个凸台的图形化衬底以及形成于所述图形化衬底表面的保护层；相邻的所述凸台之间具有间隙，且所述保护层填充所述间隙并覆盖各所述凸台的顶面；所述保护层用于保护所述生长衬底的图形在外延生长前不被破坏。
2.根据权利要求1所述的外延生长衬底，其特征在于，所述凸台的垂直高度大于所述凸台的底面宽度。
3.根据权利要求2所述的外延生长衬底，其特征在于，所述凸台的垂直高度与所述凸台的底面宽度比大于等于3。
4.根据权利要求1所述的外延生长衬底，其特征在于，所述凸起在所述图形化衬底上的分布密度大于1000个/㎜2。
5.根据权利要求1所述的外延生长衬底，其特征在于，所述保护层包括疏松的二氧化硅膜层。
6.一种半导体外延结构的制作方法，其特征在于，将权利要求1至5任一项所述的外延生长衬底放置于反应腔内，并去除所述保护层后在所述外延生长衬底表面依次形成第一型半导体层、有源层及第二型半导体层；所述保护层的去除方式包括如下步骤：
步骤S01、调整反应腔内的温度为第一温度，并在第一温度下持续通入保护气体；
步骤S02、中断所述保护气体的通入后，通入蚀刻气体并持续升高反应腔内的温度至第二温度；
步骤S03、维持所述第二温度并持续通入蚀刻气体；
步骤S04、中断所述蚀刻气体的通入并降低反应腔内的温度至所述第一温度，重复执行步骤S01至步骤S03若干次，直至完全去除所述保护层。
7.根据权利要求6所述的半导体外延结构的制作方法，其特征在于，所述保护气体包括氮气、氧气、氩气及氦气中的一种或多种。
8.根据权利要求6所述的半导体外延结构的制作方法，其特征在于，所述蚀刻气体包括H2和HCl的气体混合物。
9.根据权利要求6所述的半导体外延结构的制作方法，其特征在于，所述第一温度为1200℃～1250℃，包括端点值；所述第二温度为1300℃～1350℃，包括端点值；所述步骤S01的持续时间包括20s，所述步骤S02的持续时间包括10s，所述步骤S03的持续时间包括10s。
10.一种半导体外延结构，其特征在于，通过权利要求6至9任一项所述的半导体外延结构的制作方法而获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110563851.7A CN113328019B (zh) | 2021-05-24 | 2021-05-24 | 一种外延生长衬底、半导体外延结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110563851.7A CN113328019B (zh) | 2021-05-24 | 2021-05-24 | 一种外延生长衬底、半导体外延结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113328019A true CN113328019A (zh) | 2021-08-31 |
| CN113328019B CN113328019B (zh) | 2022-08-23 |
Family
ID=77416392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110563851.7A Active CN113328019B (zh) | 2021-05-24 | 2021-05-24 | 一种外延生长衬底、半导体外延结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113328019B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278739A (ja) * | 1989-04-19 | 1990-11-15 | Fujitsu Ltd | エピタキシャル結晶の成長方法 |
| US20030080082A1 (en) * | 2001-10-29 | 2003-05-01 | Chinn Jeffrey D. | Dry etch release of MEMS structures |
| CN101207069A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| US20080149952A1 (en) * | 2005-02-18 | 2008-06-26 | Sumitomo Chemical Comapan, Limited | Semiconductor Light Emitting Device and Method For Manufacturing the Same |
| CN101740338A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 薄膜去除方法 |
| US20120214267A1 (en) * | 2011-02-18 | 2012-08-23 | National Cheng Kung University | Roughening method and method for manufacturing light-emitting diode having roughened surface |
| CN102723416A (zh) * | 2012-07-05 | 2012-10-10 | 杭州士兰明芯科技有限公司 | Led外延片及其制作方法 |
| CN103337576A (zh) * | 2013-06-09 | 2013-10-02 | 武汉迪源光电科技有限公司 | 图形化衬底及其制造方法、led芯片及其制造方法 |
| EP2688089A1 (en) * | 2012-07-17 | 2014-01-22 | Imec | Method for selective growth of highly doped group IV-Sn semiconductor materials |
| CN104319329A (zh) * | 2014-10-29 | 2015-01-28 | 华灿光电股份有限公司 | 图形化衬底及其制备方法、外延片制作方法及外延片 |
| CN104599952A (zh) * | 2015-01-22 | 2015-05-06 | 中国科学院半导体研究所 | 一种去除碳化硅等离子体刻蚀形成的刻蚀损伤层的方法 |
| CN107170868A (zh) * | 2017-02-23 | 2017-09-15 | 海迪科（南通）光电科技有限公司 | 一种正六角形图形化衬底 |
| CN111453695A (zh) * | 2020-06-16 | 2020-07-28 | 中芯集成电路制造(绍兴)有限公司 | 氧化硅层的刻蚀方法、mems器件及其形成方法 |
| CN111710606A (zh) * | 2020-06-30 | 2020-09-25 | 度亘激光技术（苏州）有限公司 | 一种衬底处理方法 |
-
2021
- 2021-05-24 CN CN202110563851.7A patent/CN113328019B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278739A (ja) * | 1989-04-19 | 1990-11-15 | Fujitsu Ltd | エピタキシャル結晶の成長方法 |
| US20030080082A1 (en) * | 2001-10-29 | 2003-05-01 | Chinn Jeffrey D. | Dry etch release of MEMS structures |
| US20080149952A1 (en) * | 2005-02-18 | 2008-06-26 | Sumitomo Chemical Comapan, Limited | Semiconductor Light Emitting Device and Method For Manufacturing the Same |
| CN101207069A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| CN101740338A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 薄膜去除方法 |
| US20120214267A1 (en) * | 2011-02-18 | 2012-08-23 | National Cheng Kung University | Roughening method and method for manufacturing light-emitting diode having roughened surface |
| CN102723416A (zh) * | 2012-07-05 | 2012-10-10 | 杭州士兰明芯科技有限公司 | Led外延片及其制作方法 |
| EP2688089A1 (en) * | 2012-07-17 | 2014-01-22 | Imec | Method for selective growth of highly doped group IV-Sn semiconductor materials |
| CN103337576A (zh) * | 2013-06-09 | 2013-10-02 | 武汉迪源光电科技有限公司 | 图形化衬底及其制造方法、led芯片及其制造方法 |
| CN104319329A (zh) * | 2014-10-29 | 2015-01-28 | 华灿光电股份有限公司 | 图形化衬底及其制备方法、外延片制作方法及外延片 |
| CN104599952A (zh) * | 2015-01-22 | 2015-05-06 | 中国科学院半导体研究所 | 一种去除碳化硅等离子体刻蚀形成的刻蚀损伤层的方法 |
| CN107170868A (zh) * | 2017-02-23 | 2017-09-15 | 海迪科（南通）光电科技有限公司 | 一种正六角形图形化衬底 |
| CN111453695A (zh) * | 2020-06-16 | 2020-07-28 | 中芯集成电路制造(绍兴)有限公司 | 氧化硅层的刻蚀方法、mems器件及其形成方法 |
| CN111710606A (zh) * | 2020-06-30 | 2020-09-25 | 度亘激光技术（苏州）有限公司 | 一种衬底处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113328019B (zh) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4970782B2 (ja) | 凹凸構造を含む発光素子及びその製造方法 | |
| KR101533296B1 (ko) | 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법 | |
| JP5206923B2 (ja) | 半導体発光素子 | |
| KR100735496B1 (ko) | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 | |
| KR100649769B1 (ko) | 반도체 발광 다이오드 및 그 제조 방법 | |
| KR20070063731A (ko) | 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자 | |
| CN103050597A (zh) | 氮化物半导体生长用基板及其制造方法、氮化物半导体外延基板、以及氮化物半导体元件 | |
| CN102479892A (zh) | 制造垂直发光器件的方法及用于该发光器件的衬底组件 | |
| JP2007335529A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR101721846B1 (ko) | 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이 | |
| US8816353B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| TWI407487B (zh) | 柱狀結構、使用此柱狀結構之半導體裝置與發光裝置、以及用於形成此等結構與裝置之方法 | |
| CN215070019U (zh) | 图形化复合衬底及其led芯片 | |
| CN113328019B (zh) | 一种外延生长衬底、半导体外延结构及其制作方法 | |
| KR100643473B1 (ko) | 나노 로드를 갖는 발광 소자 및 그의 제조 방법 | |
| KR100714626B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
| JP2013084953A (ja) | 発光ダイオード | |
| JP2013084955A (ja) | 発光ダイオード | |
| KR101405790B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100809508B1 (ko) | 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법 | |
| JP2007194450A (ja) | 半導体装置及びその製造方法 | |
| US20080258163A1 (en) | Semiconductor light-emitting device with high light-extraction efficiency | |
| WO2023082963A1 (zh) | 外延结构及其制作方法、发光器件 | |
| KR20230057640A (ko) | 레이저 지원 복수칩 전송 프린팅법을 이용한 초박형 led 전극 어셈블리 제조용 초박형 led 전사필름, 초박형 led 전극 어셈블리 및 이의 제조방법 | |
| KR100643474B1 (ko) | 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |