CN103545209A - 形成高k金属栅极器件的方法 - Google Patents
形成高k金属栅极器件的方法 Download PDFInfo
- Publication number
- CN103545209A CN103545209A CN201210243503.2A CN201210243503A CN103545209A CN 103545209 A CN103545209 A CN 103545209A CN 201210243503 A CN201210243503 A CN 201210243503A CN 103545209 A CN103545209 A CN 103545209A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- oxide layer
- dummy gate
- metal grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 48
- 239000002184 metal Substances 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 90
- 229920005591 polysilicon Polymers 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 150000004767 nitrides Chemical group 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000035484 reaction time Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 13
- 239000002253 acid Substances 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000000059 patterning Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 230000018109 developmental process Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005234 chemical deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Abstract
本发明提供一种形成高K金属栅极器件方法，通过使用LPCVD工艺代替热氧化生成的方法形成牺牲氧化层，降低了牺牲氧化层的致密性以及与衬底之间的贴合性，在移除牺牲氧化层时所需要的湿法腐蚀时间会减少并且所使用湿法腐蚀酸的浓度也会降低，从而减少对层间介质层的损伤,并降低了对衬底界面层的负面影响，增加了高K金属栅极与衬底间绝缘性，提高了高K金属栅极器件的载流子迁移率。
Description
技术领域
本发明涉及半导体制造领域，且特别涉及一种形成高K金属栅极器件的方法。
背景技术
随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术几乎已经成为45纳米以下级别制程的必备技术。不过在制作HKMG结构晶体管的工艺方面，业内却存在两大各自固执己见的不同阵营，分别是以IBM为代表的前栅极（Gate-first）工艺流派和以Intel为代表的后栅极（Gate-last）工艺流派，尽管两大阵营均自称只有自己的工艺才是最适合制作HKMG晶体管的技术，但一般来说使用Gate-first工艺实现HKMG结构的难点在于如何控制沟道金属氧化物半导体管的门限电压;而Gate-last工艺的难点则在于工艺较复杂，芯片的管芯密度同等条件下要比Gate-first工艺低，需要设计方积极配合修改电路设计才可以达到与Gate-first工艺相同的管芯密度级别。
不管使用Gate-first和Gate-last哪一种工艺，制造出的高介电（high-k）绝绝缘层对提升晶体管的性能均有重大的意义。high-k技术不仅能够大幅减小栅极的漏电量，而且由于high-k绝缘层的等效氧化物厚度较薄，因此还能有效降低栅极电容。这样晶体管的关键尺寸便能得到进一步的缩小，而管子的驱动能力也能得到有效的改善。不过采用high-k绝缘层的晶体管与采用硅氧化物绝缘层的晶体管相比，在改善沟道载流子迁移率方面稍有不利。
现有的高K金属栅极器件的制作工艺的主要步骤如下：
提供半导体衬底；
使用热氧化工艺方法形成牺牲氧化层；
在牺牲氧化层上生长多晶硅层；
通过干法刻蚀形成多晶硅虚拟栅极结构；
在多晶硅虚拟栅极的两侧形成侧墙，衬底上形成源/漏极，生长层间介电层；
通过干法蚀刻去除多晶硅虚拟栅极结构中的多晶硅层；
通过湿法腐蚀去除多晶硅虚拟栅极结构中的牺牲氧化层；
生长栅极氧化层；
形成高K金属栅极。
在上述工艺步骤中，由于在多晶硅虚拟栅极结构的多晶硅层去除之后，需要用湿法腐蚀移除热氧化工艺方法形成的牺牲氧化层，而热氧化工艺方法形成的牺牲氧化层的材质致密性高，与衬底硅贴合紧密，不易移除，需要使用高浓度和长时间的湿法腐蚀酸液浸泡，由此损害层间介质层与衬底界面层，从而降低后续形成的栅极氧化层的绝缘性，改善沟道载流子迁移率，进而影响器件的性能。
发明内容
本发明的目的在于提供一种形成高K金属栅极器件的方法，能够较容易地去除先前形成的多晶硅虚拟栅极结构中的牺牲氧化层，降低湿法腐蚀造成的衬底界面损伤，改善沟道载流子迁移率。
为了实现上述目的，本发明提出一种形成高K金属栅极器件的方法，包括
步骤：
提供半导体衬底，采用LPCVD工艺在所述半导体衬底上形成牺牲氧化层；
在所述牺牲氧化层上形成多晶硅层；
依次刻蚀所述多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；
在所述的多晶硅虚拟栅极的两侧形成侧墙；
对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入,形成源/漏极；
在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；
依次移除所述多晶硅虚拟栅极结构中的多晶硅层和牺牲氧化层，形成一开口；
在所述开口中依次填充氧化层、高K介质层和金属层，形成高K金属栅极结构。
进一步地，所述牺牲氧化层是氧化硅，厚度为5~25埃。
进一步地，所述LPCVD工艺的气压为3~8torr、温度为380~500摄氏度、反应物为TEOS和O3。
进一步地，所述刻蚀多晶硅层的方法为干法刻蚀。
进一步地，所述侧墙层的材质为氮化物。
进一步地，所述的侧墙层厚度为20~40埃。
进一步地，移除所述多晶硅虚拟栅极结构时，依次采用干法刻工艺蚀移除多晶硅层和湿法腐蚀工艺移除所述多晶硅虚拟栅极结构中的剩余的牺牲氧化层。
进一步地，所述湿法腐蚀工艺中采用的腐蚀液HF（氢氟酸）与NH4F（氟化铵），浓度比为3:6~1:20，反应时间为1s~50s；
进一步地，采用热氧化工艺或化学气相沉积工艺在所述开口中填充氧化层。
进一步地，所述氧化层的厚度为5~25埃。
进一步地，所述高K介质层的厚度为5~25埃。
进一步地，所述金属栅极的材质的材料包括镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种。
与现有技术相比，本发明所述的一种形成高K金属栅极器件方法的有益效果主要表现在：通过使用LPCVD工艺代替热氧化生成的方法形成牺牲氧化层，降低了牺牲氧化层的致密性以及与衬底之间的贴合性，在移除牺牲氧化层时所需要的湿法腐蚀时间会减少并且所使用湿法腐蚀酸的浓度也会降低，从而大大降低了对衬底界面层的负面影响，增加了高K金属栅极与衬底间绝缘性，提高了高K金属栅极器件的载流子迁移率。
附图说明
图1为本发明的形成高K金属栅极器件方法的步骤图；
图2为包括衬底及衬底上牺牲氧化层和隔离结构的器件剖面结构示意图；
图3为形成多晶硅虚拟栅极结构、侧墙、源/漏极和层间介电层后的器件剖面结构示意图；
图4为移除多晶硅虚拟栅极结构中多晶硅层和剩余牺牲氧化层后的器件剖面结构示意图；
图5为移除牺牲氧化层后的器件剖面结构示意图;
图6为生成栅极氧化层和形成高K金属栅极后的器件剖面结构示意图。
具体实施方式
下面结合附图对发明作进一步的描述。
请参考图1，图1是本发明的形成高K金属栅极器件方法的步骤图，包括
步骤如下：
步骤S101：提供半导体衬底，在半导体衬底上使用LPCVD形成牺牲氧化层，在半导体衬底中形成隔离结构；
请参照图2，所述半导体衬底1可以为体硅衬底或在绝缘体上硅衬底；在所述半导体衬底1上形成牺牲氧化层4的方法为LPCVD（低压化学气相沉积），反应物为TEOS和O3，反应温度为380~500度，反应压强为3~8torr；由于本发明是采用LPCVD工艺使TEOS和O3反应生成牺牲氧化层沉积到衬底1表面，而现有技术是采用热氧化工艺使O2和衬底表面直接反应生成牺牲氧化层，因而本发明采用的LPCVD工艺生成的牺牲氧化层4的密度、硬度以及其与衬底界面的贴合度均较现有技术中热氧化工艺形成的牺牲氧化层低；
请参照图2，再对半导体衬底1依次进行光刻胶涂覆、曝光、刻蚀、沉积等常规的隔离结构制作工艺，形成包含衬氧化层2和绝缘层3的隔离结构，在此不再赘述；其中，所述隔离结构可以为浅沟槽隔离结构（STI）。
步骤S102：在牺牲氧化层上生长多晶硅层;
请参照图3，在牺牲氧化层4上生成一层多晶硅层，为后续做虚拟栅极做准备。所述生成多晶硅层的方法为LPCVD（低压化学气相沉积），反应气体为SiH4反应温度为580~630摄氏度，反应压强为13.3～26.6Pa；
步骤S103：刻蚀多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；
请参考图3，通过光刻胶涂覆、曝光、显影等光刻工艺，形成用于形成金属栅极的图案化的光刻胶，然后以图案化的光刻胶层为掩膜，对所述多晶硅层和所述牺牲氧化层进行刻蚀形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构8。
步骤S104：在所述的多晶硅虚拟栅极的两侧形成侧墙；
请参考图3，在所述多晶硅层虚拟栅极的两侧形成侧墙7，所述侧墙7的材质通常是氮化物或者氧化物-氮化物双层结构。
步骤S105：对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入,形成源/漏极；
请参考图3，以所述多晶硅虚拟栅极结构和侧墙为掩膜，通过在多晶硅虚拟栅极结构两侧的半导体衬底中先后分别进行轻剂量掺杂源/漏极离子注入和深度重剂量掺杂源/漏极离子注入，退火后形成源/漏极5。
步骤S106：在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；
请参考图3，在所述半导体衬底1和多晶硅虚拟栅极结构8以及侧墙7表面上通过化学气相沉积工艺形成层间介电层6，化学机械平坦化所述层间介电层6直至暴露出所述侧墙7及多晶硅虚拟栅极结构8的顶部，所述层间介电层6的材质为氧化物或氮化物。
步骤S107：再通过干法蚀刻去除多晶硅虚拟栅极结构中多晶硅层；
请参考图4，通过光刻胶涂覆、曝光、显影等光刻工艺形成具有暴露出多晶硅层的刻蚀窗口的图案化光刻胶层，然后以所述图案化的光刻胶层为掩膜，在所述刻蚀窗口内对所述多晶硅虚拟栅极结构中的多晶硅层进行干法刻蚀，移除多晶硅虚拟栅极，形成一开口。
步骤S108：在所述开口中通过湿法腐蚀去除牺牲氧化层；
请参考图5，使用湿法腐蚀的酸液浸泡去除所述多晶硅栅极结构的开口中牺牲氧化层。
需要说明的是，所述牺牲氧化层在步骤105干法刻蚀去除所述多晶硅虚拟栅极时也会收到损伤，所以需要去除。本发明的牺牲氧化层是使用LPCVD工艺形成，其密度、硬度以及其与衬底界面的贴合度均较现有技术中热氧化法形成的牺牲氧化层低，所以可以通过使用较低浓度的湿法腐蚀酸液及较短的腐蚀时间来相对较容易地去除干净，进而降低了衬底和界面层之间的损害。
步骤S109：在所述开口中生长栅极氧化层；
请参考图6，使用化学气相沉积或热氧化生长法在所述开口中生长栅极氧化层4’，其材质为氧化硅，厚度为5~25埃。
步骤S110：在所述开口中的栅极氧化层表面形成高K金属栅极；
请参考图6，在所述开口中的栅极氧化层4’表面依次生长高K介质层9和金属层10。所述金属层10的材质包括镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种，栅极氧化层4’、高K介质层9和金属层10构成高K金属栅极结构。
下面结合具体实施例对本发明做进一步描述。
实施例1
在本实施例中，采用体硅衬底，在体硅衬底上使用LPCVD形成SiO2层（即牺牲氧化层）和通过浅沟道隔离工艺形成浅沟道隔离结构，所述LPCVD工艺反应物为TEOS和O3，反应温度为400度，反应压强为5torr，所述浅沟槽隔离工艺包括：通过对衬底进行光刻胶涂覆、曝光、显影等光刻工艺形成图案化的光刻胶层，然后以所述图案化的光刻胶层为掩膜对衬底进行刻蚀，通过化学沉积和填充等方式形成包含衬氧化层（Liner）和绝缘层（STI）的隔离结构；
在牺牲氧化层上使用LPCVD生长一层多晶硅层，通过对多晶硅层进行光刻胶涂覆、曝光、显影等光刻工艺，形成用于形成金属栅极的图案化的光刻胶，然后以图案化的光刻胶层为掩膜，对所述多晶硅层和所述牺牲氧化层进行刻蚀，形成由剩余牺牲氧化层和多晶硅层组成的多晶硅虚拟栅极结构；
在所述多晶硅虚拟栅极结构外侧生长侧墙，其材质为氮化物，厚度为30埃；
在所述多晶硅虚拟栅极结构和侧墙为掩膜，通过在多晶硅虚拟栅极结构两侧的体硅衬底中先后分别进行轻剂量掺杂源/漏极离子注入和深度重剂量掺杂源/漏极离子注入，退火后形成源/漏极；
在所述侧墙外侧的体硅衬底上通过化学沉积形成一层层间介电层，化学机械平坦化所述层间介电层直至暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；
在所述通过光刻胶涂覆、曝光、显影等光刻工艺形成具有暴露出多晶硅层的刻蚀窗口的图案化光刻胶层，然后以所述图案化的光刻胶层为掩膜，在所述刻蚀窗口内对所述多晶硅虚拟栅极结构中的多晶硅层进行干法刻蚀，去除多晶硅层形成一开口；
通过湿法腐蚀的酸液浸泡去除所述开口内的牺牲氧化层，其中，所用酸液为HF（氢氟酸）与NH4F（氟化铵），浓度比为3:6，反应时间为2s；
通过化学气相沉积的方法在所述开口内形成一层栅极氧化层，材质为二氧化硅，厚度为10埃，化学气相沉积反应物为TEOS和O3，反应温度为400度，反应压强为5torr；
在所述开口中的栅极氧化层表面依次生长高K介质层和金属层。金属层的材质为钴。
实施例2
在本实施例中，采用绝缘体上硅衬底，在绝缘体上硅衬底上使用LPCVD形成SiO2层（即牺牲氧化层）和通过浅沟道隔离工艺形成浅沟道隔离结构，所述LPCVD工艺反应物为TEOS和O3，反应温度为480度，反应压强为8torr，所述浅沟槽隔离工艺包括：通过对衬底进行光刻胶涂覆、曝光、显影等光刻工艺形成图案化的光刻胶层，然后以所述图案化的光刻胶层为掩膜对衬底进行刻蚀，通过化学沉积和填充等方式形成包含衬氧化层（Liner）和绝缘层（STI）的隔离结构；
在牺牲氧化层上使用LPCVD生长一层多晶硅层，通过对多晶硅层进行光刻胶涂覆、曝光、显影等光刻工艺，形成用于形成金属栅极的图案化的光刻胶，然后以图案化的光刻胶层为掩膜，对所述多晶硅层和所述牺牲氧化层进行刻蚀，形成由剩余牺牲氧化层和多晶硅层组成的多晶硅虚拟栅极结构；
在所述多晶硅虚拟栅极结构外侧生长侧墙，其材质为氮化物，厚度为20埃；
在所述多晶硅虚拟栅极结构和侧墙为掩膜，通过在多晶硅虚拟栅极结构两侧的绝缘体上硅中先后分别进行轻剂量掺杂源/漏极离子注入和深度重剂量掺杂源/漏极离子注入，退火后形成源/漏极；
在所述侧墙外侧的体硅衬底上通过化学沉积形成一层层间介电层，化学机械平坦化所述层间介电层直至暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；
在所述通过光刻胶涂覆、曝光、显影等光刻工艺形成具有暴露出多晶硅层的刻蚀窗口的图案化光刻胶层，然后以所述图案化的光刻胶层为掩膜，在所述刻蚀窗口内对所述多晶硅虚拟栅极结构中的多晶硅层进行干法刻蚀，去除多晶硅层形成一开口；
通过湿法腐蚀的酸液浸泡去除所述开口内的牺牲氧化层，其中，所用酸液为HF（氢氟酸）与NH4F（氟化铵），浓度比为1:20，反应时间为30s；
在所述开口中通过热氧化的方法形成一层栅极氧化层，材质为二氧化硅，厚度为15埃，所述热氧化主要反应物为O2和Si，反应温度为1000摄氏度；
在所述开口中的栅极氧化层表面依次生长高K介质层和金属层。金属层的材质为镍。
综合上述，本发明所述的一种形成高K金属栅极器件的方法，使用LPCVD工艺生成牺牲氧化层的致密性低，易于移除，从而减少对层间介质层的损伤,并降低对衬底界面层的损害，从而可以提高器件的迁移率，进而增加器件的可靠性。
综上所述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (12)
1.一种形成高K金属栅极器件的方法，其特征在于，包括：
提供半导体衬底，采用LPCVD工艺在所述半导体衬底上形成牺牲氧化层；
在所述牺牲氧化层上形成多晶硅层；
依次刻蚀所述多晶硅层、牺牲氧化层，形成由剩余的牺牲氧化层和多晶硅层堆叠的多晶硅虚拟栅极结构；
在所述的多晶硅虚拟栅极的两侧形成侧墙；
对所述多晶硅虚拟栅极结构两侧的半导体衬底进行源/漏极离子注入,形成源/漏极；
在所述半导体衬底上形成层间介电层，所述层间介电层暴露出所述侧墙及多晶硅虚拟栅极结构的顶部；
依次移除所述多晶硅虚拟栅极结构中的多晶硅层和牺牲氧化层，采形成一开口；
在所述开口中依次填充氧化层、高K介质层和金属层，形成高K金属栅极结构。
2.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：所述牺牲氧化层是氧化硅，厚度为5~25埃。
3.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：所述LPCVD工艺的气压为3~8torr、温度为380~500摄氏度、反应物为TEOS和O3。
4.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：所述刻蚀多晶硅层的方法为干法刻蚀。
5.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：所述侧墙层的材质为氮化物。
6.如权利要求1或5所述的形成高K金属栅极器件的方法，其特征在于：所述的侧墙层厚度为20~40埃。
7.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：移除所述多晶硅虚拟栅极结构时，依次采用干法刻蚀工艺移除所述多晶硅层虚拟栅极结构中的多晶硅层和湿法腐蚀工艺移除所述多晶硅虚拟栅极结构中的剩余的牺牲氧化层。
8.如权利要求1或7所述的形成高K金属栅极器件的方法，其特征在于：所述湿法腐蚀工艺中采用的腐蚀液是HF与NH4F，浓度比为3:6~1:20，反应时间为1s~50s。
9.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：采用热氧化工艺或化学气相沉积工艺在所述开口中填充氧化层。
10.如权利要求1或9所述的形成高K金属栅极器件的方法，其特征在于：所述氧化层的厚度为5~25埃。
11.如权利要求1或9所述的形成高K金属栅极器件的方法，其特征在于：所述高K介质层的厚度为5~25埃。
12.如权利要求1所述的形成高K金属栅极器件的方法，其特征在于：所述金属栅极的材质包括镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210243503.2A CN103545209A (zh) | 2012-07-13 | 2012-07-13 | 形成高k金属栅极器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210243503.2A CN103545209A (zh) | 2012-07-13 | 2012-07-13 | 形成高k金属栅极器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103545209A true CN103545209A (zh) | 2014-01-29 |
Family
ID=49968556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210243503.2A Pending CN103545209A (zh) | 2012-07-13 | 2012-07-13 | 形成高k金属栅极器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545209A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206522A (zh) * | 2015-08-26 | 2015-12-30 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| CN105206521A (zh) * | 2015-08-26 | 2015-12-30 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| US9960161B2 (en) | 2016-01-12 | 2018-05-01 | International Business Machines Corporation | Low resistive electrode for an extendable high-k metal gate stack |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465290B1 (en) * | 2000-03-27 | 2002-10-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device using a polymer film pattern |
| CN101335300A (zh) * | 2007-04-18 | 2008-12-31 | 索尼株式会社 | 半导体装置及其制造方法 |
| CN102479722A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
-
2012
- 2012-07-13 CN CN201210243503.2A patent/CN103545209A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465290B1 (en) * | 2000-03-27 | 2002-10-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device using a polymer film pattern |
| CN101335300A (zh) * | 2007-04-18 | 2008-12-31 | 索尼株式会社 | 半导体装置及其制造方法 |
| CN102479722A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206522A (zh) * | 2015-08-26 | 2015-12-30 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| CN105206521A (zh) * | 2015-08-26 | 2015-12-30 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| US9960161B2 (en) | 2016-01-12 | 2018-05-01 | International Business Machines Corporation | Low resistive electrode for an extendable high-k metal gate stack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| US20060065939A1 (en) | Metal gate electrode semiconductor device | |
| CN103985711A (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| CN104810368B (zh) | Cmos晶体管及其形成方法 | |
| CN105023840A (zh) | 具有凹陷沟道的应变半导体装置以及形成该装置的方法 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN106373924A (zh) | 半导体结构的形成方法 | |
| CN104350603A (zh) | 非易失性电荷俘获存储器件和逻辑cmos器件的集成 | |
| CN101399287B (zh) | 横向扩散金属氧化物半导体结构 | |
| CN105513965A (zh) | 晶体管的形成方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| US9460957B2 (en) | Method and structure for nitrogen-doped shallow-trench isolation dielectric | |
| CN103545209A (zh) | 形成高k金属栅极器件的方法 | |
| CN103632976B (zh) | 晶体管的形成方法 | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| CN113506731A (zh) | 一种集成电路的制造工艺 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN102856179B (zh) | 半导体器件的形成方法 | |
| CN105097518A (zh) | 鳍式场效应管的形成方法 | |
| CN102064103A (zh) | 高k栅介质层的制备方法 | |
| CN102637586B (zh) | 金属栅极的形成方法 | |
| CN102956456B (zh) | 一种半导体器件的制造方法 | |
| CN105529253A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140129 |